JPH054034B2 - - Google Patents

Info

Publication number
JPH054034B2
JPH054034B2 JP60140767A JP14076785A JPH054034B2 JP H054034 B2 JPH054034 B2 JP H054034B2 JP 60140767 A JP60140767 A JP 60140767A JP 14076785 A JP14076785 A JP 14076785A JP H054034 B2 JPH054034 B2 JP H054034B2
Authority
JP
Japan
Prior art keywords
semiconductor integrated
switch means
integrated circuit
signal line
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60140767A
Other languages
Japanese (ja)
Other versions
JPS62876A (en
Inventor
Yoshinari Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60140767A priority Critical patent/JPS62876A/en
Publication of JPS62876A publication Critical patent/JPS62876A/en
Publication of JPH054034B2 publication Critical patent/JPH054034B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路用試験装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test device for semiconductor integrated circuits.

〔従来の技術〕[Conventional technology]

第3図は従来の半導体集積回路用試験装置を示
すものであり、図において1はプログラムに基づ
き信号線2に試験信号を印加して、信号線2に流
れ出す電流及び信号線2から流れ込む電流を測定
し、この測定値と予じめプログラムされた規格値
と比較し、被測定デバイスの良品、不良品を判別
する試験装置本体、3は一端が上記信号線2に接
続され、上記試験装置本体1のプログラムに基づ
きオン・オフ制御されるリレーからなるスイツチ
手段4を有した周辺回路、5は上記スイツチ手段
4の他端に接続されるコンタクトプローブ、6は
上記試験装置本体1と信号線2との間に設けら
れ、試験装置本体1から被測定デバイスに印加す
る電流又は電圧はモニターするモニター点、7は
被測定デバイスである半導体集積回路で、P型の
半導体基板7aとN+型の拡散層7bを有してい
るものである。
FIG. 3 shows a conventional test device for semiconductor integrated circuits. In the figure, reference numeral 1 applies a test signal to the signal line 2 based on a program, and measures the current flowing into the signal line 2 and the current flowing from the signal line 2. 3 is connected to the signal line 2 at one end; 1, a peripheral circuit having a switch means 4 consisting of a relay that is controlled on and off based on a program; 5, a contact probe connected to the other end of the switch means 4; 6, the test apparatus main body 1 and a signal line 2; A monitor point 7 is provided between a P-type semiconductor substrate 7a and an N + type semiconductor integrated circuit, and 7 is a semiconductor integrated circuit which is a device to be measured. It has a diffusion layer 7b.

次に、この様に構成された半導体集積回路用試
験装置により半導体集積回路を試験する方法につ
いて述べる。まず、コンタクトプローブ5を拡散
層7bに接触させ、試験装置本体1を動作させる
と試験装置本体1のプログラムに基づきスイツチ
手段4がオンされるとともに、信号線2に所定電
圧が印加される。その結果、信号線2、スイツチ
手段4及びコンタクトプローブ5を介して半導体
集積回路7の拡散層7b及び半導体基板7aに電
流が流れるか、あるいは半導体集積回路7の半導
体基板7a及び拡散層7bからコンタクトプロー
ブ5、スイツチ手段4及び信号線2を介して電流
が試験装置本体1に流れ込む。これらの電流は試
験装置本体1にて測定され、その測定値と予じめ
プログラムされた規格値とを比較して半導体集積
回路7の良品、不良品を判別するものである。
Next, a method for testing a semiconductor integrated circuit using the semiconductor integrated circuit testing apparatus configured as described above will be described. First, when the contact probe 5 is brought into contact with the diffusion layer 7b and the test apparatus main body 1 is operated, the switch means 4 is turned on based on the program of the test apparatus main body 1, and a predetermined voltage is applied to the signal line 2. As a result, a current flows to the diffusion layer 7b and the semiconductor substrate 7a of the semiconductor integrated circuit 7 via the signal line 2, the switch means 4, and the contact probe 5, or a contact is made from the semiconductor substrate 7a and the diffusion layer 7b of the semiconductor integrated circuit 7. A current flows into the test apparatus main body 1 via the probe 5, the switch means 4, and the signal line 2. These currents are measured by the test device main body 1, and the measured values are compared with pre-programmed standard values to determine whether the semiconductor integrated circuit 7 is a good product or a defective product.

また、半導体集積回路7とは別の半導体集積回
路(図示せず)を試験する場合には、半導体集積
回路7の影響をなくすため、試験装置本体1のプ
ログラムに基づきスイツチ手段4がオフされ、別
の半導体集積回路を測定するためのコンタクトプ
ローブ(図示せず)と信号線2との間に接続され
たスイツチ手段(図示せず)がオンされ、上記と
同様にして試験されることになる。
Further, when testing a semiconductor integrated circuit (not shown) other than the semiconductor integrated circuit 7, the switch means 4 is turned off based on the program of the test apparatus main body 1 in order to eliminate the influence of the semiconductor integrated circuit 7. A switch means (not shown) connected between a contact probe (not shown) for measuring another semiconductor integrated circuit and the signal line 2 is turned on, and the test is performed in the same manner as above. .

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかるに、上記の様に構成された半導体集積回
路用試験装置にあつては、スイツチ手段4あるい
は信号線2等に何らかの原因により断線あるいは
短絡が生ずると正常な測定条件が得られず、本来
良品であるべき半導体集積回路7を不良品に、あ
るいは不良品であるべき半導体集積回路7を良品
に誤判定する危険性が大であるとともに、良品で
ある半導体集積回路7を不良品にしてしまうとい
う危険性も伴なうものであつた。特に、信号線2
に多くのスイツチ手段及びコンタクトプローブを
接続して大量に試験する場合には非常に大きな問
題となるものである。
However, in the semiconductor integrated circuit testing apparatus configured as described above, if a disconnection or short circuit occurs in the switching means 4 or the signal line 2 for some reason, normal measurement conditions cannot be obtained, and the product may not be good. There is a great risk that the semiconductor integrated circuit 7 that should be a good product will be mistakenly judged as a defective product, or that a semiconductor integrated circuit 7 that should be a defective product will be mistakenly judged as a good product, and there is also a risk that a good semiconductor integrated circuit 7 will be made a defective product. It also involved sexuality. In particular, signal line 2
This becomes a very serious problem when a large number of tests are carried out by connecting many switch means and contact probes to the switch.

この発明は上記した点に鑑みてなされたもので
あり、半導体集積回路を試験する前に、スイツチ
手段のチエツクが行なえ、常に正常な測定条件の
基で試験が行なえるようする半導体集積回路用試
験装置を得ることを目的とするものである。
This invention has been made in view of the above points, and provides a test device for semiconductor integrated circuits that allows checking of the switch means before testing the semiconductor integrated circuit, and allows the test to be always performed under normal measurement conditions. The purpose is to obtain a device.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る半導体集積回路用試験装置は、
一端に信号線が接続されるスイツチ手段の他端と
スイツチ手段の試験信号と逆極性のチエツク信号
が印加されるチエツク信号線との間にチエツク信
号を通す極性のダイオードを接続したものであ
る。
The test device for semiconductor integrated circuits according to the present invention includes:
A diode having a polarity for passing a check signal is connected between the other end of the switch means to which a signal line is connected to one end and a check signal line to which a check signal of opposite polarity to the test signal of the switch means is applied.

〔作用〕[Effect]

この発明においては、ダイオードが半導体集積
回路の試験する前にスイツチ手段へチエツク信号
を伝達させることができ、ダイオードを通過する
チエツク信号は試験信号とは逆極性なので半導体
集積回路の試験時には何ら影響を及ぼさないよう
に作用する。
In this invention, the diode can transmit the check signal to the switching means before testing the semiconductor integrated circuit, and since the check signal passing through the diode has the opposite polarity to the test signal, it has no effect when testing the semiconductor integrated circuit. It acts so as not to affect the

〔実施例〕〔Example〕

以下にこの発明の一実施例を第1図及び第2図
に基づいて説明する。第1図は半導体集積回路の
試験の前のスイツチ手段4のオフチエツクの状態
を示し、第2図はオンチエツクの状態を示し、図
において8はカソードがスイツチ手段4の他端に
接続されるダイオード、9はこのダイオードのア
ノードに接続され、試験装置本体1からプログラ
ムに基づいてチエツク信号が印加されるチエツク
信号線、10は試験装置本体1と信号線2との間
に設けられ、チエツク信号線9に現われる電流又
は電圧をモニターする第2のモニター点である。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. FIG. 1 shows the off-check state of the switch means 4 before testing a semiconductor integrated circuit, and FIG. 2 shows the on-check state. In the figure, 8 is a diode whose cathode is connected to the other end of the switch means 4; 9 is a check signal line connected to the anode of this diode and to which a check signal is applied from the test device main body 1 based on the program; 10 is a check signal line 9 provided between the test device main body 1 and the signal line 2; A second monitoring point that monitors the current or voltage appearing at

次にこの様に構成された半導体集積回路用試験
装置におけるスイツチ手段4のチエツク方法につ
いて述べる。まず、コンタクトプローブ5を拡散
層7bに接触させ、試験装置本体1を仮試験動作
させると、試験装置本体1のプログラムに基づ
き、スイツチ手段4がオフ状態とされて第1図に
示す状態とされる。この時、試験装置本体1はダ
イオード8に対して順方向の電圧を印加する。例
えば信号線2上のモニター点6に0Vが、チエツ
ク信号線9の第2モニター点10に1Vが出力さ
れるように条件設定されるものである。すると、
スイツチ手段4が正常でありオフ状態になつてい
れば、チエツク信号線9及びダイオード8を介し
て半導体集積回路7の拡散層7b及び基板7aに
電流が流れるが、この電流は試験信号とは逆極性
で、拡散層7b及び基板7aは逆方向の接合関係
になつているため微少リーク電流でしかないもの
である。従つてモニター点6には電流は検知され
ず、第2モニター点10には微少リーク電流が検
知されることになる。一方、スイツチ手段4が何
らかの原因でシヨートされた異常状態であると、
チエツク信号線9からダイオード8及びシヨート
状態のスイツチ手段4を介して信号線2に電流が
流れることになる。この電流の値は第2モニター
点10からモニター点6までの抵抗値に依存さ
れ、スイツチ手段4の正常時の微少リーク電流よ
り大きな値となるため、第2モニター点10にお
ける電流値を測定することにより、スイツチ手段
4のオフチエツクが行なえる。
Next, a method for checking the switch means 4 in the semiconductor integrated circuit testing apparatus constructed as described above will be described. First, when the contact probe 5 is brought into contact with the diffusion layer 7b and the test device main body 1 is operated for a temporary test, the switch means 4 is turned off based on the program of the test device main body 1, and the state shown in FIG. 1 is set. Ru. At this time, the test device main body 1 applies a forward voltage to the diode 8. For example, conditions are set so that 0V is output to the monitor point 6 on the signal line 2 and 1V is output to the second monitor point 10 of the check signal line 9. Then,
If the switch means 4 is normal and in the OFF state, a current flows through the check signal line 9 and the diode 8 to the diffusion layer 7b and the substrate 7a of the semiconductor integrated circuit 7, but this current is opposite to the test signal. Since the diffusion layer 7b and the substrate 7a are connected in opposite polarities, the leakage current is only a small amount. Therefore, no current is detected at the monitor point 6, and a slight leakage current is detected at the second monitor point 10. On the other hand, if the switch means 4 is in an abnormal state caused by being switched off for some reason,
Current flows from the check signal line 9 to the signal line 2 via the diode 8 and the switch means 4 in the shorted state. The value of this current depends on the resistance value from the second monitor point 10 to the monitor point 6, and is larger than the slight leakage current of the switch means 4 when it is normal. Therefore, the current value at the second monitor point 10 is measured. This allows off-checking of the switch means 4.

次に、試験装置本体1のプログラムに基づきス
イツチ手段4がオン状態とされて第2図の状態に
される。すると、スイツチ手段4が正常でありオ
ン状態になつていれば、チエツク信号線9からダ
イオード8及びスイツチ手段4を介して信号線2
に電流が流れ、第2モニター点10には第2モニ
ター点10からモニター点6までの抵抗値に依存
された電流値が現われる。一方、スイツチ手段4
が何らかの原因でオフ状態にされた異常状態であ
るとチエツク信号線9からダイオード8を介して
半導体集積回路7の拡散層7b及び基板7aに電
流が流れ、第2モニター点10には微少リーク電
流の値が現われる。従つて、第2モニター点10
における電流値を測定することにより、スイツチ
手段4のオンチエツクが行なえる。
Next, the switch means 4 is turned on based on the program in the test apparatus main body 1, resulting in the state shown in FIG. Then, if the switch means 4 is normal and turned on, the signal line 2 is connected from the check signal line 9 via the diode 8 and the switch means 4.
A current flows through the second monitor point 10, and a current value that is dependent on the resistance value from the second monitor point 10 to the monitor point 6 appears at the second monitor point 10. On the other hand, switch means 4
is turned off for some reason, and a current flows from the check signal line 9 through the diode 8 to the diffusion layer 7b and substrate 7a of the semiconductor integrated circuit 7, and a minute leakage current flows to the second monitor point 10. The value of will appear. Therefore, the second monitor point 10
By measuring the current value at , the switching means 4 can be turned on.

そして、試験装置本体1は上記したオフチエツ
クあるいはオンチエツクのどちらか一方でスイツ
チ手段4が異常であると判定すると、次に行なわ
れる半導体集積回路7の試験を停止するようプロ
グラムされており、半導体集積回路7の誤判定及
びダメージを与えることを防止しているものであ
る。一方、オフチエツク及びオンチエツク両者に
おいて、スイツチ手段4が正常であると判定され
ると、半導体装置本体1は上記第3図に示したも
のと同様に半導体集積回路7の試験を行なうもの
である。この時、ダイオード8はスイツチ手段4
とコンタクトプローブ5との接続点に対して逆方
向に接続されているものであるから、半導体集積
回路7の試験に際して何ら影響を及ぼさないもの
である。なお、さらに正確を期す場合には、半導
体集積回路7の試験中、常にダイオード8に逆方
向の電圧が印加されるように、第2モニター点1
0に試験装置本体1から電圧を与えるようにして
も良いものである。
The test device main body 1 is programmed to stop the next test of the semiconductor integrated circuit 7 when the switch means 4 determines that there is an abnormality in either the above-mentioned off-check or on-check. This prevents the misjudgment of No. 7 and damage. On the other hand, if the switch means 4 is determined to be normal in both off-check and on-check, the semiconductor device main body 1 tests the semiconductor integrated circuit 7 in the same manner as shown in FIG. 3 above. At this time, the diode 8 is connected to the switch means 4.
Since it is connected in the opposite direction to the connection point between the contact probe 5 and the contact probe 5, it does not have any influence on the test of the semiconductor integrated circuit 7. In addition, for further accuracy, the second monitor point 1 may be set so that a voltage in the opposite direction is always applied to the diode 8 during the test of the semiconductor integrated circuit 7.
0 may be applied from the test apparatus main body 1.

〔発明の効果〕〔Effect of the invention〕

この発明は以上に述べたように、一端に信号線
が接続されたスイツチ手段の他端とスイツチ手段
の試験信号と逆極性のチエツク信号が印加される
チエツク信号線との間にダイオードを接続したも
のとしたので、半導体集積回路の試験前にスイツ
チ手段のチエツクを行なえ、半導体集積回路の誤
判定を少なくできるとともに、半導体集積回路に
ダメージを与えることを抑制できるという効果を
有するものである。
As described above, in this invention, a diode is connected between the other end of a switch means having a signal line connected to one end and a check signal line to which a check signal having a polarity opposite to that of the test signal of the switch means is applied. This makes it possible to check the switching means before testing the semiconductor integrated circuit, thereby reducing erroneous judgments of the semiconductor integrated circuit and preventing damage to the semiconductor integrated circuit.

また、チエツク時には、ダイオードにより試験
信号と逆極性のチエツク信号のみが半導体集積回
路に印加されるので、チエツク信号が半導体集積
回路の試験に何等影響を与えないという効果をも
有している。
Further, during a check, only a check signal having a polarity opposite to that of the test signal is applied to the semiconductor integrated circuit by the diode, so that the check signal has no effect on the test of the semiconductor integrated circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図はこの発明の一実施例を示し
第1図はオフチエツク状態の要部回路図、第2図
はオンチエツク状態の要部回路図、第3図は従来
の半導体集積回路用試験装置を示す要部回路図で
ある。 図において2は信号線、4はスイツチ手段、5
はコンタクトプローブ、7は半導体集積回路、8
はダイオード、9はチエツク信号線である。 な
お、各図中同一符号は同一又は相当部分を示す。
1 and 2 show one embodiment of the present invention. FIG. 1 is a circuit diagram of the main part in an off-check state, FIG. 2 is a circuit diagram of the main part in an on-check state, and FIG. 3 is a conventional circuit diagram for a semiconductor integrated circuit. FIG. 2 is a circuit diagram of the main parts of the test device. In the figure, 2 is a signal line, 4 is a switch means, and 5 is a signal line.
is a contact probe, 7 is a semiconductor integrated circuit, and 8 is a contact probe.
is a diode, and 9 is a check signal line. Note that the same reference numerals in each figure indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体集積回路の試験信号が印加される信号
線に一端が接続されるスイツチ手段、このスイツ
チ手段の他端に接続されるコンタクトプローブ、
上記スイツチ手段の他端と、上記試験信号と逆極
性のスイツチ手段用チエツク信号が印加されるチ
エツク信号線との間に接続され、上記チエツク信
号を通す極性のダイオードを備えた半導体集積回
路用試験装置。
1. A switch means having one end connected to a signal line to which a test signal of a semiconductor integrated circuit is applied; a contact probe connected to the other end of the switch means;
A test for semiconductor integrated circuits comprising a diode of polarity connected between the other end of the switch means and a check signal line to which a check signal for the switch means having a polarity opposite to that of the test signal is applied, and passing the check signal. Device.
JP60140767A 1985-06-27 1985-06-27 Test equipment for semiconductor integrated circuit Granted JPS62876A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60140767A JPS62876A (en) 1985-06-27 1985-06-27 Test equipment for semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60140767A JPS62876A (en) 1985-06-27 1985-06-27 Test equipment for semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPS62876A JPS62876A (en) 1987-01-06
JPH054034B2 true JPH054034B2 (en) 1993-01-19

Family

ID=15276270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60140767A Granted JPS62876A (en) 1985-06-27 1985-06-27 Test equipment for semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPS62876A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098282A (en) * 1973-12-26 1975-08-05

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694965U (en) * 1979-12-21 1981-07-28

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098282A (en) * 1973-12-26 1975-08-05

Also Published As

Publication number Publication date
JPS62876A (en) 1987-01-06

Similar Documents

Publication Publication Date Title
US5909034A (en) Electronic device for testing bonding wire integrity
JPH054034B2 (en)
JPH0245339B2 (en) HANDOTAISHUSEKIKAIROSOCHI
JPH045576A (en) Contact resistance testing device
JP4876026B2 (en) Board inspection equipment
JPH10300823A (en) Prober inspection method
JPH0737954A (en) Detecting device for defect in contact
JPS6371669A (en) Inspecting method for electronic circuit device
JP4477211B2 (en) Circuit board inspection equipment
JPH05870Y2 (en)
JPH0634719A (en) Testing device for semiconductor integrated circuit
JP2836101B2 (en) Prober attachment board
JPS61155873A (en) Measuring instrument for semiconductor element
JPH04109177A (en) Power short circuit inspecting method for semiconductor circuit
JPS6337268A (en) Tester of semiconductor device
JPS63291430A (en) Semiconductor wafer tester
JPH0541419A (en) Estimation method of test equipment
JPH04208881A (en) Semiconductor integrated circuit
JPH0192668A (en) Leak current measuring method for capacitor
JPS5923424Y2 (en) Contact state test device between probe needle and pad
JPS62182677A (en) Detection of defective insertion of integrated circuit into socket
JPH01257280A (en) Circuit testing apparatus
JPS61127143A (en) Analyzing method for trouble on semiconductor device
JPH0814590B2 (en) Circuit element measuring device terminal connection state detection circuit
JPH05281297A (en) Method of testing semiconductor device