JPH0537509A - データ伝送システム - Google Patents

データ伝送システム

Info

Publication number
JPH0537509A
JPH0537509A JP3191438A JP19143891A JPH0537509A JP H0537509 A JPH0537509 A JP H0537509A JP 3191438 A JP3191438 A JP 3191438A JP 19143891 A JP19143891 A JP 19143891A JP H0537509 A JPH0537509 A JP H0537509A
Authority
JP
Japan
Prior art keywords
signal
frame pulse
transmitting
frame
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3191438A
Other languages
English (en)
Inventor
Mitsuru Otani
満 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3191438A priority Critical patent/JPH0537509A/ja
Publication of JPH0537509A publication Critical patent/JPH0537509A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】伝送パスの量を減少し、設置スペースを縮小す
る。 【構成】ユニットAに、3つのトランジスタ1,2,3
を設ける。トランジスタ1のコレクタは、伝送線4に接
続する。トランジスタ2,3のコレクタはともに伝送線
5に接続する。ユニットBに、コンパレータ6,7,
8、抵抗器9,10および11,12,13を設ける。
コンパレータ6の反転入力端子は伝送線4に接続する。
コンパレータ6の反転入力端子は抵抗器9によってプル
ダウンされており、オープンコレクタの伝送パスを形成
する。コンパレータ7,8の反転入力端子はともに伝送
線5に接続する。コンパレータ7,8の反転入力端子は
抵抗器10によってプルダウンする。そしてコンパレー
タ6,7,8の非反転入力端子には、基準電源11,1
2,13をそれぞれ接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、たとえば通信装置内に
おけるユニット間でディジタルデータの授受を行うため
のものであり、特にフレーム構成をなすディジタルデー
タを伝送するデータ伝送システムに関する。
【0002】
【従来の技術】たとえばデータ通信を行う端局装置にお
いては、当該端局装置を構成するユニット間でディジタ
ルデータ(データ信号)の伝送を行う。
【0003】ディジタルデータの伝送を行う場合、受信
側でデータを認識するためのクロック信号をディジタル
データとともに伝送しなければならない。また、例えば
CCITT の G.707〜709 で規定された同期化ディジタルハ
イアラーキ(SDH:Synchronous Digital Hierarchy
)のようにディジタルデータをフレーム構成として伝
送する場合、フレームの先頭を識別するためのフレーム
パルスも伝送しなければならない。図4は、これらの伝
送しなければならない信号をそれぞれ示す図であり、DA
TAはデータ信号、CKはクロック信号、FCK はフレームパ
ルス信号である。
【0004】図5はデータ信号、クロック信号およびフ
レームパルス信号を、あるユニットAからあるユニット
Bに伝送するデータ伝送システムの従来の構成例を示す
図である。この図に示すように、送信側であるユニット
Aに設けられたドライバDRと受信側であるユニットB
に設けられたレシーバREとを伝送線Lで接続してなる
ECL差動の伝送パスを3つ設けている。そして各伝送
パスで、データ信号、クロック信号およびフレームパル
ス信号を並列的に伝送するものとなっている。
【0005】図6は別の構成例を示す図であり、ユニッ
トAに設けられたトランジスタTrとユニットBに設け
られた抵抗器R、比較器COMPおよび基準電源Vre
fとにより構成されたオープンコレクタによる伝送パス
が3つ設けられている。そして各伝送パスで、データ信
号、クロック信号およびフレームパルス信号を並列的に
伝送するものとなっている。
【0006】このように従来のデータ伝送システムで
は、ECL差動あるいはオープンコレクタのどちらの方
式であっても、データ信号、クロック信号およびフレー
ムパルス信号のそれぞれを別の伝送パスで並列的に伝送
するものとなっている。このため、伝送パス数が多くな
り、ケーブルの収容スペースの増大、回路基板の大型
化、あるいはインタフェース用のコネクタの大型化など
を招いてしまう。これは、数チャネルしか有していない
通常の端局装置などではさほど問題にはならないが、S
DH端局装置のように多くのチャネルを収容した装置
(SDHでは、例えば数十チャネルを収容する)では特
に顕著である。
【0007】
【発明が解決しようとする課題】以上のように従来のデ
ータ伝送システムは、データ信号、クロック信号および
フレームパルス信号をそれぞれ別の伝送パスで並列的に
伝送するものとなっているため、伝送パスの設置スペー
スが大きくなり、また非常に繁雑になってしまうという
不具合があった。
【0008】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、伝送パスの量
を減少し、設置スペースの小さなデータ伝送システムを
提供することにある。
【0009】
【課題を解決するための手段】送信側に、フレームパル
スをディジタルデータ中のヘッダ部分またはクロック信
号の振幅方向に多重して送信するフレームパルス送信手
段を設け、また受信側に、それぞれ異なる所定の閾値で
パルスの検出をそれぞれ行うことにより、前記クロック
信号または前記ディジタルデータと前記フレームパルス
とを分離抽出する分離抽出手段を設けた。
【0010】
【作用】このような手段を講じたことにより、フレーム
パルスはディジタルデータ中のヘッダ部分またはクロッ
ク信号の振幅方向に多重されて伝送され、受信側ではそ
れぞれ異なる所定の閾値でパルスの検出をそれぞれ行う
ことにより、前記クロック信号または前記ディジタルデ
ータと前記フレームパルスとを分離抽出する。従って、
フレームパルス用の伝送パスを設ける必要がない。
【0011】
【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図1は本実施例に係るデータ伝送システム
の構成を示す図である。図中、Aはデータ送信側のユニ
ット、Bはデータ受信側のユニットである。ユニットA
には、3つのトランジスタ1,2,3が設けられてい
る。トランジスタ1のコレクタには、伝送線4が接続さ
れている。またトランジスタ2,3のコレクタにはとも
に伝送線5が接続されている。
【0012】ユニットBには、コンパレータ6,7,
8、抵抗器9,10および11,12,13が設けられ
ている。コンパレータ6の反転入力端子には伝送線4が
接続されている。またコンパレータ6の反転入力端子は
抵抗器9によってプルダウンされており、オープンコレ
クタの伝送パスが形成されている。コンパレータ7,8
の反転入力端子にはともに伝送線5が接続されている。
またコンパレータ7,8の反転入力端子は抵抗器10に
よってプルダウンされている。そしてコンパレータ6,
7,8の非反転入力端子には、基準電源11,12,1
3がそれぞれ接続されている。
【0013】次に以上のように構成されたデータ伝送シ
ステムの動作を説明する。まず、トランジスタ1のベー
スへの入力信号S1として図2にDATAで示すデータ信号
を、トランジスタ2のベースへの入力信号S2として図
2にCK-Tで示すクロック信号を、そしてトランジスタ3
のベースへの入力信号S3として図2にFCK-T で示すフ
レームパルス信号をそれぞれ与えると、データ信号はト
ランジスタ1、伝送線4、コンパレータ6、抵抗器9お
よび基準電源11により構成された伝送パスを周知の如
く伝送され、コンパレータ6の出力信号S4としては、
トランジスタ1のベースへの入力信号と同様な信号が出
力される。
【0014】さて、クロック信号はトランジスタ2、伝
送線5、コンパレータ7、抵抗器10および基準電源1
2により構成された伝送パスを伝送されるが、フレーム
パルス信号としてフレームパルスが入力されたとき、伝
送線5上ではクロックパルスにフレームパルスが加算さ
れたパルスとなり、従って伝送線5上の伝送信号は図2
にTRS で示すような信号となる。
【0015】ユニットBでは、伝送線5を伝送された信
号はコンパレータ7,8の反転入力端子にそれぞれ入力
される。そしてコンパレータ7,8では、基準電源1
2,13が発生するそれぞれ異なった基準電圧Va,V
bを閾値としての信号再生を行う。ここで基準電圧Va
は、クロック信号の「H」レベルと「L」レベルとの間
の電圧である。また基準電圧Vbは、クロック信号の最
低電圧とクロック信号の最低電圧よりフレームパルスの
電圧分低い電圧との間の電圧である。すなわち、例えば
図2に示した関係にある。
【0016】かくして、コンパレータ7の出力信号S5
としては図2にCK-Rで示すようにCK-Tと同一信号が得ら
れ、つまりクロック信号の受信がなされたこととなる。
またコンパレータ8の出力信号S6としては図2にFCK-
R で示すようにFCK-T と同一信号が得られ、つまりフレ
ームパルス信号の受信がなされたこととなる。
【0017】以上クロック信号とともにフレームパルス
信号を伝送する実施例を説明したが、データが各フレー
ムの先頭に固定的なヘッダを有している場合には、デー
タ信号とともにフレームパルスを伝送することが可能で
ある。以下、この例につき説明する。
【0018】この場合には、トランジスタ1のベースへ
の入力信号S1として図3にCKで示すクロック信号を、
トランジスタ2のベースへの入力信号S2として図3に
DATA-Tで示すデータ信号を、そしてトランジスタ3のベ
ースへの入力信号S3として図3にFCK-T で示すフレー
ムパルス信号をそれぞれ与える。
【0019】ここで図3に示したデータ信号の場合、各
フレームの先頭の3ビットが「101」なる固定的なヘ
ッダになっている。このため、伝送線5上の伝送信号は
図3にTRS で示すようにヘッダの最初のビット部分にフ
レームパルスが加算された信号となる。そしてユニット
Bにおいて前述と同様に、コンパレータ7,8でそれぞ
れ異なった基準電圧Va,Vbとの比較がなされること
により、S5としてDATA-Rが、またS6としてFCK-R が
それぞれ得られる。
【0020】以上のような各実施例によれば、フレーム
パルス信号をクロック信号またはデータ信号に多重して
伝送することが可能であり、フレームパルス信号伝送用
の伝送線を無くすことができる。従って、ケーブルの収
容スペース、回路基板、インタフェース用のコネクタな
どの小型化を図ることができる。また上記各実施例では
クロック信号またはデータ信号の振幅方向にフレームパ
ルスを多重しているので、クロック信号またはデータ信
号からのフレームパルスの分離が容易であり、構成を複
雑化することがない。
【0021】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、1チャネルのみ示し
ているが、実際には同構成のものが複数並列的に設けら
れる。このほか本発明の要旨を逸脱しない範囲で種々の
変形実施が可能である。
【0022】
【発明の効果】送信側に、フレームパルスをディジタル
データ中のヘッダ部分またはクロック信号の振幅方向に
多重して送信するフレームパルス送信手段を設け、また
受信側に、それぞれ異なる所定の閾値でパルスの検出を
それぞれ行うことにより、前記クロック信号または前記
ディジタルデータと前記フレームパルスとを分離抽出す
る分離抽出手段を設けたので、伝送パスの量が減少し、
設置スペースの小さなデータ伝送システムとなる。
【図面の簡単な説明】
【図1】 本発明の一実施例に係るデータ伝送システム
の構成を示す図。
【図2】 本発明の一実施例における図1中の各部の信
号波形を示す図。
【図3】 本発明の別の実施例における図1中の各部の
信号波形を示す図。
【図4】 従来技術を説明する図。
【図5】 従来技術を説明する図。
【図6】 従来技術を説明する図。
【符号の説明】
A,B…ユニット、1,2,3…トランジスタ、4,5
…伝送線、6,7,8…コンパレータ、9,10…抵抗
器、11,12,13…基準電源。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 フレーム構成のディジタルデータを伝送
    するものであり、前記ディジタルデータとともに前記フ
    レームの先端を示すフレームパルスおよびクロック信号
    を伝送するデータ伝送システムにおいて、 送信側は、前記フレームパルスを前記クロック信号の振
    幅方向に多重して送信するフレームパルス送信手段を有
    し、 また受信側は、それぞれ異なる所定の閾値でパルスの検
    出をそれぞれ行うことにより、前記クロック信号および
    前記フレームパルスを分離抽出する分離抽出手段を有す
    ることを特徴とするデータ伝送システム。
  2. 【請求項2】 先頭部に所定パターンのヘッダを有した
    フレーム構成のディジタルデータを伝送するものであ
    り、前記ディジタルデータとともに前記フレームの先端
    を示すフレームパルスを伝送するデータ伝送システムに
    おいて、 送信側は、前記フレームパルスを前記ディジタルデータ
    中の前記ヘッダ部分に振幅方向に多重して送信するフレ
    ームパルス送信手段を有し、 また受信側は、それぞれ異なる所定の閾値でパルスの検
    出をそれぞれ行うことにより、前記ディジタルデータお
    よび前記フレームパルスを分離抽出する分離抽出手段を
    有することを特徴とするデータ伝送システム。
JP3191438A 1991-07-31 1991-07-31 データ伝送システム Pending JPH0537509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3191438A JPH0537509A (ja) 1991-07-31 1991-07-31 データ伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3191438A JPH0537509A (ja) 1991-07-31 1991-07-31 データ伝送システム

Publications (1)

Publication Number Publication Date
JPH0537509A true JPH0537509A (ja) 1993-02-12

Family

ID=16274628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3191438A Pending JPH0537509A (ja) 1991-07-31 1991-07-31 データ伝送システム

Country Status (1)

Country Link
JP (1) JPH0537509A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007123174A1 (ja) * 2006-04-20 2007-11-01 Panasonic Corporation パルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法
JP2009188489A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp 複数チャンネルの信号を送受信する送信回路及び受信回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007123174A1 (ja) * 2006-04-20 2007-11-01 Panasonic Corporation パルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法
JP2007312371A (ja) * 2006-04-20 2007-11-29 Matsushita Electric Ind Co Ltd パルス送信装置、パルス受信装置、パルス伝送方法、及びパルス復調方法
JP2009188489A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp 複数チャンネルの信号を送受信する送信回路及び受信回路

Similar Documents

Publication Publication Date Title
JP4755110B2 (ja) タイミング回復とデータ回復の簡略化を支援する雑音耐性信号方式
US7822143B2 (en) Systems and method for transfering digital data and transfering parallel digital data in a serial data stream including clock information
US20050094676A1 (en) Signal transmitting apparatus and method
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US4516236A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
US6438175B1 (en) Data transmission method and apparatus
JPH0537509A (ja) データ伝送システム
US4731781A (en) Receiver of a digital communication apparatus
US20030179782A1 (en) Multiplexing digital signals
JPH0793612B2 (ja) ビデオ信号多重化方式およびその装置
JP7324896B2 (ja) 受信装置及びデータ受信方法
JP2513610B2 (ja) チヤネルパルス発生装置
JP2973740B2 (ja) 回線監視方式
JP3354329B2 (ja) 多重伝送装置
CA1266728A (en) Frame code converter
JP2855651B2 (ja) 連続パターン検出回路
JPS59502009A (ja) パケツト形式の高速デ−タを受信する装置
US5339308A (en) Signal size judging apparatus
JPH0134391B2 (ja)
JPH0145788B2 (ja)
JPH0530336B2 (ja)
JPH09321810A (ja) シリアルデータ通信方式
JPS61101142A (ja) デ−タ保護回路
CA1189928A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals
JPH0541697A (ja) 多重化方式