JPH0536683A - Manufacture of wiring device - Google Patents

Manufacture of wiring device

Info

Publication number
JPH0536683A
JPH0536683A JP19285291A JP19285291A JPH0536683A JP H0536683 A JPH0536683 A JP H0536683A JP 19285291 A JP19285291 A JP 19285291A JP 19285291 A JP19285291 A JP 19285291A JP H0536683 A JPH0536683 A JP H0536683A
Authority
JP
Japan
Prior art keywords
wiring
layer
ink
insulating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19285291A
Other languages
Japanese (ja)
Inventor
Hideki Hayashi
秀樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP19285291A priority Critical patent/JPH0536683A/en
Publication of JPH0536683A publication Critical patent/JPH0536683A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To provide a wiring device manufacturing device which can easily manufacture a wiring device having a multilayered structure, such as a wiring model for evaluating a semiconductor integrated circuit device, etc., in a short time. CONSTITUTION:At the time of manufacturing a wiring model 10 having a multilayered structure, a multilayer interconnection structure composed of conductive layers 11, 13, and 15 and insulating layers 12 and 14 is formed by selectively sticking conductive ink A and insulating ink B to the surface of a wiring board 1 in accordance with a desired design pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は所望の回路パターンが基
板上に形成される配線装置の製造に適用して有効な技術
に関し、例えば半導体集積回路装置の評価用配線装置等
の多層構造の配線装置に利用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique which is effective when applied to the manufacture of a wiring device in which a desired circuit pattern is formed on a substrate. For example, a wiring having a multilayer structure such as a wiring device for evaluation of a semiconductor integrated circuit device. The present invention relates to technology effectively used for devices.

【0002】[0002]

【従来の技術】半導体集積回路装置は多層配線構造を採
っており、かかる半導体集積回路装置のパターン設計に
はCAD等が用いられている。そして、半導体集積回路
装置を製造するにあたっては上記設計された半導体装置
の信号線や電源配線等の設計パターンが所望のパターン
となっているか否かの確認作業(マスク検図)が行われ
る。このような、検図の態様としては、例えばD−A
(デザイン・オートメーション)によって作成された設
計パターンをコンピュータを用いたシュミレーションに
よって検図を行ったり、設計パターンに従って実際に製
品を試作し、これを用いて配線パターンが正しいか否か
を判定したり、或いは色分けされたペンプロット図に基
づいて技術者らが手作業で検図を行っていた。
2. Description of the Related Art A semiconductor integrated circuit device has a multilayer wiring structure, and CAD or the like is used for pattern design of such a semiconductor integrated circuit device. When manufacturing a semiconductor integrated circuit device, confirmation work (mask inspection) is performed to determine whether or not the design pattern of the signal line, power supply wiring, etc. of the semiconductor device designed above is a desired pattern. An example of such an inspection pattern is, for example, D-A.
Inspecting the design pattern created by (Design Automation) by simulation using a computer, actually prototyping a product according to the design pattern, and using this to determine whether the wiring pattern is correct, Alternatively, engineers manually perform drawing inspection based on color-coded pen plot drawings.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述従
来の検図作業のうちコンピュータによる図形シュミレー
タによる検図は、例えば配線装置の特定位置での導通状
態を調べる等のシュミレーションを行うにあたり、その
特定位置でのコンピュータの入力指定等、操作に係る図
形演算が複雑になって、大型コンピュータを用いても数
日かかり検図作業の効率が上がらないと云う不具合があ
る。又、半導体集積回路装置の配線模型を試作するもの
では、LSIの金属製配線原版を用意し、これにレジス
トを用いたエッチング処理にて金属膜や絶縁膜を形成し
たり、或は、上記原版を機械的に削り取ってLSIと同
等の所望の配線パターンを作成するもので試作完了まで
に多大なコストと数カ月という長い時間がかかり、レイ
アウトの検査には適さない。又、ペンプロット図を用い
たものは、技術者がプロット図を一枚宛手作業で検図す
るため多大な時間と労力が掛かる。
However, among the conventional drawing inspection operations described above, the drawing inspection by the graphic simulator by the computer is performed at a specific position when performing a simulation such as checking the conduction state at a specific position of the wiring device. There is a problem in that the figure calculation related to the operation such as the input designation of the computer becomes complicated and it takes several days even if a large computer is used and the efficiency of the drawing inspection is not improved. Further, in the case of making a prototype wiring model of a semiconductor integrated circuit device, a metal wiring original plate of an LSI is prepared, and a metal film or an insulating film is formed on this by an etching process using a resist, or the above original plate is used. Is mechanically shaved to create a desired wiring pattern equivalent to that of an LSI, which requires a large amount of cost and a long time of several months to complete a prototype, and is not suitable for layout inspection. Further, in the case of using the pen plot diagram, it takes a lot of time and labor because the engineer manually inspects the plot diagram.

【0004】本発明は上記事情に鑑みてなされたもの
で、設計された半導体集積回路装置の配線等の設計パタ
ーンが所望のパターンとなっているか否かを検査するた
めの配線装置を、短期間にしかも容易に作成することが
可能な配線装置の製造方法を提供することを目的とす
る。この発明の前記ならびにそのほかの目的と新規な特
徴については、本明細書の記述および添附図面から明ら
かになるであろう。
The present invention has been made in view of the above circumstances, and a wiring device for inspecting whether or not a designed pattern such as wiring of a designed semiconductor integrated circuit device is a desired pattern is provided in a short period of time. Another object of the present invention is to provide a method of manufacturing a wiring device that can be easily manufactured. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0005】[0005]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、本発明の配線装置の製造方法で
は、多層配線構造を形成するに当たり、配線基板表面に
導電性のインクと絶縁性のインクとを夫々所望の設計パ
ターンに従って選択的に付着させて導電層と絶縁層とを
形成する。
The typical ones of the inventions disclosed in the present application will be outlined below. That is, in the method for manufacturing a wiring device of the present invention, in forming a multilayer wiring structure, a conductive ink and an insulating ink are selectively adhered to the surface of the wiring substrate according to desired design patterns to form a conductive layer. And an insulating layer.

【0006】[0006]

【作用】上記した手段によれば、配線基板に導電性イン
クと絶縁性インクとを付着させるだけで多層構造の配線
構造を得ることができるので、前記導電性インク/絶縁
性インクの付着を行うに当り、例えば従前の印刷技術を
そのまま転用することができ、配線装置の製造が極めて
容易になる。
According to the above-mentioned means, since a wiring structure having a multi-layer structure can be obtained only by attaching the conductive ink and the insulating ink to the wiring substrate, the conductive ink / insulating ink is attached. In this case, for example, the conventional printing technique can be diverted as it is, and the manufacturing of the wiring device becomes extremely easy.

【0007】[0007]

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図1〜図3は半導体集積回路装置(LS
I)の評価用配線模型10を本発明に係る配線装置製造
方法によって形成する場合の第1の実施例の製造プロセ
スを示す断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings. 1 to 3 show a semiconductor integrated circuit device (LS
It is sectional drawing which shows the manufacturing process of the 1st Example at the time of forming the wiring model 10 for evaluation of I) by the wiring device manufacturing method which concerns on this invention.

【0008】本実施例のLSI評価用配線模型10は、
実際のLSIの数百倍のスケールにて製造されるもの
で、この配線模型10は、図1〜図3に示すように、紙
製の基板(配線基板)1表面に重ね合わされた複数の導
電層又は絶縁層(図示例では第1〜第5層)11,1
2,13,14,15によって形成される(図3参
照)。このうち第1層11,第3層13及び第5層15
はLSIの導電層に対応して作成されるもので、従って
導電性のインク(粘性の高い導電性の流体)にて形成さ
れている。また、第2層12及び第4層14はLSIの
絶縁層に対応して作成されるもので、従って絶縁性のイ
ンク(粘性の高い絶縁性の流体)にて形成されている。
The LSI evaluation wiring model 10 of this embodiment is
The wiring model 10 is manufactured on a scale several hundred times larger than that of an actual LSI. As shown in FIGS. 1 to 3, the wiring model 10 has a plurality of conductive layers stacked on the surface of a paper substrate (wiring substrate) 1. Layers or insulating layers (first to fifth layers in the illustrated example) 11, 1
It is formed by 2, 13, 14, and 15 (see FIG. 3). Of these, the first layer 11, the third layer 13 and the fifth layer 15
Is formed corresponding to the conductive layer of the LSI, and is therefore formed of conductive ink (conductive fluid of high viscosity). The second layer 12 and the fourth layer 14 are formed corresponding to the insulating layers of the LSI, and are therefore formed of insulating ink (insulating fluid with high viscosity).

【0009】上記各層11〜15の設計パターンは、実
際のLSIの配線パターン(例えばレチクルのパター
ン)に従ったコンピュータ処理によって決定される。例
えばCADでデザインされたLSIの配線模型を作成す
る際には、CADシステムからのパターンのデータを、
印刷機のパターン制御装置(図4参照)に直接送って、
上記パターンに従って基板1表面に導電性/絶縁性イン
クの塗布(印刷)が選択的に行われる。
The design pattern of each of the layers 11 to 15 is determined by computer processing according to an actual LSI wiring pattern (for example, a reticle pattern). For example, when creating a wiring model of an LSI designed by CAD, pattern data from the CAD system
Send directly to the pattern control device of the printing machine (see Fig. 4),
Conductive / insulating ink is selectively applied (printed) to the surface of the substrate 1 according to the above pattern.

【0010】より具体的には、上記導電性のインク/絶
縁性のインクの塗布(印刷)は、各層毎に以下のように
行われる。即ち、基板1にコンピュータから送られてく
る、LSIの最下層の配線パターンに従って導電性のイ
ンクAを、例えば熱転写方式にて付着させて、先ず導電
性の第1層11を形成する(図1)。
More specifically, the application (printing) of the conductive ink / insulating ink is carried out for each layer as follows. That is, the conductive ink A is attached to the substrate 1 according to the wiring pattern of the lowermost layer of the LSI sent from the computer, for example, by a thermal transfer method to first form the conductive first layer 11 (FIG. 1). ).

【0011】上記第1層11を形成する導電性インクA
が固まった後に、絶縁性の第2層12が形成される。こ
の第2層12は、コンピュータから送られてくるLSI
の層間絶縁膜に対応させた設計パターンに従って絶縁性
インクBを、上記第1層11の上面に、同じく熱転写方
式にて形成することによって得られる。尚、第2層12
には、LSIの層間絶縁膜のコンタクトホール/スルー
ホールに対応した孔(例えばスルーホールTH)等が形
成されている(ここまでの状態を図2に示す)。
Conductive ink A forming the first layer 11
After the solidification, the insulating second layer 12 is formed. This second layer 12 is an LSI sent from a computer
It is obtained by forming the insulating ink B on the upper surface of the first layer 11 in the same manner as the thermal transfer method according to the design pattern corresponding to the interlayer insulating film. The second layer 12
A hole (for example, a through hole TH) corresponding to the contact hole / through hole of the interlayer insulating film of the LSI is formed in the substrate (the state up to this point is shown in FIG. 2).

【0012】上記第2層12を形成する絶縁性インクB
が固まった後、その上面に、コンピュータから送られて
くる、LSIの2層目の配線パターンに従って導電性の
インクAが、熱転写方式にて付着させて、導電性の第3
層13が形成される。以後同様に、層間絶縁膜に相当す
る第4層14(この第4層14にもコンタクトホール/
スルーホールTHが形成されている)を絶縁性インクB
にて形成し、更にその上面に、LSIの下から3層目の
配線層に相当する第5層15が導電性インクAによって
形成されて、図3に示す配線模型の構造を得る。
Insulating ink B forming the second layer 12
After the solidification, the conductive ink A sent from the computer according to the wiring pattern of the second layer of the LSI is attached on the upper surface by the thermal transfer method to form the conductive third layer.
Layer 13 is formed. Thereafter, similarly, the fourth layer 14 corresponding to the interlayer insulating film (contact holes /
Through hole TH is formed) insulating ink B
Then, the fifth layer 15 corresponding to the third wiring layer from the bottom of the LSI is formed on the upper surface of the conductive ink A to obtain the wiring model structure shown in FIG.

【0013】上述のように、絶縁性の第2層12,第4
層14にスルーホールを形成しておくことによって、L
SIと同様に、多層の配線層間(第1,第3,第5層)
の導通状態が保たれる。
As described above, the second insulating layer 12, the fourth insulating layer 4
By forming a through hole in the layer 14, L
Similar to SI, multiple wiring layers (first, third and fifth layers)
The conduction state of is maintained.

【0014】このように形成されたLSIの配線模型1
0は、上述したように、配線層の設計パターンのみなら
ず、多層の配線層間の接続状態も再現され、しかもこれ
ら配線層が導電性インクで形成されているため、この模
型10の配線層(第1,第3,第5層)の適宜位置に電
流を流すことによって、配線の結線チェック等が可能と
なる。
The wiring model 1 of the LSI thus formed
As described above, in 0, not only the design pattern of the wiring layer but also the connection state between the multilayer wiring layers is reproduced, and since these wiring layers are formed by the conductive ink, the wiring layer of the model 10 ( It is possible to check the wiring connection and the like by passing a current through appropriate positions in the first, third, and fifth layers.

【0015】又、配線層を形成する際に、複数の異なる
抵抗値の導電性インクを用意しておき、LSIの各配線
層の抵抗値に対応させて、複数の導電性インクを選択的
に使用すれば模型の配線層のシート抵抗を変えることが
でき、より実践的なLSIの設計パターンの検図が可能
となる。
Further, when forming the wiring layer, a plurality of conductive inks having different resistance values are prepared, and the plurality of conductive inks are selectively selected according to the resistance value of each wiring layer of the LSI. If used, the sheet resistance of the wiring layer of the model can be changed, and a more practical inspection of the LSI design pattern becomes possible.

【0016】また、配線模型10の導電層に適宜の電流
を流しておき、この状態で赤外線カメラによって配線模
型の温度分布を測定することによって、エレクロトマイ
グレーションを予測するためのLSIの温度分布をシュ
ミレートすることも可能である。
An appropriate current is made to flow through the conductive layer of the wiring model 10 and the temperature distribution of the wiring model is measured by an infrared camera in this state to obtain the temperature distribution of the LSI for predicting electromigration. It is also possible to simulate.

【0017】尚、導電性インクAは、略一定の低抵抗値
と所定の粘性を有するものであれば、如何なるものを用
いてもよく、その一例としては、Alの微粉が溶解され
たペースト状の有機化合物等が考えられる。又、絶縁性
インクは、所定の粘性を有し、上記導電性インクと混合
しないもの、例えばゾル状のポリエチレン等が考えられ
る。
The conductive ink A may be any one as long as it has a substantially constant low resistance value and a predetermined viscosity, and one example thereof is a paste in which Al fine powder is dissolved. The organic compounds and the like are considered. The insulating ink may be one having a predetermined viscosity and not mixed with the above conductive ink, for example, sol-like polyethylene.

【0018】図4は、本実施例のLSIの配線模型を、
公知の印刷技術を転用して製造する、第2の実施例に係
わる配線装置の製造システムを示す説明図である。この
製造システムでは、CAD用コンピュータ20、印刷パ
ターン制御装置30、複数のジェットノズルを具えた印
刷機40が用いられる。
FIG. 4 shows a wiring model of the LSI of this embodiment,
It is explanatory drawing which shows the manufacturing system of the wiring apparatus concerning the 2nd Example which diverts and manufactures known printing technology. In this manufacturing system, a CAD computer 20, a print pattern control device 30, and a printing machine 40 having a plurality of jet nozzles are used.

【0019】より具体的には、このシステムでは、評価
対象のLSIの設計パターンは、コンピュータ20を用
いたCADによって作成され、このCADにて得られた
設計パターンのデータが印刷パターン制御装置30に直
接送られる。印刷パターン制御装置30には、複数のジ
ェットノズル(図示例では3本、41,42,43)が
設けられた印刷機40が接続されており、この印刷機4
0はパターン制御装置30から送られてくるLSIの設
計データに従って、各々のジェットノズル41,42,
43から導電性インク/絶縁性インクを噴出させて、基
板50にLSIの設計パターンに従った層(図示例では
第1〜第3層51〜53)を形成する。
More specifically, in this system, the design pattern of the LSI to be evaluated is created by CAD using the computer 20, and the data of the design pattern obtained by this CAD is sent to the print pattern control device 30. Sent directly. A printing machine 40 provided with a plurality of jet nozzles (three, 41, 42, 43 in the illustrated example) is connected to the printing pattern control device 30.
0 indicates each of the jet nozzles 41, 42, 42 according to the LSI design data sent from the pattern control device 30.
The conductive ink / insulating ink is ejected from 43 to form layers (first to third layers 51 to 53 in the illustrated example) according to the LSI design pattern on the substrate 50.

【0020】この場合、基板50は、例えば絶縁性のビ
ニール製のシートであり、ロール状に巻かれた状態か
ら、モータ等によって水平方向(図中右方向)に定速度
で移動するようになっている。上記印刷機40の各ノズ
ル41,42,43は、上記移動する基板50に対向す
るように設置される。そして第1層51、第2層52、
第3層53が導電性であるか絶縁性であるかに従って、
3本のノズル41,42,43から、夫々、選択的に速
乾性の導電性インクA’/絶縁性インクB’が噴出され
るようになっている。このように形成されたLSIの配
線模型には、第1の実施例と同様に、その適宜位置に電
気が流されて、LSIの電気的な接続状態等が検査され
る。
In this case, the substrate 50 is, for example, an insulating vinyl sheet, and can be moved in a horizontal direction (rightward in the figure) at a constant speed from a rolled state by a motor or the like. ing. The nozzles 41, 42, 43 of the printing machine 40 are installed so as to face the moving substrate 50. Then, the first layer 51, the second layer 52,
Depending on whether the third layer 53 is conductive or insulating,
From the three nozzles 41, 42, 43, respectively, the quick-drying conductive ink A '/ insulating ink B'is selectively ejected. In the LSI wiring model formed in this manner, electricity is applied to the appropriate position, and the electrical connection state of the LSI is inspected, as in the first embodiment.

【0021】以上詳述したように、本実施例の配線装置
の製造方法では、多層構造の配線模型を形成するに当た
り、配線基板表面に導電性のインクと絶縁性のインクと
を夫々所望の設計パターンに従って選択的に付着させて
導電層と絶縁層とを形成したので、前記導電性インク/
絶縁性インクの付着を行うに当り、例えば従前の印刷技
術をそのまま転用することができ、配線装置の製造が極
めて容易になる。
As described in detail above, in the method of manufacturing the wiring device of this embodiment, when forming the wiring model having the multilayer structure, the conductive ink and the insulating ink are respectively designed on the surface of the wiring board as desired. Since the conductive layer and the insulating layer are selectively deposited according to the pattern, the conductive ink /
In attaching the insulating ink, for example, the conventional printing technique can be used as it is, and the manufacturing of the wiring device becomes extremely easy.

【0022】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、半導体集積回路装置の評価用配線模型の
製造に本発明を適用した例を示したが、これに限らず、
実際に半導体集積回路装置を製造するに当たって本発明
の製造方法をそのまま適用してもよい。又、導電性イン
ク/絶縁性インクを基板上或は他の層の上面に付着させ
る手法としては、実施例に示したものに限らず、例えば
静電プロッタや、サーマルプリンタを用いて付着させて
もよい。また、配線模型が形成される基板は、評価する
LSIの特性に合わせて導電性のシート或は導電性の金
属板としてもよい。また、インクの基板への付着方法に
関しても、実施例のものに限らず、例えば基板全面に導
電性/絶縁性インクを塗布した後、化学的なエッチン
グ,又は現像処理をして所望の配線パターンを得るよう
にしてもよい。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. For example, in the above embodiment, an example in which the present invention is applied to the manufacture of a wiring model for evaluation of a semiconductor integrated circuit device is shown, but the present invention is not limited to this.
When actually manufacturing a semiconductor integrated circuit device, the manufacturing method of the present invention may be applied as it is. Further, the method of attaching the conductive ink / insulating ink to the substrate or the upper surface of another layer is not limited to the one shown in the embodiment, and for example, an electrostatic plotter or a thermal printer may be used. Good. The substrate on which the wiring model is formed may be a conductive sheet or a conductive metal plate according to the characteristics of the LSI to be evaluated. Also, the method of attaching the ink to the substrate is not limited to that of the embodiment, and for example, after the conductive / insulating ink is applied to the entire surface of the substrate, chemical etching or development processing is performed to obtain a desired wiring pattern. May be obtained.

【0023】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるLSI
の評価用配線模型の製造に適用した場合について説明し
たが、この発明はそれに限定されることなく、基板上に
配線が形成される全ての装置、例えばプリント配線板の
製造、プローブカードの製造等に適用してもよい。
In the above description, the invention which was mainly made by the present inventor is an application field which is the background of the LSI.
Although the case where the invention is applied to the production of the evaluation wiring model has been described, the present invention is not limited thereto, and all the devices in which the wiring is formed on the substrate, for example, the production of the printed wiring board, the production of the probe card, etc. May be applied to.

【0024】[0024]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、所望の設計パターンの配線
模装置を、従前の印刷技術をそのまま援用して短期間に
且つ容易に制作することができる。例えば半導体集積回
路装置の配線パターンと同一の配線パターンの配線装置
を本発明に従って制作した場合には、半導体集積回路装
置の設計パターンが所望のパターンとなっているか否か
を短期間に、しかも容易に検査することができ、半導体
集積回路装置の早期開発が達成できる。
The effects obtained by the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, it is possible to easily produce a wiring pattern device having a desired design pattern in a short period of time by directly applying the conventional printing technique. For example, when a wiring device having the same wiring pattern as that of the semiconductor integrated circuit device is manufactured according to the present invention, it is possible to easily determine whether or not the design pattern of the semiconductor integrated circuit device is a desired pattern in a short time. Therefore, early development of the semiconductor integrated circuit device can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法によって基板上面に第1層
(導電層)を形成した状態を示す断面図である。
FIG. 1 is a cross-sectional view showing a state in which a first layer (conductive layer) is formed on the upper surface of a substrate by the manufacturing method of the present invention.

【図2】本発明の製造方法によって第1層上面に第2層
(絶縁層)を形成した状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state in which a second layer (insulating layer) is formed on the upper surface of the first layer by the manufacturing method of the present invention.

【図3】本発明に係る配線装置製造方法によって形成さ
れた半導体集積回路装置(LSI)の評価用配線模型1
0の断面図である。
FIG. 3 is a wiring model 1 for evaluation of a semiconductor integrated circuit device (LSI) formed by a wiring device manufacturing method according to the present invention.
It is sectional drawing of 0.

【図4】本実施例のLSIの配線模型を、公知の印刷技
術を転用して製造する、第2の実施例に係わる配線装置
の製造システムを示す説明図である。
FIG. 4 is an explanatory diagram showing a wiring device manufacturing system according to a second embodiment that manufactures the LSI wiring model of the present embodiment by using a known printing technique.

【符号の説明】[Explanation of symbols]

1 配線基板10 LSIの評価用配線模型 11,13,15 導電層(第1,第3,第5層) 12,14 絶縁層(第2,第4層) 20 CAD用コンピュータ 30 印刷パターン制御装置 40 印刷機 41,42,43 ジェットノズル 51 配線基板 A,A’ 導電性インク B,B’ 絶縁性インク 1 Wiring board 10 Wiring model for evaluation of LSI 11, 13, 15 conductive layer (first, third, fifth layer) 12, 14 Insulation layer (2nd, 4th layers) 20 CAD computer 30 Print pattern control device 40 printing machines 41, 42, 43 jet nozzle 51 wiring board A, A'conductive ink B, B'insulating ink

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 配線基板表面に導電性のインクと絶縁性
のインクとを夫々所望の設計パターンに従って選択的に
付着させて導電層と絶縁層とから成る多層配線構造を形
成することを特徴とする配線装置の製造方法。
1. A multi-layer wiring structure comprising a conductive layer and an insulating layer is formed by selectively adhering a conductive ink and an insulating ink to a surface of a wiring substrate in accordance with desired design patterns, respectively. Wiring device manufacturing method.
【請求項2】 前記配線基板への導電性のインク又は絶
縁性のインクの付着は、熱転写方式によって行われるこ
とを特徴とする請求項1に記載の配線装置の製造方法。
2. The method for manufacturing a wiring device according to claim 1, wherein the conductive ink or the insulating ink is attached to the wiring board by a thermal transfer method.
【請求項3】 前記設計パターンは、半導体集積回路装
置の設計パターンであり、半導体集積回路装置の導電層
の設計パターンに従って導電性のインクが付着され、絶
縁層の設計パターンに従って上記絶縁性のインクが付着
されることを特徴とする請求項1又は2に記載の配線装
置の製造方法。
3. The design pattern is a design pattern of a semiconductor integrated circuit device, conductive ink is adhered according to the design pattern of the conductive layer of the semiconductor integrated circuit device, and the insulating ink is according to the design pattern of the insulating layer. The method for manufacturing a wiring device according to claim 1, wherein the wiring device is attached.
JP19285291A 1991-08-01 1991-08-01 Manufacture of wiring device Pending JPH0536683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19285291A JPH0536683A (en) 1991-08-01 1991-08-01 Manufacture of wiring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19285291A JPH0536683A (en) 1991-08-01 1991-08-01 Manufacture of wiring device

Publications (1)

Publication Number Publication Date
JPH0536683A true JPH0536683A (en) 1993-02-12

Family

ID=16298046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19285291A Pending JPH0536683A (en) 1991-08-01 1991-08-01 Manufacture of wiring device

Country Status (1)

Country Link
JP (1) JPH0536683A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342935A (en) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd Method of manufacturing interconnect line, and method of manufacturing semiconductor device
JP2005005694A (en) * 2003-05-16 2005-01-06 Semiconductor Energy Lab Co Ltd Method for forming wiring and method of manufacturing display device
JP2008085342A (en) * 2006-09-27 2008-04-10 Agere Systems Inc Method for identifying and/or programming integrated circuit
US7575993B2 (en) 2003-05-16 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342935A (en) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd Method of manufacturing interconnect line, and method of manufacturing semiconductor device
JP2005005694A (en) * 2003-05-16 2005-01-06 Semiconductor Energy Lab Co Ltd Method for forming wiring and method of manufacturing display device
US7575993B2 (en) 2003-05-16 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP2009290227A (en) * 2003-05-16 2009-12-10 Semiconductor Energy Lab Co Ltd Method for forming wiring, and method of manufacturing display device
JP4593969B2 (en) * 2003-05-16 2010-12-08 株式会社半導体エネルギー研究所 Wiring manufacturing method and display device manufacturing method
JP2008085342A (en) * 2006-09-27 2008-04-10 Agere Systems Inc Method for identifying and/or programming integrated circuit
US8890338B2 (en) 2006-09-27 2014-11-18 Agere Systems, Inc. Method of identifying and/or programming an integrated circuit

Similar Documents

Publication Publication Date Title
US6697694B2 (en) Apparatus and method for creating flexible circuits
CN100525588C (en) Method of forming solder resist pattern
EP1367871B1 (en) Wiring forming systems for forming wiring on wiring board
US10041855B2 (en) Fuse-like sensor, detection and measurement systems
WO2018031186A1 (en) Printed circuit board fabrication methods programs and libraries
Kaija et al. Inkjetting dielectric layer for electronic applications
JPH0536683A (en) Manufacture of wiring device
CN108417562A (en) Overlay mark and its reliability verification method
WO2003058677A2 (en) System for the production of electric and integrated circuits
US4571072A (en) System and method for making changes to printed wiring boards
Barajas et al. Stencil printing process modeling and control using statistical neural networks
KR101623610B1 (en) Producing electrical circuit patterns using multi-population transformation
CN106061140A (en) High-order random-layer HDI board manufacture process
US4361634A (en) Artwork master for production of multilayer circuit board
JP3762552B2 (en) Printed circuit board manufacturing information management system, printed circuit board manufacturing information management system control method, and storage medium
CN103182855A (en) Repair of PCB interconnect defects formed by conductive ink deposition
WO1989005566A1 (en) Apparatus and method for the manufacture of printed circuit board prototypes
de Vos et al. Effect of infill patterns on print quality of dispenser‐printed electronic ink
KR100653243B1 (en) Adaptive method for producing printed circuit board
Ahlers Development of a software for the design of electronic circuits in 3D-printable objects
CA1055164A (en) Multilayer circuit board
Chincholkar et al. Modeling the impact of embedding passives on manufacturing system performance
JP3459794B2 (en) Method for manufacturing semiconductor device
Sandborn et al. Material-centric modeling of PWB fabrication: An economic and environmental comparison of conventional and photovia board fabrication processes
JP7061477B2 (en) Printed circuit board manufacturing method, data generation method and computer program