JPH053609B2 - - Google Patents

Description

請求の範囲 １ メインホストコンピユータからのコマンドに
より起動されて前記メインホストコンピユータと
磁気テープ周辺装置との間でのデータの転送を実
行する周辺コントローラを含み、前記周辺コント
ローラがマイクロコード命令を順序付けるための
共通制御回路装置および前記磁気テープ周辺装置
を管理するための周辺従属回路装置を含み、前記
周辺従属回路装置がそれ自身に内部基本クロツク
装置を有する回路網における、前記磁気テープ周
辺装置から前記周辺コントローラへのデータ転送
動作を調整するためのシステムであつて、 (a) 前記周辺コントローラ内に設けられ、かつ前
記メインホストコンピユータおよび前記磁気テ
ープ周辺装置に対する接続チヤネルを有し、転
送されているデータのブロツクを一時的にスト
アするためのバツフアメモリ手段と、 (b) 前記周辺従属回路装置内に設けられ、前記バ
ツフアメモリ手段内に存在するデータのブロツ
クの数を示す情報データを生成するためのステ
ータス手段と、 (c) 前記ステータス手段に接続されかつ前記共通
制御回路装置にステータス信号を与えるための
信号出力手段と、 (d) 前記周辺従属回路装置に複数の磁気テープ周
辺装置を接続する磁気テープ制御装置とを備
え、前記磁気テープ制御装置は前記バツフアメ
モリ手段に対するデータ転送のため前記周辺従
属回路にクロツク同期信号を与え、 前記周辺従属回路装置は、さらに、 (e) 前記バツフアメモリ手段に対して続いて転送
するために前記磁気テープ制御装置からデータ
を受けるためのラツチ論理手段を含み、 前記ラツチ論理手段は、 (e1) 前記磁気テープ制御装置からデータを受け
かつ第２のラツチレジスタにデータを転送す
るための第１のラツチレジスタと、 (e2) 前記第１のラツチレジスタからデータを受
けかつ前記バツフアメモリ手段内へデータを
格納するように接続される第２のラツチレジ
スタとを含み、 (f) 前記ラツチ論理手段が受けたデータを前記メ
モリバツフア手段に転送するために前記ラツチ
論理手段を周期的に能動化するための、前記磁
気テープ制御装置からのクロツク同期信号によ
つて動作が調整される同期論理手段と、 (g) 前記同期論理手段からのクロツク同期信号を
受けるように接続されかつ前記ラツチ論理手段
に対する情報信号を発生し、前記第１および第
２のラツチレジスタが先の入力データをクリア
したときに前記第１および第２のラツチレジス
タに対するデータ転送を許容するフラグ論理回
路とを含み、 前記フラグ論理回路は、 (g1) 前記同期論理手段からのクロツク同期信号
を受けかつ前記内部基本クロツク装置から基
本クロツク信号を受けるための手段と、 (g2) 前記第１および第２のラツチレジスタの
各々の現在の状態を表すデータを生成しかつ
該生成したデータ信号をフラグ論理装置に与
えるためのカウント手段とを含み、 (g3) 前記フラグ論理装置は前記ラツチ論理手段
に前記第１および第２のラツチレジスタの現
在の状態が入力データに対し利用可能である
かまたは利用可能でないのいずれかの状態と
して示す情報信号を与える、周辺同期データ
転送システム。

２ 前記ラツチ論理手段は、 (a) 前記第１および第２のラツチレジスタを周期
的に能動化して前記磁気テープ制御装置からの
データを受けとるため、前記フラグ論理回路か
らステータス情報信号を受けるゲート手段を含
む、特許請求の範囲第１項記載の周辺同期デー
タ転送システム。

３ 前記ラツチ論理手段は、 (a) 前記周辺従属回路装置から読出可能制御信号
を受けてデータ読出動作が現在進行中であるこ
とを示し、これによりデータが前記磁気テープ
制御装置から前記周辺コントローラへ移動可能
とするための手段を含む、特許請求の範囲第２
項記載の周辺同期データ転送システム。

４ 前記同期論理手段は、 (a) 前記磁気テープ制御装置からクロツク同期信
号を受ける手段と (b) 前記クロツク同期信号を前記基本クロツク信
号と結合してデータ読出動作のためのクロツク
信号を生成する手段とを含み、前記データ読出
動作中においてはデータは前記磁気テープ制御
装置から前記周辺コントローラへと転送され
る、特許請求の範囲第３項記載の周辺同期デー
タ転送システム。

５ 前記同期論理手段は、 (a) 前記第１および第２のラツチレジスタにラツ
チ能動化信号を与える手段を含み、該ラツチ能
動化信号を与える手段は、 (a1) 前記ラツチ能動化信号を発生するためのゲ
ート手段を含み、該ゲート手段は、 (i) 前記基本クロツク信号と、 (ii) 前記磁気テープ制御装置からの前記クロ
ツク同期信号と、 (iii) データ読出動作状態を知らせるための前
記共通制御回路からの制御信号とに応答す
る、特許請求の範囲第４項記載の周辺同期
データ転送システム。

発明の分野 この発明はデータ転送が磁気テープ周辺端末装
置とメインホストコンピユータとの間で行なわれ
るシステムに関し、そこにおいては周辺コントロ
ーラを含む中間Ｉ／Ｏサブシステムが用いられて
データ転送のハウスキーピング任務を実行する。

発明の背景 技術開発の続いている領域は、メインホストコ
ンピユータシステムと１またはそれ以上の周辺端
末装置との間のデータの転送を含む。このため
に、メインホストコンピユータのモニタリングお
よびハウスキーピングの問題を緩和し、かつ周辺
端末装置を制御する責任を確実にし、かつ周辺端
末装置とメインホストコンピユータシステムとの
間で起こるデータ転送動作の制御をモニタするた
めに用いられるＩ／Ｏサブシステムが開発されて
きた。

「データリンクプロセツサ」として知られる周
辺コントローラを用いるそのようなＩ／Ｏサブシ
ステムの特定の実施例が開発され、それによつて
メインホストコンピユータからの開始命令が１つ
またはより多くの周辺装置とのデータ転送動作を
処理する周辺コントローラに対し送られる。これ
らのシステムにおいて、メインホストコンピユー
タはまた「データリンクワード」を与え、「デー
タリンクワード」は周辺コントローラに対し開始
された各タスクを識別する。タスクの完了の後、
周辺コントローラはメインホストコンピユータに
特定のタスクに含まれる完了、未完了、または問
題に関する結果／デイスクリプタワードを通知す
る。

これらのタイプの周辺コントローラは、本願発
明の譲受人に発行された多くの特許に開示されて
おり、それらの特許を以下に掲げることによつて
この記載に含めることにする。

発明者D.A.Millers，、名称「中央処理装置
および入出力サブシステムに対するモジユラプロ
セツサコントローラに対しインターフエイスを与
えるインターフエイスシステム」、1978年８月８
日に発行された米国特許第4106092号。

発明者D.J.CookおよびD.A.Millers，、名称
「入出力サブシステムのためのモジユラブロツク
装置」、1978年２月14日に発行された米国特許第
4074352号。

発明者D.J.CookおよびD.A.Millers，、名称
「入出力サブシステムのためのインテリジエント
入出力インターフエイス制御装置」、1979年７月
24日に発行された米国特許第4162520号。

発明者D.J.CookおよびD.A.Millers，、名称
「デイジタルデータ処理システムのための入出力
サブシステム」、1980年２月19日に発行された米
国特許第4189769号。

発明者K.W.BaunおよびJ.G.Saunders、名称
「磁気テープデータ転送システムのためのデータ
リンクプロセツサ」、1981年７月21日に発行され
た米国特許第4280193号。

発明者K.W.BaunおよびD.A.Millers，、名
称「データリンクプロセツサを用いるＩ／Ｏサブ
システム」、1982年１月26日に発行された米国特
許第4313162号。

発明者K.W.Baun、名称「コンピユータに接続
された周辺コントローラのための共通フロントエ
ンドコントロール」、1982年３月30日に発行され
た米国特許第4322792号。

参照によりここに含まれる上述の特許は、メイ
ンホストコンピユータと周辺端末装置との間のデ
ータ転送回路網において用いられる「データリン
クプロセツサ」、DLP、として知られる形式の周
辺コントローラの使用を理解する背景を与える。

上述したBaunの特許においては、あらゆるタ
イプの周辺コントローラに対し汎用的な性質のも
のでありかつ周辺従属ボード回路と接続される共
通フロントエンド制御回路からなるモジユラコン
ポーネントにより構築される周辺コントローラを
開示している。周辺従属回路は、特定の周辺端末
装置の特質を操作するものとして詳細に説明され
ている。

本願発明は、周辺コントローラが、１つまたは
より多くの磁気テープ周辺装置とつながるテープ
制御装置（TCU）のような特定の形式の周辺端
末装置を操作するように特定的に適合された周辺
従属回路と協働して働く共通制御回路または共通
フロントエンドを用いるという点において、上述
したシステムの一般的パターンに従う周辺コント
ローラ（データリンクプロセツサ）を同様に用い
るものである。

関連発明の参照 本願発明は以下の特許出願と関連している。

1982年11月16日出願の米国特許出願第442159
号、発明者J.V.Sheth、「データ転送をモニタする
ためのブロツクカウンタシステム」。

1982年12月７日に出願された米国特許出願第
447389号、発明者G.Hotchkin，J.V.Shethおよび
D.J.Mortensen、「データ転送動作を調整するた
めのシステム」。

1983年１月11日に出願された米国特許出願第
457178号、発明者J.V.ShethおよびD.J.
Mortensen、「バーストモードデータブロツク転
送システム」。

発明の概要 この発明はデータ転送回路網を含み、そこでは
データリンクプロセツサとして知られる周辺コン
トローラが用いられて、磁気テープ装置のような
周辺装置（テープ制御装置を介する）とメインホ
ストコンピユータシステムとの間のデータ転送動
作を処理および制御し、それによつてデータの
256ワードのブロツクのような大きなブロツクに
おいて急速に転送される。

データリンクプロセツサは、周辺装置およびホ
ストシステムの間で転送されるデータの一時的な
ストレージのためのRAMバツフアメモリ手段を
与える。この場合において、RAMバツフアは少
なくとも６ブロツクまたはユニツトのデータを保
持することができ、その各々は256ワードからな
り、各ワードは16ビツトのものである。

(a)データが時々いずれかの周辺装置からまたは
メインホストコンピユータからRAMバツフアメ
モリ手段「内へシフト」される、および(b)RAM
バツフアメモリ内のデータがたとえば磁気テープ
装置周辺のいずれかに対しまたはメインホストコ
ンピユータに対し「シフト」される、というこれ
らのアクテイビテイを促進しかつ制御するため
に、周辺コントローラおよびシステムは任意の時
間期間におけるそこでのデータ存在量に関する
RAMバツフアメモリ手段の状態を知らせるデー
タを持つことが必要である。

したがつて、ホストと周辺との間のデータ転送
動作を調整しそれによつて周辺コントローラが
RAMバツフアのデータ状態に適当なデータ転送
のためのルーチンを選択するためにそのRAMバ
ツフアにストアされたデータのブロツクを検知す
るシステムが開示される。周辺コントローラはブ
ロツクカウンタモニタリングシステムを用い、ブ
ロツクカウンタモニタリングシステムはRAMバ
ツフアメモリ手段内のデータの「ブロツク数の状
態」を周辺コントローラおよびメインホストシス
テムに知らせる。

特にこの発明の開示はデータ転送動作に向けら
れており、そこでは磁気テープ周辺から始まつた
データは周辺テープ制御装置から周辺コントロー
ラのRAMバツフア内へと読出される。このこと
は周辺コントローラ内の論理回路によつて達成さ
れ、論理回路はテープ制御装置からクロツク同期
信号を受けてそれらを用いてRAMバツフアメモ
リへの転送の前に２つのラツチレジスタを通るデ
ータワードの流れを調整する。ラツチレジスタは
論理回路によつて制御され、論理回路は２つのラ
ツチレジスタの状態（エンプテイまたはフル）に
関するステータス情報を与えるための検知手段を
含み、それによつてデータ転送の流れは同期され
かつ順序付けられた態様で調整され得る。

さらに、周辺コントローラ内の自動読出および
書込制御回路は、データのブロツクに対する迅速
かつ自動的なデータ転送動作を可能とし、それに
よつてデータは磁気テープ周辺「から読出され」
または磁気テープ周辺「へと書込まれる」ことが
でき、RAMバツフアメモリは一時的ストレージ
のためのデータおよびホストシステムまたは周辺
装置への転送のための出力データを同時に受ける
ことができる。

【図面の簡単な説明】

第１図は、ホストコンピユータおよび磁気テー
プ周辺端末の間のデータ転送動作に含まれるエレ
メントを図示する全体的なシステムである。

第２図は、周辺コントローラの共通制御回路の
ブロツク図であり、共通フロントエンドとも呼ば
れる。

第３図は、周辺コントローラの周辺従属回路の
第１回路カードのブロツク図である。

第４図は、周辺コントローラの周辺従属回路の
第２回路カードのブロツク図である。

第５Ａ図は、周辺コントローラに対するテープ
制御装置からのデータ転送を同期化するための回
路を示すブロツク図である。

第５Ｂ図は、磁気テープ装置から周辺コントロ
ーラへのデータを転送するための自動読出動作の
制御のために用いられる論理回路である。

第５Ｃ図は、自動読出論理回路の動作を示す図
である。

第６図は自動読出回路のためのラツチ論理を示
す回路図である。

第７図は、第５Ａ図のラツチ能動機能の動作を
示すブロツク図である。

第８図は、自動読出およびラツチ回路の使用を
示すタイミング図である。

一般的なシステム動作 動作を開始するため、第１図のホストシステム
１０は、周辺コントローラ（データリンクプロセ
ツサ２０ｔ）にＩ／Ｏデイスクリプタおよびデイ
スクリプタリンクワードを送信する。用語
「DLP」は、データリンクプロセツサ（周辺コン
トローラ２０ｔ）を表わすために用いられる。
Ｉ／Ｏデイスクリプタは、実行されるべき動作を
特定化する。デイスクリプタリンクは、経路選択
情報を含み、かつ実行されるべきタスクを識別
し、それによつて報告が後にメインホストシステ
ム１０に送り返されるとき、メインホストシステ
ムはどのタスクが含まれていたかを認識すること
ができる。Ｉ／Ｏデイスクリプタリンクの受信の
後、データリンクプロセツサ（DLP）は後続の
メツセージレベルインターフエイス状態のうちの
１つへの移行を行なう。

(a) 結果デイスクリプタ：この状態遷移は、デー
タリンクプロセツサ２０ｔがホストコンピユー
タ１０から切断されることなく直ちに結果デイ
スクリプタを返送しているということを示して
いる。たとえば、この遷移は、DLPがＩ／Ｏ
デイスクリプタにおいてエラーを検出したとき
に用いられる。

(b) 切断：この状態遷移は、磁気テープデータリ
ンクプロセツサ（MT−DLP）として示された
周辺コントローラ２０ｔがこのときこれ以上の
動作を受入れることができないということ、お
よびＩ／Ｏデイスクリプタおよびデイスクリプ
タリンクがエラーなく受取られたということを
示す。この状態はまた、データ転送または結果
デイスクリプタ転送が生じ得るということを示
す。

(c) アイドル：この状態遷移は、DLP２０ｔが
他の適当なＩ／Ｏオペレーシヨンを直ちに受入
れることができるということ、およびＩ／Ｏデ
イスクリプタおよびデイスクリプタリンクがエ
ラーなく受取られたということを示す。

動作が完了すると、DLP２０ｔは結果デイス
クリプタを介して、メインホストシステム内のオ
ペレーシヨンの状態を示す。もしDLPがＩ／Ｏ
デイスクリプタについてパリテイエラーを検出す
れば、またはもしDLPがそれが受けたＩ／Ｏデ
イスクリプタを認識することができなければ、
DLPはオペレーシヨンの実行を進めることがで
きない。この場合には、DLPはホストに対し１
ワードの結果デイスクリプタを返す。他のすべて
の場合においては、DLPは２ワードの結果デイ
スクリプタを返す。

データリンクプロセツサ２０ｔは、それと接続
される各磁気テープ装置に対し１つのＩ／Ｏデイ
スクリプタをキユーイングすることができるマル
チプルデイスクリプタデータリンクプロセツサで
ある。キユーされないがいつでもDLPによつて
受入れられ得るある種のデイスクリプタ（テス
ト／キヤンセル；テスト／中断；およびテスト／
ID）が存在する。テスト／キヤンセルおよびテ
スト／中断オペレーシヨンは、その周辺装置に対
し専用化されたキユーにおける単一磁気テープ装
置に対し発行され、かつその特定の磁気テープ装
置に対するＩ／Ｏデイスクリプタが既にDLP内
に存在することを必要とする。もしＩ／Ｏデイス
クリプタが受けられかつこの規則を破つておれ
ば、DLPは直ちにホストに対し結果デイスクリ
プタを返す。この結果デイスクリプタは、「デイ
スクリプタエラー」および「誤り状態」を示す。

参照特許において上述したように、MT−DLP
ホストから「切断」されるとき以下のステータス
状態（STC）遷移を利用する。

STC＝３ないしSTC＝１ アイドルないし切
断これはキユーされたOPをDLPが処理しようと
していることを示す。

STC＝１ないしSTC＝３ 切断ないしアイド
ルこれはDLPが新たなＩ／Ｏデイスクリプタを
受入れるよう準備されたということを示す。

STC＝３ないしSTC＝５ アイドルないし送
信デイスクリプタリンク これはDLPがOPを実行しているということ、
およびDLPがホストコンピユータに対するアク
セスを必要とするということを示す。

STC＝１ないしSTC＝５ 切断ないし送信デ
イスクリプタリンク これはDLPがOPを実行しているということ、
およびDLPがホストコンピユータに対するアク
セスを必要とするということを示す。

DLPステータス状態は、STC＝ｎのような短
縮化された表示法で表示され得る。

Ｉ／Ｏオペレーシヨンの完了により、データリ
ンクプロセツサは結果デイスクリプタを形成した
ホストシステムに対し送信する。このデイスクリ
プタは、テープ制御装置５０tcによつてDLPに対
し結果ステータスワードにおいて送られる情報
を、およびDLP内において発生される情報を含
む。この結果デイスクリプタは、所望のオペレー
シヨンを実行しようとする試みの結果を表わす。

デイスクリプタ管理 DLP２０ｔとホストシステム１０との間のす
べての通信は、上述した参照特許において述べら
れた標準DLPステータス状態によつて制御され
る。これらのステータス状態は、順序正しい態様
で情報が転送されるのを可能にする。ホストコン
ピユータ１０がDLP２０ｔと接続されると、
DLPは２つの別個の状態、(a)新たなデイスクリ
プタを受けるのにレデイ、または(b)ビジーのいず
れか１つの状態であり得る。

STC＝３（アイドル）にあるとき、DLPは新た
なＩ／Ｏデイスクリプタを受入れることができ
る。STC＝１（切断）またはSTC＝５（送信デイ
スクリプタリンク）にあるとき、DLPは前に転
送されたオペレーシヨンを実行するのにビジーで
ある。

DLPが直ちに注意を必要としないデイスクリ
プタリンクおよびＩ／Ｏデイスクリプタを受ける
と、DLPはデイスクリプタをそのデイスクリプ
タキユーにストアする。DLPは次に、ホストシ
ステムから次に他のＩ／Ｏデイスクリプタを受け
ることができる。

１つまたはより多くのキユーされたＩ／Ｏデイ
スクリプタを発行した後ホストシステム１０が
DLP２０ｔから「切断」されると、DLPはその
デイスクリプタキユーのサーチを開始する。この
サーチは、DLPがDLPの注意を要するＩ／Ｏデ
イスクリプタを発見するまで、またはホストが付
加的なＩ／Ｏデイスクリプタを送るために「再接
続」されるまで続けられる。もしDLPが注意を
必要とするＩ／Ｏデイスクリプタを発見すれば、
かつもしデイスクリプタが装置が利用可能なOP
に対するテスト／待機または装置が利用できない
OPに対するテスト／待機のいずれも特定化しな
ければ、DLPはホストが未だ「切断」されてい
ることを確める。もしこれらの状態に合えば、
DLPはSTC＝１（切断）に移行し、デイスクリプ
タの実行を始める。一旦DLPがSTC＝１に移行
すると、始められたオペレーシヨンが完了してし
まいかつ結果デイスクリプタがホストに送り返さ
れるまでさらに別のＩ／Ｏデイスクリプタはホス
トから受入れられない。

DLPは、循環基数によりそのデイスクリプタ
キユーをサーチする。サーチの順序は、１つまた
はより多くの新たなＩ／Ｏデイスクリプタの受信
によつて、またオペレーシヨンの実行によつても
乱されることはない。このことは、すべてのキユ
ーされたエントリがDLPアクテイビテイと無関
係でありかつすべての装置が等しい優先順位を有
するということを意味する。

クリアされると、DLPは周辺に対し進行中の
すべてのオペレーシヨンを停止し、かつすべての
キユーされたＩ／Ｏデイスクリプタを無効にし、
かつステータスSTC＝３（アイドル）に戻る。

ＤＬＰデータバツフアおよびデータ転送 DLPのデータバツフア２２（第１図）は、「サ
イクリツク」態様で用いられるデータの６つのブ
ロツクに対するストレージを与える。６つのブロ
ツクの各々は、最大512バイトのデータを保持す
る。データはバツフア２２を介して１度に１ブロ
ツクずつホストシステムからまたはホストシステ
ムへと転送され、その後を水平パリテイワード
（LPW）が続く。データは、特定のオペレーシヨ
ンのためのデータの最終ブロツクを除いて、常に
一杯のブロツク（512バイト）において転送され
る。この最後のブロツクは、特定のオペレーシヨ
ンによつて要求されるかもしれないように、512
バイト以下であつてもよい。

第３図に示されるように、（この後説明する）
論理回路が用いられて、ブロツクカウンタ３４ｃ
に情報を供給し、ブロツクカウンタ３４ｃは任意
の時間にバツフア２２に存在するデータのブロツ
ク数をレジストする。フルバツフア、またはエン
プテイバツフア、または「ｎ」数のブロツクのよ
うな或る状態が生じると、カウンタ３４ｃはセツ
トされてフリツプフロツプ３４ｅをトリガするこ
とができ、フリツプフロツプ３４ｅは共通制御回
路装置１０ｃに信号で合図して（ホストに再接続
された後）ホスト１０にデータを転送するために
またはホスト１０からデータを得て（第１図およ
び第２図に示される）バツフア２２に転送するた
めに必要なルーチンをスタートし、またはさもな
ければ装置１０ｃはデータの受信のためまたはデ
ータの伝送のため（テープ制御装置５０tcのよう
な）周辺に対しDLP２０ｔを接続するよう配列
を行なうことができる。

書込オペレーシヨンの間、ブロツクカウンタ３
４ｃ（第３図）は、ホストシステム１０から受け
たデータのブロツクの数をカウントする。

データリンクプロセツサは、一旦DLPが６つ
のバツフアを受けるとホストシステムから「切
断」され、またはデータリンクプロセツサはホス
トシステムからの「終了」コマンドの受信により
切断される。（終了は、その全Ｉ／Ｏオペレーシ
ヨンに対する書込データの「エンド」を示す。）
ホストからの切断の後、データリンクプロセツサ
は周辺テープ制御装置（TCU５０tc）に接続さ
れる一旦データリンクプロセツサとテープサブシ
ステムとの間で適当な接続が確立されると、デー
タリンクプロセツサは、テープ制御装置５０tcが
データ転送に用いるためDLPRAMバツフア２２
に対し直接アクセスするのを可能にする論理を能
動化する。

データリンクプロセツサが１ブロツクのデータ
をテープ制御装置に伝送した後、データリンクプ
ロセツサは（ホスト１０がオペレーシヨンを「終
了」していない限り）「ポールリクエスト」の手
段によつてホストシステムと「再接続」するよう
試みる。一旦この再接続が確立されると、ホスト
は付加的なデータをデータリンクプロセツサに転
送する。この転送は、６ブロツクのRAMバツフ
アメモリ２２が再び一杯になるまで（テープ制御
装置への転送の処理にあるバツフアはこの手順の
間一杯であると考えられる）、またはホスト１０
が「終了」コマンドを送信するまで続けられる。
データリンクプロセツサ２０ｔとテープ制御装置
５０tcとの間のデータ転送オペレーシヨンは、ホ
スト１０とDLP２０ｔとの間で（バツフア２２
を介して）起こるホストデータ転送と同時に続け
られる。

もしDLPがたとえば３ブロツクのデータをテ
ープ制御装置５０tcに伝送してしまう前にデータ
リンクプロセツサがうまくホストと再接続されな
ければ、データリンクプロセツサは第１図のデー
タリンクインターフエイス２０ｉ上に「緊急リク
エスト」をセツトする。もしこの「緊急リクエス
ト」がDLPがテープ制御装置に対する伝送のた
め残つているただ１つのブロツクのデータを有す
る前にうまくサービスされなければ、データリン
クプロセツサはフリツプフロツプ３４ｅから回路
１０ｃへの信号によつて「ブロツクエラー」状態
をセツトする。このことはホストシステムに対
し、結果デイスクリプタにおける「ホストアクセ
スエラー」として報告される。

任意のＩ／Ｏオペレーシヨンに対するデータの
最後のブロツクは、マイクロコード制御のもとで
直接テープ制御装置５０tcに転送される。「読出」
オペレーシヨンの間、データリンクプロセツサは
最初にテープ制御装置５０tcとつながるよう試み
る。一旦完全な接続が達成されると、データリク
プロセツサはテープサブシステムからデータを受
入れ始めるための論理を開始する。一旦データリ
ンクプロセツサが２ブロツクのデータを受ける
と、（または全長が２ブロツクよりも小さい場合
はDLPがオペレーシヨンからすべてのデータを
受けると）、データリンクプロセツサは「ポール
リクエスト」を用いてホストと接続するよう試み
る。データリンクプロセツサは、テープデータを
受入れ続ける一方、同時にこのホスト接続を成し
遂げる。

もしホストが４ブロツクのデータがDLPRAM
バツフア２２内に現われる前に「ポールリクエス
ト」に応答しなければ、データリンクプロセツサ
はデータリンクインターフエイス２０ｉ上に「緊
急リクエスト」をセツトする。もし６つのRAM
バツフアのすべてが満たされる前にホストシステ
ムに対する接続が全く成し遂げられなければ、デ
ータリンクプロセツサは結果デイスクリプタ内に
「ホストアクセスエラー」をセツトする。

一旦ホストシステムが「ポールリクエスト」に
応答すると、データリンクプロセツサ２０ｔは
（周辺磁気テープ装置から来る）データをホスト
システム１に送り始め、一方同時にテープ制御装
置５０tcからデータを受け続ける。第１図のホス
ト１０が１ブロツクのデータを受けた後、データ
リンクプロセツサは２つのフルブロツクのデータ
がホストに転送されるように残つているかどうか
をチエツクする。もしそうであれば、DLPは
「ブレークイネーブル」を用いる。もし「ブレー
クイネーブル」リクエストが許可されれば、ホス
トに対する次のデータバツフアの伝送が続いて起
こる。もしRAMバツフア２２内に２つのフルブ
ロツクよりも少ないデータが存在すれば、（また
は「ブレークイネーブル」が拒否されれば）、デ
ータリンクプロセツサはホストから切断されて２
つのフルブロツクのデータが存在するのを待機す
る。もし「ブレークイネーブル」が拒否されれ
ば、データリンクプロセツサは切断の後直ちに他
の「ポールリクエスト」を開始する。

データリンクプロセツサがデータ転送を完了し
てしまうと、テープ制御装置５０tcは結果フエー
ズに入り、データリンクプロセツサ２０ｔに対し
２ワードの結果ステータスを送る。DLPは次に、
この情報および任意の内部結果フラグを結果デイ
スクリプタ内に組入れ、DLPは次にホストに対
しこの結果デイスクリプタを送る。

好ましい実施例の説明 第１図を参照すると全体的なシステムのブロツ
ク図が示されており、ホストコンピユータ１０は
Ｉ／Ｏサブシステムを通じて周辺装置と接続され
ており、ここでは図示の目的で周辺装置はテープ
制御装置５０tcとして示されている。このテープ
制御装置（TCU）は、複数の磁気テープ装置
（MTU）周辺との接続を管理するために用いら
れる。参照によつて含まれる上に引用した特許に
おいて上述したとおり、Ｉ／Ｏサブシステムは、
デイストリビユーシヨン制御回路２０odおよび
データリンクインターフエイス２０ｉのような他
の接続およびデイストリビユーシヨン回路に加え
て、１つまたはより多くの種々の形式の周辺コン
トローラを支持するベースモジユールからなつて
もよい。周辺コントローラ２０ｔは共通フロント
エンド回路１０ｃおよび周辺従属回路からなるも
のとしてモジユラ形式において示されており、周
辺従属回路はこの場合においては８０ｐ１および
８０ｐ２で示される２つの周辺従属ボードからな
るものとして示されている。

この回路状態において、メインホストコンピユ
ータからのデータは磁気テープ装置のような周辺
装置上にテープへの記録のため転送されるという
ことがしばしば要求される。このことは、５０
pcのような周辺テープ制御装置TCUを介して行
なわれる。同様に、磁気テープ装置からがデータ
テープ制御装置を通じてホストコンピユータによ
つて読出されるということがしばしば必要とな
る。したがつてデータは双方向に、すなわち回路
網のアクテイビテイにおける種々の時間に２つの
方向に転送される。

キーモニタリングおよび制御装置はデータリン
クプロセツサ２０ｔであり、データリンクプロセ
ツサ２０ｔはホストコンピユータの特定のコマン
ドによつて開始されて、所望の方向の所望のデー
タの転送を調整する。

RAMバツフア２２（第１図および第２図）
は、周辺とメインホストコンピユータとの間で転
送されるデータの一時的ストレージのために用い
られる。このRAMバツフアは、好ましい実施例
において、少なくとも６「ブロツク」のデータを
ストアすることができ、その各ブロツクは256ワ
ードからなる。

磁気テープデータリンクプロセツサ（MT−
DLP）は、ベースモジユール（第１図）のバツ
クプレーン内の隣接スロツト内へ差し込まれる３
つの標準96チツプ多層プリント回路カードからな
る。このシステムのためのベースモジユールは、
米国特許第4322792号および上に参照した特許に
おいて上述された。

共通フロントエンドカード１０ｃ（第１図およ
び第２図）は次のものを含む。

(a) マスタ制御論理 (b) 1K×17ビツトRAMワード (c) DLPのオペレーシヨンを順序づけおよび
制御する1K×49ビツトマイクロコード
PROMワード (d) デイストリビユーシヨンカード２０odか
らのおよびベースモジユール内のメンテナン
スカードからのインターフエイスレシーバ 共通フロントエンドカード１０ｃに加えて、２
つのPDBまたは周辺従属ボードが存在する。そ
れらはPDB／１およびPDB／２として示されて
おり第３図および第４図に示されている。これら
のPDBは、磁気テープサブシステムに対する制
御信号およびインターフエイスを与える。

PDB／１カードは次のものを含む。

(a) システムおよび周辺RAMアドレスレジス
タ (b) ２進BCDアドレスデコードPROM (c) OpデコードPROM (d) Ｎウエイマイクロコードブランチ論理 (e) バーストカウンタ (f) ブロツクカウンタ (g) ホストアクセスエラー論理 (h) 演算論理装置（ALU） 第２周辺従属ボードカードPDB／２は次のも
のを含む。

(a) 自動読出論理 (b) 自動書込論理 (c) 入力（読出）および出力（書込）ラツチ (d) 共通フロントエンドRAM２２の1K×17ビ
ツトRAMバツフア拡張 (e) テープ制御装置５０tcに対するブロツク論
理 (f) テープ制御装置５０tcに対するインターフ
エイス論理 上に参照した特許において述べたように、周辺
コントローラ（データリンクプロセツサ）内の各
カードは「フオアプレーン」コネクタを有し、そ
こを通じてフロントプレーンケーブルはそれらの
カードを相互接続し得る。このカードは、バツク
プレーンコネクタでベースモジユールへと接続す
るスライドインカードである。DLPの全３つの
カードの頂部の２つのフオアプレーンコネクタ
は、３コネクタ、50ピンフオアプレーンジヤンパ
ケーブルによつて相互接続される。共通フロント
エンドはコネクタおよびケーブルを介して第１ボ
ードPDB／１と接続され、ボードPDB／１は第
２ボードPDB／２と他のケーブルおよびコネク
タを介して接続される。このことは、２コネク
タ、50ピンフオアプレーンジヤンパケーブルによ
つて行なわれる。第２ボードPDB／２上のコネ
クタからは、インターフエイスパネルボードへと
差込まれるインターフエイスカードに接続される
50の導体ケーブルが存在する。テープサブシステ
ムTCU５０tcに対する接続は、このインターフ
エイスパネルボードから行なわれる。

共通フロントエンドカード（ＣＦＥ１０ｃ） 第２図には共通フロントエンドカードの基本ブ
ロツク図が示されており、この共通フロントエン
ドカードは発明者Kenneth W.Baun、名称「コ
ンピユータに接続された周辺コントローラのため
の共通フロントコントロール」、米国特許第
4322792号において上述された。第２図において
１０ｃとして示される共通フロントエンドカード
の最上位アイテムは、1K×52ビツトワードメモ
リであるPROM１３である。52ビツトのうちの
49ビツトのみ（奇数パリテイビツトを含む）が用
いられる。最後の３ビツトは、パリテイのために
用いられずまたはチエツクされない。

PROM１３は1K×４ビツトチツプの13個の
PROMチツプからなり、それらのチツプは並列
に接続されて1K×52ビツトPROMを形成する。
これらのPROM１３の内容は、すべてのDLP機
能を制御するマイクロコードと呼ばれる。Ａ０−
Ａ９で示されるマイクロコードアドレスライン
は、すべての13個のチツプに対して並列に配線さ
れている。８メガヘルツクロツク
（PROMCLK／）は、PROM１３からの次の52
ビツトマイクロコードワード出力をマイクロコー
ドレジスタ１４内にラツチする。

共通フロントエンドカード１０ｃは、マイクロ
コードPROMに対するアドレスを発生する論理
を含む。また、この論理における或るコンポーネ
ントタームが、周辺従属ボード上にさらに発生さ
れる。CFE１０ｃは、３つの２進カウンタチツ
プからなるスタツクレジスタ１１を有する。この
レジスタは、現在のPROMアドレスまたはスタ
ツクされたブランチオペレーシヨンに対するサブ
ルーチンリターンアドレスの値を含む。

17個の1K×１ビツトRAMチツプは並列に接続
されて、共通フロントエンドエード１０ｃ上にラ
ンダムアクセスバツフアメモリ２２を形成する。
このRAM２２は、1K×17ビツトからなる。書込
能動化、チツプ選択、および10個のRAMアドレ
スラインは、第１図の第1PDBカード８０ｐ１上
に発生され、これらのアドレスラインはCFE１
０ｃ上のRAMチツプすべてに対し並列に配線さ
れている。

付加的な1K×17ビツトRAMバツフアメモリ２
２₂は、第１図のPDB／２カード８０p₂上に与え
られる。したがつて、RAMバツフアメモリは2K
ワードの深さである。RAM２２に供給されるの
と同様の書込能動化、チツプ選択およびRAMア
ドレスラインはまた、第２のボードPDB／２上
のRAM２２₂にも供給される。「ロー」信号のチ
ツプ選択が、RAM２２を選択するために用いら
れる。

「ハイ」チツプ選択信号は、PDB／２上の拡
張されたバツフアRAM２２₂を選択する。RAM
バツフアメモリに対するすべてのデータ入力およ
びデータ出力は、周辺従属ボードPDB／１およ
びPDB／２によつて供給され引き込まれかつ制
御される。

共通フロントエンド１０ｃはまた、ホストワー
ドDLPインターフエイスに対する多くの論理を
含む。デイストリビユーシヨンカード２０odお
よび経路選択モジユールに対する「インターフエ
イス」は、第１図に２０ｉとして示されるデータ
リンクインターフエイス（DLI）と呼ばれる。共
通フロントエンド１０ｃは、DLI上の制御ライン
に対するドライバおよびレシーバを含む。共通フ
ロントエンドカードはまた、双方向DLIデータバ
ス（DATAxx／Ｏ）に対するレシーバを含む。
この特定のバスに対するドライバおよび方向制御
は、第1PDBカードPDB／１上に位置する。

共通フロントエンドカードは、レシーバおよび
制御論理を含み、制御論理はベースモジユール内
のメンテナンスカードに対する接続を能動化し、
かつデータリンクプロセツサに対するテスト診断
を制御する。CFE１０ｃはまた、17ビツト双方
向データシミユレーシヨンバス（DSIMxx／Ｏ）
に対するレシーバを含む。このバスは「メンテナ
ンスモード」において用いられるときに無効にさ
れるデータシミユレーシヨンおよびマイクロコー
ドPROMアドレスの双方を与える。このバスに
対するドライバは、PDB／１カード上に位置し
ている。CFE１０ｃはまた、DLP診断ルーチン
に用いられるメンテナンスデイスプレイ論理のい
くつかを含んでいる。

メンテナンスインターフエイスライン
（SWH.1／．０）は、マイクロコードPROMアド
レスを無効にするために用いられる。DLPがメ
ンテナンスカードと接続されるとき、およびこの
ラインが「ロー」であるとき、DSIMxx／０ライ
ンはマイクロコードアドレスを与える。このこと
はマイクロコードの内容の検証を許容し、かつ特
別のマイクロコードワードが用いられて診断の間
DLPアクシヨンを制御することを可能にする。

周辺従属回路 周辺従属ボードPDB／１，PDB／２の基本的
な機能は、第１図のテープ制御装置５０tcによつ
て制御される周辺テープサブシステムに対するイ
ンターフエイスを与えることである。第３図は、
PDB／１で示される第1PDBカードの機能的ブロ
ツク図である。第３図は、アドレスライン、
DLP RAM２２（第２図）および２２₂（第４図）
に対するデータ経路ラインおよびデータ経路コン
トロール、DLPさらに加えて水平および垂直パ
リテイ発生およびチエツク論理に対する演算論理
装置３２ｕ（ALU）、マイクロコードブランチン
グおよび制御デコード論理、周辺データブロツク
カウンテイング、および２進BCDコンバータを
含む第1PDBカードを示す。

２つの12ビツトアドレスレジスタPaおよびSa
は、RAMアドレスをストアするために用いられ
る。システムアドレスレジスタ（Sa）は、MT−
DLPがホスト１０と通信しているときに用いら
れ、また周辺アドレスレジスタ（Pa）は、デー
タリンクプロセツサがテープ制御装置TCU５０
tcと通信しているときに用いられる。RAM２２
または２２₂をアドレスするために、10ビツトが
必要とされる。ビツト番号９は、RAMチツプ選
択である。このビツトがローであるとき、共通フ
ロントエンドカード１０ｃ上のRAMはアドレス
される（RAM２２）。チツプ選択ラインが「ハ
イ」であるとき、第2PDBカードPDB／２上の
RAM２２₂がアドレスされる。アドレスレジスタ
のビツト１０は、機能コントロールを与える。こ
れらのレジスタの双方は、Ｃレジスタとして示さ
れる定数レジスタを通じて共通フロントエンドマ
イクロコードによつてアドレスされる。

演算論理装置３２ｕ（ALU）は、継続接続され
て１つの16ビツトプロセツサを形成する４つの４
ビツトバイポーラビツトスライスマイクロプロセ
ツサからなる。ALUは16の16ビツト内部レジス
タを含み、それらのレジスタは演算およびブール
代数の双方のためCFEマイクロコードによつて
（１０ｃから）ロードされ得る。９ビツトのマイ
クロコードが用いられて、ALU３２を制御する。

ALU３２は、４×１マルチプレクサ３２ｘ
（MUX）から入力データを受ける。同一のマル
チプレクサ３２ｘはまた、第３図のRAM−デー
タとして示されたライン上のDLP RAMバツフ
ア２２に対しデータ入力５２を形成する。

第３図のPDB／１カード上のデータ経路は、
２つのラツチ３３ａおよび３３ｂからなる。第３
図のＡラツチ３３ａは、RAMバツフア２２の出
力データを受ける。Ｂラツチ３３ｂは、Ａラツチ
からの、共通フロントエンドDLIレシーバから
の、または共通フロントエンドDSIMバスレシー
バからのデータを受ける。Ｂラツチは、第３図の
ライン３８上のこれらの入力を受ける。Ｂラツチ
出力は４×１マルチプレクサ３２ｘに供給され、
次にALU３２ｕ、RAMバツフア２２、または
SLIデータバス（DATAxx／Ｏ）、またはMIデ
ータシミユレーシヨンバス（DSIMxx／Ｏ）に供
給される。これらの最後の２つのインターフエイ
スに対するドライバは、PDB／１として示され
る第1PDBカード上に位置決めされる。

第３図のブロツクカウンタ３４は、ホストシス
テムとのおよびテープサブシステム５０tcとの転
送のためまたは受領のため利用可能なデータブロ
ツクの数のトラツクを維持する。

バーストモード MT−DLPはバーストモードデータ転送モード
を利用する能力を有しており、そこではデータ
（ホストシステムの速度能力に依存して）毎秒64
メガビツトの最大DLI率でホストシステムに対し
転送され得る。バーストモードにあるとき、８ビ
ツトバーストカウンタ３６ｃは、バースト転送サ
イクルの間ホストとデータリンクプロセツサとの
間で転送されるために残つているワードの数のカ
ウントを維持する。

２進アドレスデコード論理を用いる２進−
BCDコンバータとして示されるコンバータ３２
ｐは、周辺テープサブシステムの使用のため、ホ
ストシステムからのデータを２進コード化10進
（BCD）データに変換する。

第４図は、PDB／２で示される第２の周辺従
属ボードのブロツク図を示す。このカードは、
（CFEカード１０ｃ上に位置決めされている）
RAMメモリ２２の拡張RAM２２₂を含む。第
2PDBカード上のRAMメモリ拡張は、２２₂とし
て示されかつ1K×17ビツトメモリ領域を含む。
カードPDB／２について特に重要なのは、自動
読出論理５０ｒおよび自動書込論理５０ｗとして
示される論理である。さらに、第２の周辺従属ボ
ードカードは、入力ラツチ５１ｅおよび５１ｃお
よび出力ラツチ５２ｆおよび５２ｄを含む。周辺
からのクロツク信号（TCUクロツク）は、テー
プ制御装置TCU５０tcに接続されたインターフ
エイス５４（ドライバ−レシーバ）および周辺サ
ブシステム（PRIF）に対し周辺同期クロツク回
路５９に供給される。このインターフエイス５４
は、PDB／２カードとテープ制御装置との間の
種々の制御信号ラインのためのドライバおよびレ
シーバを含む。

PDB／２（第４図）上の拡張されたRAMメモ
リ２２₂は、共通フロントエンドRAMバツフアメ
モリ２２と同一のアドレスラインおよび同一の
「書込能動化」を用いる1K×17ビツトメモリであ
る。「ハイ」チツプ選択信号は、上述したように
拡張されたRAM２２₂を選択する。

磁気テープデータリンクプロセツサに対し独特
であるのは、自動書込および自動読出論理５０
ｗ，５０ｒとして知られた論理である。初期設定
されかつ能動化された後、この論理は、テープ制
御装置へとまたはテープ制御装置から、CFE１
０ｃからのさらに別のマイクロコードコントロー
ルとは無関係に、データを転送することができ
る。したがつてMTデータリンクプロセツサは、
両方のデータリンクインターフエイス２０ｉ上の
データをホスト１０に同時的に転送することがで
き、かつ同時に周辺インターフエイス上のデータ
をテープ制御装置に転送することができる。

「書込」オペレーシヨンの間、ブロツクカウン
タ３４ｃ（第３図）はホストシステム１０から受
けたデータのブロツクの数をカウントする。一旦
DLPが６つのバツフアを受けると、またはホス
トシステムからの「終了」コマンドの受信に応答
して、（「終了」はその全Ｉ／Ｏオペレーシヨンに
対する書込データのエンドを示す）、ホストシス
テムから切断される。ホストからの切断の後、第
１図のデータリンクプロセツサ２０ｔは、周辺テ
ープ制御装置５０tcと接続される。一旦適当な接
続がデータリンクプロセツサとテープサブシステ
ムとの間で確立されると、データリンクプロセツ
サは自動書込論理を能動化する。このことは、テ
ープ制御装置がデータ転送に用いるためDLP
RAMバツフア２２または２２₂に対し直接アクセ
スすることを可能にする。

データリンクプロセツサがテープ制御装置に対
し１ブロツク（256ワード）のデータを伝達して
しまつた後、データリンクプロセツサは「ポール
リクエスト」の手段によりホストシステムに対し
「再接続」するよう試みる。一旦この再接続が確
立されると、ホストはデータリンクプロセツサの
バツフア２２に対し付加的なデータを転送する。
この転送は、６ブロツクのRAMバツフアメモリ
が再び一杯であるか、（テープ制御装置に対し転
送される処理にあるバツフアはこの手順の間一杯
であると考えられる）、またはホストが「終了」
コマンドを送信するまで続けられる。データリン
クプロセツサとテープ制御装置５０tcとの間のデ
ータ転送は、ホストデータ転送と同時に続けられ
る。

DLPがテープ制御装置に対し３ブロツクのデ
ータを伝送してしまう前にMTデータリンクプロ
セツサがホストとうまく再接続されなければ、デ
ータリンクプロセツサはデータリンクインターフ
エイス２０ｉ（DLI）上に「緊急リクエスト」を
セツトする。DLPがテープ制御装置に対する伝
送のため残つているただ１ブロツクのデータを有
する前に「緊急リクエスト」がうまくサービスさ
れなければ、データリンクプロセツサは「ブロツ
クエラー」状態をセツトする。このことは、結果
デイスクリプタにおける「ホストアクセスエラ
ー」としてホストシステムに報告される。

任意のＩ／Ｏオペレーシヨンに対する最後の残
りのデータのブロツクは、共通フロントエンド１
０ｃのマイクロコード制御の下でテープ制御装置
５０tcに直接転送される。ここでは、自動書込論
理は最後のデータブロツクの転送のために用いら
れない。「読出」オペレーシヨンの間、MTデー
タリンクプロセツサは、最初にテープ制御装置に
つながるように試みる。一旦接続がうまく達成さ
れると、データリンクプロセツサは「自動読出論
理」５０ｒを初期設定し、テープサブシステムか
らデータを受入れ始める。一旦データリンクプロ
セツサが２つのデータのブロツクを受けると、
（またはもし全長が２ブロツクよりも小さい場合
はDLPがそのオペレーシヨンからのすべてのデ
ータを受けると）、データリンクプロセツサは
「ポールリクエスト」を用いてホストに対し接続
するよう試みる。データリンクプロセツサは、テ
ープデータを受入れ続け、一方同時にこのホスト
接続を成し遂げる。

もしホストが４ブロツクのデータがDLP
RAMバツフア２２に現われる前に「ポールリク
エスト」に応答しなければ、データリンクプロセ
ツサはデータリンクインターフエイス（DLI）上
に「緊急リクエスト」をセツトする。もしホスト
システムに対する接続が６つのRAMバツフアの
すべてが満たされる前に成し遂げられなければ、
データリンクプロセツサは結果デイスクリプタに
「ホストアクセスエラー」をセツトする。

一旦ホストシステムが「ポールリクエスト」に
応答すると、データリンクプロセツサ２０ｔはホ
ストシステムに対しデータを送り始め、一方同時
に自動読出論理５０ｒの制御のもとでテープ制御
装置５０tcからデータを受け続ける。ホストが１
ブロツクのデータを受けた後、データリンクプロ
セツサは２つのフルブロツクのデータがホストに
転送されるよう残つているかどうかをチエツクす
る。そもしそうであれば、DLPは「ブレークイ
ネーブル」を用いる。もしブレークイネーブルリ
クエストが許可されれば、ホストに対する次のデ
ータバツフアの伝送が続けて生じる。RAMバツ
フア２２内に２つのフルブロツクよりも少ないデ
ータが存在すれば、（またはもし「ブレークイネ
ーブル」が拒否されれば）、データリンクプロセ
ツサはホストから切断され、２つのフルブロツク
のデータが現われるのを待機する。もし「ブレー
クイネーブル」が拒否されれば、データリンクプ
ロセツサは切断の後直ちに「ポールリクエスト」
を開始する。

ホストシステムに対し転送されるべき２ブロツ
ク以上のデータが存在する通常の状態において
は、DLPは「バーストカウンタ」３６ｃをゼロ
にセツトし、バーストモードにおいてホストに対
しデータのブロツクを送る。Ｉ／Ｏオペレーシヨ
ンを完了するように残つている２ブロツクよりも
少ないデータが存在するときは、DLPはＰレジ
スタとＳレジスタとを比較することによつて残り
のデータの実際の長さを計算する。データリンク
プロセツサは、残りのバイト数が「奇数」または
「偶数」であるかどうかを決定する。もし奇数で
あれば、最終のバイトはPADバイト（オールゼ
ロがDLPによつて挿入される）である。部分的
であるか一杯である最後の２ブロツクは、ワード
ごとの転送ベーシス上の要求モードを用いてホス
トに送られる。

データリンクプロセツサがデータ転送を完了し
てしまうと、テープ制御装置は「結果フエーズ」
に入り、データリンクプロセツサに２ワードの結
果ステータスを送る。次にDLPはこの情報を、
および任意の内部結果フラグを、結果デイスクリ
プタ内に組入れ、DLP２０ｔは次に結果デイス
クリプタをホスト１０に対し送る。

第３図を参照すると、ブロツクカウンタ論理装
置３３ｃは、周辺アドレスレジスタPaおよびシ
ステムアドレスレジスタSaとして示された２つ
のアドレスレジスタからの入力を受けるように用
いられる。周辺アドレスレジスタPaは、データ
が周辺テープ装置から再生されるとき、またはデ
ータが周辺テープ装置に対し送られるときに必要
なアドレスを処理する。システムアドレスレジス
タSaは、データがホストシステムからバツフア
２２内へ受けられているときまたはデータがバツ
フア２２からホストシステムに送られているとき
に用いられる。第３図におけるこれらの２つのア
ドレスレジスタは、第１図の共通フロントエンド
回路１０ｃからマイクロコード信号を通じてそれ
らのアドレスデータを受けるように示されてい
る。

PaおよびSaからのアドレスデータ出力は、バ
ツフアメモリ内の所望の記憶位置をアドレスする
ためにRAMバツフア２２に供給される。さら
に、ブロツクカウンタ論理装置３３ｃは、周辺ア
ドレスレジスタからの「Ｐキヤリイ」として示さ
れる１つの入力およびシステムアドレスレジスタ
からの入力「Ｓキヤリイ」、さらに加えて読出・
書込フリツプフロツプ３３ｆからの読出／書込制
御信号を受ける。フリツプフロツプ３３ｆは、周
辺コントローラ共通フロントエンド装置１０ｃか
らのマイクロコード信号によつて制御される。ブ
ロツクカウンタ論理装置３３ｃは、Ｓ１およびＳ
０として示される２つの出力信号を与え、それら
の出力信号はブロツクカウンタ３４ｃに供給さ
れ、そこでは出力信号Ｓ１およびＳ０は、ブロツ
クカウンタを「シフトアツプ」または「シフトダ
ウン」または「ノーシフト」のいずれかにする状
態を与えるために、立ち上がりクロツク信号の発
生により或る時間において結合される。

ブロツクカウンタ３４ｃは状態を反映し、デー
タがRAMバツフア２２に供給されるために磁気
テープ装置から取出されているとき（「読出」オ
ペレーシヨン）ブロツクカウンタはシフトアツプ
され、一方メインホストコンピユータシステムに
対し転送されるためにバツフア２２から除去され
ているデータが存在する場合にはブロツクカウン
タ３４ｃはシフトダウンされる。したがつてブロ
ツクカウンタの数字的な状態は、いずれのデータ
がRAMバツフア２２から出ていきいずれのデー
タがRAMバツフア２２に入つてくるかというこ
との間の「バランス」を示す。

第３図を参照して、もし「書込」オペレーシヨ
ンが存在すれば、このことはデータが磁気テープ
装置内に「書込」されるべきであるということを
決定する。次に、データがRAMバツフア２２か
ら磁気テープ装置へと除去されているとき、ブロ
ツクカウンタ３４ｃはシフトダウンされるが、も
しより多くのデータがメインホストコンピユータ
からRAMバツフア２２内へ転送されれば、ブロ
ツクカウンタはシフトアツプされる。したがつ
て、３４ｃの種々のビツト位置における「１」の
配置は、任意の期間における取込まれるデータブ
ロツクに対する取出されるデータブロツクの出量
バランスを与える。

「ホストアクセスエラー」として知られる状態
は、第３図のフリツプフロツプ３４ｅのセツテイ
ングを生じる。

（これはまたブロツクカウンタエラーとも呼ばれ
る）。したがつて読出オペレーシヨンにより、フ
ルRAMバツフア（６ブロツクのデータ）がエラ
ー状態を信号で合図する。同様に、書込オペレー
シヨンにより、信号（１つ）が残つているブロツ
クのデータはエラー状態をトリガする。

「読出」オペレーシヨンの間、 (a) Ｐキヤリイが増加されるとき（データは周辺
テープからバツフアメモリ２２へ転送される）、
ブロツクカウンタ３４ｃは「シフトアツプ」さ
れてバツフアが「ロード」されていることを示
す。

(b) Ｓキヤリイが増加されるとき（バツフアメモ
リからのデータはメインホストシステムに伝送
される）、ブロツクカウンタ３４ｃは「シフト
ダウン」されてバツフアメモリが「空」にされ
ていることを示す。

「書込」オペレーシヨンの間、 (c) Ｓキヤリイが増加されるとき（データはメイ
ンホストシステムからバツフアメモリへとロー
ドされる）、ブロツクカウンタ３４ｃは「シフ
トアツプ」されてバツフア内のデータのブロツ
クの数を示す。

(d) Ｐキヤリイが増加されるとき（バツフア内の
データは周辺テープ装置への伝送のためにアン
ロードされる）、ブロツクカウンタ３４ｃは
「シフトダウン」されてどれだけのデータがバ
ツフア２２内に残されているかを示す。

「読出」オペレーシヨンの間、ブロツクカウン
タ３４ｃの６番目のビツト位置に「１」が現われ
ると、フリツプフロツプ回路３４ｅ（第３図）は
「セツト」されて、共通フロントエンド回路１０
ｃに信号を与え、共通フロントエンド回路１０ｃ
はメインシステムに「アクセスエラー」状態を知
らせる。このことは、メインホストシステム１０
が十分に速くデータを受入れなかつたということ
においてバツフアメモリ２２が「オーバフイル」
されたということを示す。

「書込」オペレーシヨンの間、バツフアメモリ
２２がホストシステムから６ブロツクのデータを
受けると、第１ビツト位置（1BLKFUL）は
「０」になり、このことはバツフアメモリが完全
にアンロード（クリア）されたということを示
し、次にフリツプフロツプ３４ｅは「セツト」さ
れて、より多くのデータがホスト１０から要求さ
れるということを共通フロントエンド回路１０ｃ
に信号で合図する。このことは、ホストがRAM
バツフア２２に対し十分に速くデータを供給しな
かつたということを示す。

そのように、データリンクプロセツサ２０ｔ
は、データ転送の制御のためのシステムを与え、
システムはRAMバツフアメモリに存在している
遷移にあるデータの状態を検知し、それによつて
RAMバツフア手段へと取込まれまたはRAMバ
ツフア手段から取出されるデータの同時的な流れ
が存在するときに周辺装置とメインホストコンピ
ユータとの間で転送されるデータのブロツクをモ
ニタすることが可能となる。

磁気テープ周辺コントローラのための自動読出シ
ステム 第３図を参照すると、磁気テープ周辺コントロ
ーラにおいて用いられる周辺従属カードPDB／
１の主な要素のブロツク図が示されている。

個々のワードデータ転送オペレーシヨンに加え
て、システムは繰返し命令ルーチンの必要なくデ
ータの自動転送を許容するように動作する。した
がつて共通制御回路１０ｃ（第１図および第２図）
からのマイクロコードは、自動読出または自動書
込能動化信号（AURDEN，AUWREN）のいず
れかに対し読出／書込選択論理５０ａ（第３図）
をセツトし得る。

磁気テープ周辺とバツフアメモリ２２との間の
（テープ制御装置５０tcを介する）データ転送の
ため、自動インクリメントレジスタ５０ｉが用い
られて周辺アドレスレジスタPaを増加させる。

サイクルステイール装置５０ｓ（第３図）が用
いられて周辺コントローラ２０ｔがホスト１０と
接続されておらずかつビジーでないときを検知
し、それによつてそれらの利用可能なサイクル時
間が自動読出または自動書込オペレーシヨンのた
めに与えられてもよい。

第３図および第５Ａ図において、TCUクロツ
クシンクロナイザ５９は、シンクロナイザ５９に
対するTCUクロツク入力として示されるテープ
制御装置（TCU）クロツクからの信号を受ける。
シンクロナイザ５９はまた、CLK８／として示
される８メガバイトクロツク信号を受ける。

TCUクロツクシンクロナイザ５９は「読出」
オペレーシヨンの間用いられて、それによつて選
択された磁気テープ装置からのデータはデータリ
ンクプロセツサによつてテープ制御装置TCU５
０tcを介してメインホストシステム１０へと送ら
れる。

第４図において、自動読出論理５０ｒは、磁気
テープから周辺コントローラ２０ｔのRAMバツ
フア２２へのデータ転送のタイミングを調整する
ため、クロツクシンクロナイザ５９から調整およ
びクロツキング信号を受ける。このことは、クロ
ツクシンクロナイザ５９によつて調整される「オ
ートマチツクベーシス」によりなされる。

クロツクシンクロナイザ５９の目的は、周辺コ
ントローラ２０ｔのRAMバツフア２２への転送
のため磁気テープ周辺装置から読出されるデータ
のシーケンスを調整しかつクロツクすることであ
る。

したがつてテープ制御装置５０tcからのクロツ
ク信号（TCU）は、磁気テープ周辺装置からの
オートマチツクベーシスによる周辺コントローラ
のバツフア２２へのデータの転送を調整するた
め、基準８メガヘルツクロツキング信号と結合さ
れる。

第４図において、（この図面の左上部分での）
双方向ラインINFOは周辺テープ制御装置とつな
がり、第４図の上部右端のPRIFはRAMバツフ
ア２２に供給される第３図の４−１マルチプレク
サ３２ｘとつながる。このことは第６図において
もまた見られ、そこではＦラツチ５１ｆはRAM
バツフア２２に対する出力接続を与える出力バス
を有するように示されている。

第５Ａ図に戻ると、クロツクシンクロナイザ５
９が詳細に示されている。第５Ａ図に示されるよ
うに、TCUクロツク信号はテープ制御装置TCU
５０tcから運ばれてレシーバ１４１に対する入力
を与える。このレシーバの出力は、JKフリツプ
フロツプ１４２およびＤフリツプフロツプ１４５
に供給される。JK１４２のＱ出力は信号
INFLAGを与え、この信号はSEND／で示され
る第２入力を有するNANDゲート１４３に供給
される。このSEND／信号は、共通フロントエン
ド回路１０ｃから与えられる。ゲート１４３の出
力は、第２入力CLK８／を有するゲート１４４
に供給される。ゲート１４４の出力は、第６図に
示されるラツチのためのラツチ能動信号である信
号EFLATENを与える。

第５Ａ図におけるレシーバ１４１の出力は、
TCUクロツクとして示され、第２入力CLK８／
を有するＤフリツプフロツプ１４５に供給され
る。Ｄフリツプフロツプ１４５のＱ出力は、「自
動読出」のためのTCLK信号を与える。出力は
TCLK／信号を与え、この信号はＤフリツプフロ
ツプ１４６に供給され、Ｄフリツプフロツプ１４
６は「自動書込」オペレーシヨンに用いられる
TCLKFLG信号を与える。

第５Ｂ図において、自動読出オペレーシヨンに
用いられるテープ制御装置５０tcからのフラグ信
号の使用および発生が示されている。第５Ｂ図に
示されるように、信号TCLKはカウントアツプの
ため用いられる２ビツトカウンタ１５１に対する
入力を与える。このカウントアツプは、クロツク
の数、したがつて磁気テープ装置およびテープ制
御装置から読出されるワードの数を示すために用
いられる。２ビツトカウンタ１５１の出力はカウ
ントダウン論理回路１５２に供給され、カウント
ダウン論理回路１５２はカウントダウンのためカ
ウンタ１５１にフイードバツクされる制御信号出
力を与える。カウントダウン論理１５２は、テー
プ制御装置から取出されるのではなくテープ制御
装置へと「書込」されるワードの数を調べるため
に逆方向のカウントが必要であるときに、「書込」
オペレーシヨンのような他のオペレーシヨンに対
し用いられる。カウントダウン論理１５２は、
「書込能動化」を反映するおよび第３図から導出
される自動書込能動化、AUWE／のための入力
を有するNANDゲート１５５の出力を与えられ
る。NANDゲート１５５の出力は、クロツクカ
ウントダウン信号である信号CLKCNTDNであ
る。

カウンタ１５１の２つの出力ラインは、TCU
フラグ１およびフラグ２として示される。これら
のラインは、８メガヘルツクロツク入力を有する
Ｄフリツプフロツプ１５３へと運ばれる。Ｄフリ
ツプフロツプ１５３の出力は、CTCUフラグ１お
よびフラグ２として示される。これらは、信号
TCUフラグ１およびフラグ２よりも１クロツク
時間遅延されている信号である。論理装置１５４
は、２つのCTCUフラグ信号（フラグ１およびフ
ラグ２）を受け、TCVFLG，EFEMPTYおよび
EEMPTYで示される３つの出力ラインを与え
る。

論理装置１５４のこれらの出力信号は、第４図
および第６図のワードラツチＥおよびＦ５１ｅ，
５１ｆに関して生じる或る状態の反映として第５
Ｃ図に表にして示されている。

第６図を参照すると、磁気テープ周辺コントロ
ーラにおける自動読出オペレーシヨンに対するラ
ツチング論理が示されている。ここで、第６図に
おいて、信号EFLATEN（Ｅラツチ、Ｆラツチ能
動化）は第５Ａ図のNANDゲート１４４の出力
から導出されるということが理解されよう。この
信号は、第６図のNANDゲート１５６ｅおよび
１５６ｆの両方に供給される。NANDゲート１
５６ｅは、論理装置１５４において第５Ｂ図にお
いて導出されて示される入力EEMPTYを有し、
１５６ｆに対する入力信号は第５Ｂ図の論理装置
１５４から導出されるEFEMPTYである。

１５６ｅの出力（第６図）は、JKフリツプフ
ロツプ１５７に運ばれ、そこでは出力はＥラツ
チ５１ｅを調整するために用いられる。ラツチ５
１ｅは、第６図に示されるように、TCU５０tc
からワードを受ける。したがつて、１度に１ワー
ドがＥラツチ内にラツチされ、次にＦラツチ５１
ｆに転送される。

NANDゲート１５６ｆの出力は、NANDゲー
ト１５９に供給される。ゲート１５９に対する他
の入力はJKフリツプフロツプ１５８から与えら
れ、そこにおいてJK１５８は自動読出能動化信
号AURDENからのおよびクロツクカウントダウ
ン信号からの入力を有する。フリツプフロツプ１
５８のＱ出力は、JKフリツプフロツプ１５８に
クリア信号をフイードバツクするNANDゲート
１６０に供給される。

NANDゲート１５９はＦラツチ５１ｆにラツ
チ能動化信号を与え、それによつてＦラツチは次
にワードを得てそれを周辺コントローラのRAM
バツフア２２へと運ぶということに注意された
い。上述したこのRAMバツフア２２は、共通フ
ロントエンドカードCFE１０ｃ（第２図および
RAM２２₂としての第４図のその拡張）に位置決
めされる。

したがつて、ＥラツチおよびＦラツチに対する
組合せの効果により、ワードがＥラツチ内にラツ
チされ、次にＦラツチ内に転送されかつラツチさ
れ、その後バツフア２２内の記憶位置に転送され
得るということが許容される。

したがつて、自動読出オペレーシヨンにおい
て、テープ制御装置５０tcからのクロツク信号お
よび８メガヘルツ基本クロツク信号の組合せは結
合されて、磁気テープ装置から周辺コントローラ
のRAMバツフア２２へのデータの転送を時間調
節しかつ能動化する。

第５Ｃ図を参照すると、論理装置１５４からの
論理信号、論理装置１５４に対する入力フラグ信
号、およびＥラツチ５１ｅおよびＦラツチ５１ｆ
に対する入力ラツチの状態を示す図表が示されて
いる。

第５Ｃ図に示されるように、ＥラツチおよびＦ
ラツチが共に「エンプテイ」であれば、出力ライ
ンEFEMPTYはアクテイブであり、論理装置１
５４の他の２つの出力ラインはインアクテイブで
ある。

Ｅラツチが「エンプテイ」でありかつＦラツチ
が「フル」であれば、出力論理ライン
EFEMPTYは「インアクテイブ」であり、他の
２つのライン（TCUフラグＡおよびEEMPTY）
は共に「アクテイブ」である。

ＥラツチおよびＦラツチがともにフルであれ
ば、（すなわちその各々がその中に単一ワードを
保持しておれば）、TCUFLGAラインは「アクテ
イブ」であり、一方他の２つのラインはともに
「インアクテイブ」であるということが理解され
よう。

ラツチがともにフルであり（したがつていくつ
かのデータが伝送において失われた）ため「エラ
ー」が存在すべきであれば、論理装置１５４のす
べての３つの出力ラインはエラー状態を示すため
に「インアクテイブ」である。

第７図においておよびさらに明瞭な第５Ａ図に
おいて示されるように、TCUクロツクはJKフリ
ツプフロツプ１４２と接続され、JKフリツプフ
ロツプ１４２は出力信号INFLAGを与える。こ
の信号はSEND／信号とAND処理されて、信号
EFLATENを与える。

この信号（EFLATEN）は、読出オペレーシ
ヨンおよびテープ制御装置周辺からのデータスト
ローブ（クロツク）の受領がＥまたはＦラツチ内
にデータを置くということを意味する。

したがつて、周辺コントローラ２０ｔは、自動
読出システムに対する能力を与え、それによつて
周辺テープ制御装置は同期クロツク信号を送り、
この同期クロツク信号は、一時的ストレージのた
めのRAMバツフア２２への転送のため、「Ｂラ
ツチ」への続いて「Ｆラツチ」への磁気テープ装
置からの個々のワードの動きを調整するために、
システムの基本８メガヘルツクロツク信号と結合
される。

第５Ｂ図の回路は、ＥラツチおよびＦラツチの
状態に対する検知を与え、それによつて転送され
るデータはラツチ（ＥラツチおよびＦラツチ）の
１つがエンプテイでありかつデータを受けること
ができる限り調整されることができる。さらに第
５Ｂ図の回路は、それらのラツチがフルでありエ
ラー状態へと導かれ、それによつてラツチがとも
に満たされているのでデータ転送が失われるかも
しれないときを示す。

ここに説明した周辺コントローラは、周辺によ
つて調整された規則的な同期化された態様での磁
気テープ周辺からコントローラ内の一時的バツフ
アメモリストレージへのデータ転送を許容する。

説明した特定の実施例がこれらの機能の達成を
示しているが、他の実施例がまた添付のクレーム
において規定されるこの発明の概念を達成するた
めに用いられてもよい。