JPH0535894B2 - - Google Patents

Description

請求の範囲 １ メインホストコンピユータと、異なるデータ
パラメータとフオーマツト特性とを有する複数の
デイスクドライブ格納モジユールのうちの選択さ
れた１つとの間でのデータ転送を統御するととも
に自己テスト機能を有する周辺装置コントローラ
であつて、 (a) 前記ホストコンピユータから、特定のデイス
クドライブ格納モジユールをアドレスする情報
とREAD／WRITE指令とを含むＩ／Ｏコマン
ドを受信して格納し、かつフオーマツト制御手
段に対して選択されたＩ／Ｏコマンドを送信す
ると共に、 (a1) 前記ホストコンピユータとフオーマツト
制御手段との間で情報データを転送する手段
を含むホストインタフエース制御手段と； (b) 上記の選択されたＩ／Ｏコマンドを受信し、
かつ利用可能なセクタ数、指定されたデイスク
ドライブ格納モジユールのドライブ当たりのヘ
ツド数、トラツク当たりのバイト数を特定する
属性テーブルメモリをアクセスする前記フオー
マツト制御手段であつて、 (b1) 前記複数のデイスクドライブ格納モジユ
ールの夫々についてのデータパラメータとフ
オーマツト特性とを記憶する前記属性テーブ
ルメモリと； (c) 前記選択されたデイスクモジユールを識別
し、このデイスクドライブ格納モジユールと前
記フオーマツト制御手段との間のREAD／
WRITEのためのデータ転送を可能にするため
の前記デイスクモジユールインタフエース手段
と； (d) 前記ホストインタフエース制御手段、フオー
マツト制御手段、前記デイスクモジユールイン
タフエース手段の自己テスト動作を開始実行す
る手段と； を具備することを特徴とする自己テスト機能を有
する周辺装置コントローラ。 ２ 自己テスト動作を開始し実行する前記手段
は、 (a) 前記ホストインタフエース制御手段に設けら
れ自己テスト動作を開始するための手動押しボ
タン手段と； (b) 前記ホストインタフエース制御手段における
誤動作を表示するための表示手段とを； 有する事を特徴とする請求の範囲第１項記載の自
己テスト機能を有する周辺装置コントローラ。 ３ 自己テスト動作を開始し実行する前記手段
は、 (a) 前記フオーマツト制御手段に設けられ自己テ
スト動作を開始するための押しボタン手段と； (b) 前記フオーマツト制御手段における誤動作を
表示するための表示手段とを 有する事を特徴とする請求の範囲第１項記載の自
己テスト機能を有する周辺装置コントローラ。 ４ 自己テスト動作を開始し実行する前記手段
は、 (a) この周辺装置コントローラへの電源投入を感
知するための手段と； (b) 上記感知手段に応答して、前記ホストインタ
フエース制御手段及びフオーマツト制御手段に
自己テスト動作を実行させる手段とを； 具備する事を特徴とする請求の範囲第１項記載の
自己テスト機能を有する周辺装置コントローラ。 ５ 自己テスト動作を開始し実行する前記手段
は、 (a) 前記ホストコンピユータからの自己テスト開
始コマンドを感知する手段と； (b) 上記感知手段に応答して、前記ホストインタ
ーフエース制御手段、フオーマツト制御手段、
デイスクモジユールインタ手段において自己テ
スト動作を実行する手段とを； 有することを特徴とする請求の範囲第１項記載の
自己テスト機能を有する周辺装置コントローラ。 ６ 前記フオーマツト制御手段は、 (a) デイスクドライブ格納モジユールからの
READ動作中に直列情報データを並列データ
に変換する変換する手段と； (b) デイスクドライブ格納モジユールへの
WRITE動作中に並列情報データを直列データ
に変換する変換する手段とを； 有することを特徴とする請求の範囲第１項記載の
自己テスト機能を有する周辺装置コントローラ。 ７ 前記デイスクモジユールインタフエース手段
は、 (a) 前記デイスクドライブ格納モジユールの各々
を識別するための信号を生成するためのジヤン
パスイツチを有する； ことを特徴とする請求の範囲第１項記載の自己テ
スト機能を有する周辺装置コントローラ。 ８ 前記デイスクモジユールインタフエース手段
は、 (a) １つ以上のデイスクドライブ格納モジユール
が同時にアドレスされ選択されたことを検出す
る手段と； (b) 上記検知に応答して、前記フオーマツト制御
手段に対してエラー信号を送る手段と； を有することを特徴とする請求の範囲第７項記載
の自己テスト機能を有する周辺装置コントロー
ラ。 ９ 前記フオーマツト制御手段は、 (a) 選択されたデイスクドライブ格納モジユール
に受け入れ可能なプロトコルでもつてデータ転
送を可能とするために、２セクタからなるデー
タレコードを形成するために必要なタイミング
を形成する手段； を有することを特徴とする請求の範囲第１項記載
の自己テスト機能を有する周辺装置コントロー
ラ。 １０ デイスクモジユールインタフエース手段
は、 (a) 前記ホストインタフエース制御手段とフオー
マツト制御手段とに供給される電源をモニタ
し、前記ホストインタフエース制御手段若しく
はフオーマツト制御手段のいずれかに電源故障
が発生した場合に前記デイスクモジユールイン
タフエース手段をシヤツトオフするように動作
する電源検出ロジツク手段を； 有する事を特徴とする請求の範囲第１項記載の自
己テスト機能を有する周辺装置コントローラ。 発明の分野 本開示は、メインコンピユータシステムと多数
の例えばデイスクドライブユニツトのような周辺
装置との間のデータ転送を管理するために使用さ
れる周辺装置コントローラに関し、特に、自己テ
スト機能を有する周辺装置コントローラに関す
る。 発明の背景 コンピユーター技術の絶えまない発展が、メイ
ンホストコンピユータシステムと１つまたはそれ
以上の周辺装置との間のデータ転送を巻込んでい
る。この目的のために、装置サブシステムが開発
され、このサブシステムがメインホストコンピユ
ータの監視及び管理の問題を緩和し、周辺装置の
制御を負担し、周辺装置とメインホストコンピユ
ータとの間でのデータ転送動作の実行の制御に用
いられている。 データリンクプロセツサとして知られる周辺装
置コントローラを使用するある特殊なＩ／Ｏサブ
システムのシリーズが開発され、そこでは、メイ
ンコンピユータからの開始コマンドが、１つまた
はそれ以上の周辺装置とのデータ転送動作を管理
するデータリンクプロセツサに送られる。これら
のシステムにおいて、メインホストコンピユータ
は、そのデータリンクプロセサのために起動され
たタスクを識別するためのデータリンクワードを
備える。与えられたタスクが終了すると、データ
リンクプロセツサは、リザルトデイスクリプタ
（結果記述子）により、メインホストコンピユー
タに完了、未完了、又はタスクに問題が発生した
事を通知する。 この種のデータリンクプロセツサ又は周辺装置
コントローラは、本開示の譲受人に対して発行さ
れた多くの特許に記述されており、次のように引
用資料としてここに述べる。 アメリカ特許4106092号、1978年８月８日発行、
発明の名称：「中央処理装置とモデユール型のプ
ロセツサコントローラへのインターフエースを入
出力サブシステムのためにインターフエースをす
るインターフエースシステム」、発明者：D.A.
Millers，。 アメリカ特許4074352号、1978年２月４日発行、
発明の名称：「入出力サブシステムのためのモデ
ユール型ブロツクユニツト」、発明者：D.J.Cook
及びD.A.Millers，。 アメリカ特許4162520号、1979年７月24日発行、
発明の名称：「入出力サブシステムのためのイン
テリジエツト入出力インターフエース制御ユニツ
ト」、発明者：D.J.Cook及びD.A.Millers，。 アメリカ特許4189769号、1980年２月19日発行、
発明の名称：「デジタルデータ処理システムのた
めの入出力サブシステム」、発明者：D.J.Cook及
びD.A.Millers，。 アメリカ特許4280193号、1981年７月21日発行、
発明の名称「磁気テープのデータ転送システムの
ためのデータリンクプロセツサ」、発明者：K.W.
Baun及びJ.G.Saunders。 アメリカ特許4313162号、1982年１月26日発行、
発明の名称「データリンクプロセツサを用いた入
出力サブシステム」、発明者：K.W.Baun及びD.
A.Millers，。 アメリカ特許4390964号、1983年６月28日発行、
発明の名称：「カードリーダ装置コントローラを
使用する入出力サブシステム」、発明者：J.F.
Horky及びR.J.Dockal。この特許はデータリン
クプロセツサ（周辺装置コントローラ）をデータ
転送動作の実行の必要性に従つてホストコンピユ
ータに接続又はホストから切離される分配カード
（distribution card）の使用を開示する。 上述の引用特許は、ここに資料として含まれる
ものであり、これらは、メインホストコンピユー
タと各種の端末機器との間のデータ転送ネツトワ
ークにおいて使用され、データリンクプロセツサ
（DLP）として知られる特殊な周辺装置コントロ
ーラを使う事の背景及び理解の助けとなる。 ストレージモジユールデバイスデータリンクプ
ロセツサ（SMD−DLP）と呼ばれる本発明の周
辺装置コントローラは、先のタイプの同種のデー
タリンクプロセツサでは不可能であつた特徴及び
問題解決を提供する。例えば、あるデータリンク
プロセサは、過大負荷、又は過少負荷の条件が発
生したとき、データ転送サービスのためにDLP
からホストコンピユータに対してコミユニイケー
シヨンチヤネルを確立するために、「緊急」リク
エストを必要とした。これは磁気テープ装置を使
用したシステムでは特にそうであつた。 磁気デイスク装置の自己診断技術に関して、例
えば、特開昭58−182775号がある。これは、ホス
トから前もつて自己診断開始コマンドを送つてお
き、そのコマンドを受け取つたデイスクコントロ
ーラは、ホストとの間での通常のREAD／
WRITE指令を実行中でないようなアイドリング
期間中にデイスク媒体上のデータを読み取つて
CRCチエツクするというものである。この自己
診断機能は、あくまでもデイスクモジユール装置
側をテストするものであつて、コントローラがコ
ントローラ自身を自己診断するというものではな
い。従つて、コントローラにデイスク装置が接続
されていることが前提になつている。従つてこの
特開昭58−182775号では、１種類のデイスク装置
が接続されることが前提になつている。 ところで、デイスクストレージ装置は、メーカ
毎にそのデータ格納形式やコントローラとのイン
タフエースプロトコルが異なつている。そして、
本願発明が対象とする、複数の異なるタイプのデ
イスクストレージ装置接続可能な周辺装置コント
ローラに１つのデイスク装置を接続した場合に
は、その周辺装置コントローラは、所定のプロト
コルにより接続されたデイスクストレージ装置を
知り、その装置に適したデータフオーマツトを作
成し、またその装置に適したプロトコルで情報デ
ータをやり取りするようになつている。 換言すれば、異なるタイプのデイスクストレー
ジ装置を接続可能な周辺装置コントローラは、内
部に、接続可能な全てのデイスク装置とのデータ
転送を可能にする論理回路を含んでいなくてはな
らない。なぜなら、ドライブモジユールに応じ
て、セクター数、開始アドレス、終了アドレス、
トラツクヘツドの数、そして各ユニツトのトラツ
ク当りのバイト数が異なるのであり、この相違に
整合させてデータ転送が行なわれなくてはならな
いからである。 従つて、本発明の目的は、異なるタイプのデイ
スクドライブ格納モジユールとホストコンピユー
タとの間でデータ転送がまず可能であると共に、
そのような異なるタイプのデイスクドライブ格納
モジユールとの間でのデータ転送制御部分を自己
テストすることが可能な周辺装置コントローラを
提案することを目的とする。 かかる目的を達成するための本発明の構成は、
メインホストコンピユータと、異なるデータパラ
メータとフオーマツト特性とを有する複数のデイ
スクドライブ格納モジユールのうちの選択された
１つとの間でのデータ転送を統御するとともに自
己テスト機能を有する周辺装置コントローラであ
つて、 (a) 前記ホストコンピユータから、特定のデイス
クドライブ格納モジユールをアドレスする情報
とREAD／WRITE指令とを含むＩ／Ｏコマン
ドを受信して格納し、かつフオーマツト制御手
段に対して選択されたＩ／Ｏコマンドを送信す
ると共に、 (a1) 前記ホストコンピユータとフオーマツト
制御手段との間で情報データを転送する手段
を含むホストインタフエース制御手段と； (b) 上記の選択されたＩ／Ｏコマンドを受信し、
かつ利用可能なセクタ数、指定されたデイスク
ドライブ格納モジユールのドライブ当たりのヘ
ツド数、トラツク当たりのバイト数を特定する
属性テーブルメモリをアクセスする前記フオー
マツト制御手段であつて、 (b1) 前記複数のデイスクドライブ格納モジユ
ールの夫々についてのデータパラメータとフ
オーマツト特性とを記憶する前記属性テーブ
ルメモリと； (c) 前記選択されたデイスクモジユールを識別
し、このデイスクドライブ格納モジユールと前
記フオーマツト制御手段との間のREAD／
WRITEのためのデータ転送を可能にするため
の前記デイスクモジユールインタフエース手段
と； (d) 前記ホストインタフエース制御手段、フオー
マツト制御手段、前記デイスクモジユールイン
タフエース手段の自己テスト動作を開始実行す
る手段と； を具備することを特徴とする。 即ち、上述のホストインタフエース手段、フオ
ーマツト制御手段、デイスクモジユールインタフ
エース手段などにより、通常時に、Ｉ／Ｏコマン
ドを介してREAD／WRITE動作が可能である。
特に、異なる特徴を有する色々なデイスクドライ
ブユニツトを使うような周辺装置コントローラを
自己テストするために、PROM等で構成されて
いる属性テーブルメモリが設けられている。特定
のタイプのデイスクドライブモジユールを制御す
るための論理をテストするために、上記属性テー
ブルがアクセスされて、必要な情報、例えば、セ
クター数、開始アドレス、終了アドレス、トラツ
クヘツドの数、そして各ユニツトのトラツク当り
のバイト数等が得られる。これらのパラメータ等
に基づいて、ホストコンピユータと異なつたタイ
プのドライブモジユールとの間でのデータ転送を
行なうための各種回路部分、即ち、デイスクドラ
イブインタフエース手段やホストインタフエース
手段をテストすることが可能になる。 発明の目的 本発明の更なる目的は、手動によつてでも、ま
たは電源投入時に自動的にも、または、ホストか
らのコマンドによつてでも、上記のテストを実行
することのできる周辺装置コントローラを提案す
るものである。 開示の概要 本開示は、メインホストコンピユータと多数の
デイスクドライブストレージユニツトとの間のデ
ータ転送を管理及び制御するためにデータリンク
プロセツサが使用されるデータ転送ネツトワーク
を含む。 ここに記述されるストレージモジユールデバイ
ス−データリンクプロセツサは、メインホストコ
ンピユータと８台までの別々のデイスクドライブ
ユニツト間のデータ通信を提供する。このデータ
リンクプロセツサはホストアダプタユニツト、フ
オーマツタユニツト、周辺装置インタフエースユ
ニツトとして知られている３つの機能部分を含
み、これらのユニツトは合体して、選択されたデ
イスクドライブユニツトとメインホストコンピユ
ータシステムとの間のデータ転送のモニター及び
制御機能を果す。 ホストアダプタユニツトは、ホストシステムか
らＩ／Ｏコマンドデスクリプタを受け、その正確
さを照合し、パリテイを調べ、８台のデイスクド
ライブユニツトのいずれかで行うべきジヨブ又は
タスクを示すところのキユーリストを、ホストア
ダプタのバツフアメモリ内に設ける。 コマンドタスク情報は処理され、次にフオーマ
ツタに送られる。このフオマツタは、選択された
デイスクドライブユニツトでアクセスされる特定
のシリンダー、トラツク、ヘツド及びセクタにつ
いてのアドレスデータを準備するために、フオー
マツタ内の属性テーブルからの情報をフオーマツ
ト化する。この情報は、選択されたデイスクドラ
イブユニツトと直接通信する周辺装置インタフエ
ースカードを通してわたされる。 無用でかつ時間を浪費する動作を防止するた
め、コマンド演算子（オペレータ）を実際に実行
する前に、周辺装置コントローラのハードウエア
の動作上の完全さを調べることが有益である。 本システムは、パワーオン時、又は手動の自己
テスト釦の押下時又はホストコンピユータから自
己テストコマンドを受けたとき、ホストアダプタ
カード及びフオーマツタカードのための自己テス
トを開始する。誤動作が示されたならば、各カー
ド上の発行ダイオード（LED）が点灯したまま
となる。通常動作が満足されたときは、LEDは
点灯しない。ホストコンピユータからの自己テス
トの開始により、誤動作が示されたときは、周辺
装置コントローラはホストコンピユータに対して
再接続しないので、以降のＩ／Ｏ動作を防止する
ことができる。

【図面の簡単な説明】

第１図は、本開示のデータリンクプロセツサが
いかにホストシステムを複数のデイスクドライブ
ユニツトにインタフエースするかを示すネツトワ
ーク図、 第２図は、データリンクプロセツサ中の、ホス
トアダプタユニツトと呼ばれる部分のブロツク
図、 第３図は、データリンクプロセツサ中の、フオ
ーマツタカードユニツトと呼ばれる部分のブロツ
ク図、 第４図は、データリンクプロセツサのインタフ
エースカードユニツトのブロツク図、 第５図は、データリンクプロセツサの３つのサ
ブユニツトと、複数のデイスクドライブユニツト
に対するケーブル接続を示す回路図、 第６図は、データリンクプロセツサのホストア
ダプタユニツトのデータバツフアRAMを示す回
路図、 第７図は、ネツトワークを成すデイスクドライ
ブユニツト内で、トラツク／セクタ制御に使用さ
れるフオーマツトを示すレイアウト図、 第８図は、シリンダアドレス、トラツクアドレ
ス及びセクタアドレスのためのビツト配列のレイ
アウトを示す図である。 実施例 第１図を参照すれば、データ転送ネツトワーク
システムが示され、そこにおいては、ホストシス
テム１０として指定されたメインホストコンピユ
ータが、DLI／MLI（データリンクインタフエー
ス／メツセージインタフエイス）と称される一組
のバスにより、データリンクプロセツサ、詳細に
はストレージモジユールデバイスデータリンクプ
ロセツサ（SMD−DLP）２００ｄと呼ばれる周
辺装置コントローラと通信する。データリンクプ
ロセツサの出力はデイスクドライブD₀〜D₇にバ
ス接続するギンタフエースを含む。従つて、この
ネツトワークは、８台のデイスクドライブユニツ
トとホストシステム１０との間での周辺装置コン
トローラ２００ｄによるデータ転送動作を提供す
る。 第５図から理解されるよに、ストレージモジユ
ールデバイスデータリンクプロセツサ（SMD−
DLP）はホストアダプタユニツト２、フオーマ
ツタユニツト３及びインタフエースユニツト４の
３つの分離したユニツトから成り立つている。イ
ンタフエースユニツト４は第１及び第２のインタ
フエースボード４ａ及び４ｂから構成することが
できる。 D₀〜D₇で指定されるデイスクドライブはデー
タリンクプロセツサに対して別々のケーブルで接
続される。 第５図を参照すれば、Ａケーブルはフオーマツ
タ３をデイスクドライブユニツトD₀〜D₇の個々
のいずれに対してもデイジーチエーン接続でき
る。 同様に、第１のインタフエース４ａはBxケー
ブルを使用してデイスクドライブD₀〜D₃と接続
する。次に、Byケーブルと称するケーブルで、
第２インターフエース４ｂを介してデイスクドラ
イブD₄からD₇を接続できる。「Ｍバス」（第２図、
第３図）はホストアダプタカード２をフオーマツ
タカードユニツト３に接続するのに使われる。
B′ケーブル（第５図）はフオーマツタ３をイン
タフエースカードユニツト４ａ及び第２のインタ
フエースユニツト４ｂに接続するのに使われる。 ホストアダプタカードユニツト２ 第２図はホストアダプタユニツトのブロツク図
を示し、このユニツトはホストコンピユータシス
テム１０をデータリンクプロセツサ２００ｄに対
して接続する。 第２図に示すように、トランシーバ２０はデー
タリンクインタフエースバスDATAAxを介して
ホストシステム１０に接続する。トランシーバ２
０はターミナルトランシーバ７０を持つＩ／Ｏバ
ス２０ｓに接続する。トランシーバ７０は
DATxxと称するＭバスに接続され、Ｍバスはフ
オーマツタカードユニツト３に接続される。 ホストシステムとデイスクシステム間で転送さ
れるデータワードを一時的に保持するために、
RAMバツフア２２がＩ／Ｏバス２０ｓに接続さ
れる。バツフアRAM２２についての更に詳細な
説明は第６図に関連して後で行う。 ３つのサブユニツトカードによつて達成される
データリンクプロセツサの一般的な目的は、８台
のデイスクドライブユニツトのうち１台を選択
し、次に選択されたデイスクのある領域をアドレ
スし、読取り方向又は書込み方向のいずれでもデ
ータ転送ルーチンを実行し、同時にデータの確実
性を維持し、エラーなしのデータ転送が常に行わ
れるようにすることである。 ホストアダプタカードユニツト２（第２図）の
基本的な目的はホストシステム１０からＩ／Ｏデ
イスクリプタコマンドを受け付け、パリテイチエ
ツクを含め、それが正しいことを確かめることで
ある。ホストアダプタカードユニツト２は、ホス
トシステムからのＩ／Ｏデイスクリプタコマンド
を、RAMバツフア２２の16進アドレスFOOで始
まるキー領域（第６図）に格納する。従つて、
Ｉ／Ｏデイスクリプタコマンドは８つの別々の領
域に置かれ、それぞれの領域はシステムに接続さ
れる８台のデイスクドライブのそれぞれに関連し
て実行されるコマンド機能を含む。このように、
第６図に示されたバツフアメモリ２２のキユー領
域は、データリンクプロセツサ２００ｄによつて
後程実行される基本的なデータ転送コマンドを８
個まで格納することができる。キユーフアイルブ
ロツク中に格納されるコマンドオペレータはキユ
ー可能なオペレータ（OP）と称される。しかし、
即時実行のオペレータ（OP）も準備されており、
これにより、バツフアメモリ２２にキユーされる
ことなしにコマンド実行ができる。 動作において、データリンクプロセツサはシー
ク機能を実行し、これによりキユー領域からオペ
レータOPを取り出して、デバイスコントローラ
ブロツク（又はDCB）として知られている領域
に置く。第６図に示すように、８個のDCBの領
域又はデバイスコントロールブロツクがあり、
DCB０〜DCB７と命名されている。これらは16
進アドレスEOOから16進アドレスFOOのキユー
領域の始まりまでを占有する。各デバイスコント
ローラブロツクはフオーマツタ３に送られる32ワ
ードからなり、この32ワードはトラツク／セクタ
のフオーマツトに展開される（第７図）。選択さ
れるバツフア２２のDCB中のOP情報はフオーマ
ツタを起動する（目覚めさせる）のに用いられ
る。 第２図及びホストアダプタカードユニツト２を
参照すれば、一連の入力信号はシーケンサ２６に
与えられ、ホスト制御記憶３０からマイクロコー
ドを選択する。ホスト制御記憶３０はデータリン
クプロセツサ２００ｄの制御及び動作のメインエ
ンジンである。 このシーケンサ２６は、ホスト制御記憶３０へ
マルチプレクスされる様々なデータ信号を受信
し、どの分岐オペレーシヨンが制御記憶３０のマ
イクロコードによつて実行されるべきかを決定さ
せるルーチンを選択する。 シーケンサ２６は、OPレジスタ４６とOPデコ
ーダ４８とからは信号を受信し、バーストカウン
タ５０からはバーストキヤリー（BCCRY）信号
を受信し、ライン３３からのマルチプレクサテス
ト入力２４（Ｔ−Way）を介した“命令受信”
信号及びPROMスキヤン２８からの“命令受信”
（CMDRCY）信号を受信し、更に、制御記憶３
０からの信号でライン２４及び２５にフイードバ
ツクされる信号をも受信する。 テスト入力マルチプレクサ２４へのステータス
入力信号は、ホストアダプタユニツト２全体に接
続された多数のテストポイントを含む。これらの
テストポイントには、バツフアメモリの管理コン
トロールのための接続、ALUのステータス、カ
ウンタのステータス（要素５０，５２，５４の）、
DLIのインタフエース制御、Ｍバスのモニターと
ハンドシエイク、それにオペレータ（OP）タイ
プのステータス等が含まれる。 スタツクカウンタ６０は、制御記憶３０の分岐
アドレスを指すRAMバツフア２２の位置をカウ
ントする。 ホストアクセス（HAC）カウンタ６２は、こ
のRAMバツフア２２のためのカウンタで、ホス
トシステム及びバツフア２２へ（又は２２から）
転送されるデータワードをカウントするのに使用
される。 周辺装置（PAC）カウンタ６４は、RAMバツ
フア２２と第１図のデイスクフアイルユニツトの
うちから選択された１台との間で転送されるデー
タワードの数をカウントするのに使用されるカウ
ンタである。 ワードカウンタ５２は“ブロツクカウンタ”と
して使われ、１ブロツクのデータのカウントを示
すことができるように、例えば256ワードのよう
な特定の数のワードをカウントする。このカウン
タは、MUX２４を介して制御記憶に与えられる
“CNTZ”という信号を出力する。 アドレスマルチプレクサ６６はフオーマツタカ
ードユニツト３からのアドレスデータに加えて、
更にホストカウンタ６２及び周辺装置カウンタ６
４からの入力データを受信する。このカウントデ
ータはRAMバツフア２２に与えられ、この
RAMバツフア２２における様々な位置をアドレ
スする。 周辺装置カウンタ（PAC）６４は4000という
数までしかカウントしないように動作し、この
4000という数は、16×256（パリテイを含む）ワー
ドを保持する第６図のデータバツフア（DB）部
分に示されるアドレスDFF（16進表示）と等し
い。DB１〜DB１４と称するセクシヨンは、14
ブロツクのワードを表し、それぞれのブロツクは
256ワードを持つ。アドレスDFFで、アドレスポ
インタは“000”の最初のブロツクに戻る。 バーストカウンタ５０は、データワードのブロ
ツク（各ブロツクは256データワード）をカウン
トするのに使われる。このカウンタは、１ブロツ
クのデータがホスト１０に送られたことを示すた
めに、ホスト制御記憶３０に送られるところのキ
ヤリー信号BCCRYを与える。 タイムアウトカウンタ５４は、所定の時間経過
までにある条件が発生しなかつたかどうかのタイ
ムアウトデータ信号（TMOUT）を、制御記憶
３０に置くために使われる。 OPレジスタ４６及びOPデコーダ４８は制御記
憶３０からオペレータ信号（OP）を受信する。
OPレジスタ４６はOPデコーダ４８へのアドレス
を出力する。このデコーダはPROMからなり、
シーケンサ２６へ制御記憶３０のための信号デー
タを与える。 算術論理部（ALU）４２は制御記憶３０から
マイクロコード信号を受信する。このマイクロコ
ードは、例えば色々な論理演算を実行し、そして
（または）、Ｉ／Ｏバス２０ｓに戻すことのできる
データのシフト及び操作するというようなデータ
処理のために使われる。この処理データは第２図
のＭバスに送ることができる。 Ｄラツチ４４はパイプラインレジスタで、デイ
スクドライブユニツトからデータを受信し、又、
エラーをチエツクする目的の水平パリテイワード
を計算することができる。このようにして、選ば
れたデイスクフアイルからのデータはバツフア
RAM２２に転送され、次にＤラツチ４４に置か
れ、それに続いて、ホスト１０へ送信するための
トランシーバ２０へ転送され、それでホスト１０
は水平パリテイワードを検証することができる。 PROMスキヤンユニツト２８はシーケンサ２
６を三つの状態に置くのに使われる。そして、制
御記憶３０へのアドレスデータを送るためのダウ
ンカウンタとして動作し、その結果、PROMパ
リテイチエツクユニツト（PAR CHK）３５が
制御記憶３０からのデータが正しいことを確かめ
ることができる。 PROMパリテイチエツク３５と称する回路ブ
ロツクは奇数パリテイを確かめるパリテイチエツ
カーとして使われる。 定数レジスタ３２は、初期化（イニシヤライ
ズ）オペレーシヨンのための基本データパターン
を与えるために使われる、制御記憶３０のための
データフイールドを与えるために使われる。 副パイプラインレジスタ３４は、ホストシステ
ム１０へのインタフエースの目的のために使わ
れ、ハンドシエイクオペレーシヨンを可能とす
る。これが、制御記憶３０として結合して特別の
制御を提供する。 周辺装置制御記憶３８は、Ｍバス及びフオーマ
ツタカードユニツト３へのインタフエースを制御
するために使われる。これはゲート４０を介して
行われる。シーケンサ３６が、制御記憶３８のマ
イクロコードルーチンを選択するために、様々な
入力データを受信する。このシーケンサ３６は、
スレーブケース３７からラインOP_xからデータを
受信し、ラインS_x上の制御記憶３０からのデータ
を受信し、更に加えて、ライン４１上のフイード
バツクデータ及びレシーバ３９からの選択信号を
受信する。 一連のドライバーゲート３（第２図）は、双方
向転送を提供するようにフオーマツタカードユニ
ツト３に接続する。ゲート６７及び６８はフオー
マツタユニツト３の（又は３からの）アドレスラ
インADDRXXに接続する。ゲート３９及び４０
は、フオーマツタユニツト３とホストアダプタと
の間で、コントロールラインのデータを接続す
る。 第２図のアドレスラインADDRXXは“目覚
し”ラインであり、そのシステムを活性化し、第
６図のバツフアメモリ２２内の選ばれたデータコ
ントロールブロツク（DCB_x）を読み取るのに使
われる。 第２図で、トランシーバ７０はＭバスを、フオ
ーマツタユニツト３とホストアダプタ２との間で
接続する。このトランシーバ７０は、その２つの
ユニツト間で転送されるべきデータワードに対し
て双方向接続を提供する。 “Ｔ−Way”と称するマルチプレクサテスト
信号部２４は、“テスト入力”部と考えられ、そ
れにより、あるステータスデータ入力が、既に述
べたように、シーケンサ２６へマルチプレクサさ
れる。 パイプラインレジスタ４４はＤラツチと称され
るレジスタで、ALU４２（第２図）への入力デ
ータを格納するために使われる。このユニツトタ
イプは、「バイポーラマイクロプロセサロジツク
インタフエース」（「Bipolar Microprocessor
Logic Interface」）（アドバンスト・マイクロデ
バイセズ・インコーポレーテツド発行、住所
94088、カリフオルニア州、サニーベイル、トン
プソンプレイス、901番地）というタイトルの著
書、５〜166ページで説明されている。 注目すべきことは、このデータリンクプロセツ
サには自己テストルーチンが備わつており、これ
によつて実際のデータワード転送オペレーシヨン
を始める前に、様々なカードユニツトの内部オペ
レーシヨンをチエツクできる。 スレーブケース３７は、PROMユニツトで、
フオーマツタカードユニツト３から来る無効のオ
ペレータを制限するのに使われる。このようにし
て、フオーマツタ３から、何らかの無効のコマン
ド及びアドレスデータが受信されると、スレイブ
ユニツト３７がコマンド実行を阻止し、リザルト
デイスクリプタ（結果記述子）を介して、そのよ
うな無効のオペレータの事をホストに知らせる。 フオーマツタカードユニツト３ このフオーマツタカードユニツトの目的は、や
りとりする対象のデイスクドライブを選択し、そ
してデータを供給することであり、この結果、特
に選択されたデイスクドライブの選択された領域
が、読み出しオペレーシヨンと書き込みオペレー
シヨンのどちらに対しても、アクセスされる。 第３図からわかるように、データワードは、ト
ランシーバ７０によつて、フオーマツタ３とホス
トアダプタ２との間で転送される。 ホストアダプタとフオーマツタとの間のアドレ
スデータはトランシーバ７０を介して転送され
る。このトランシーバ７０は、ゲート７４及び７
５によつてモニターされるコントロールラインを
通してコントロール信号を受信するＭバスコント
ローラ７６によつて、制御される。又、このＭバ
スコントローラ７６は情報をゲート７４を介し
て、第３図のコントロールラインへ送信すること
もできる。 ホストアダプタカードユニツトと同様に、フオ
ーマツタカード３は、マイクロプログラム式のコ
ントローラシーケンサ８８から入力アドレスを受
信するところの制御記憶９０を持つ。このシーケ
ンサ８８は色々なデータを、テスト（TST）回
路８２，８４，８６、制御記憶９０、そしてマス
キング（MSK）回路７７，７８及び７９から受
信する。ベクトルRAM８９は、第２図のスタツ
クカウンタに似たカウンタで、制御記憶９０へア
ドレスデータを与える。 第３図で、一組の算術論理ユニツト８０が、デ
ータバスライン上のいかなるデータワードに対し
ても、処理及びデータ操作をなすことができるよ
うに、データバスに対して設けられている。 マスク回路はマスクレジスタ７７、マスクユニ
ツト（MSK）７８、それにエンコーダ
（ENCOR）７９から成り、不必要なデータを消
却すること、そして制御記憶９０のためのアドレ
スを展開するのに必要なデータをベクトルRAM
８９へ送ることのために、使われる。 テスト回路８２，８４，８６はステータステス
トを実行し、信号データを制御記憶９０のための
シーケンサ８８に与えるために、16ビツトのデー
タをフオーマツタRAMバツフア２２₂から受信す
る。 定数マルチプレクサ（MUX）９２及び９４
は、リセツト及び初期化のデータパターンの格納
庫として使われ、この初期化データパターンは、
クリアオペレーシヨン後、様々な回路をリセツト
及び初期化するために使われる。 アドレス（ADR）レジスタ９６は、アドレス
をフオーマツタバツフアRAM２２₂と属性テーブ
ル９７の両方へ提供するために使われる。この属
性テーブル９７は８台の個々のデイスクドライブ
ユニツトに対するセクタ番号、開始アドレス、終
了アドレス、ドライブ当りのヘツド数及びトラツ
ク当りのバイト数等に関する情報を与えるデータ
の特殊なテーブルである。 フオーマツタバツフアRAM２２₂はデータバツ
フアとして使われ、選択されたデイスクドライブ
からホストアクセスアダプタ２カードユニツトへ
転送されるデータワードを、一時的に保持する。 セクタフオマツト９８と称するユニツトは、84
セクタと42レコードを持ち、セクタフオマツトの
プロトコルに必要となるゼロパターンを提供す
る。このユニツトは、２セクタを含む１レコード
のフオーマツト化に必要なパターンタイミングを
提供する。 マイクロデコーダ９９は、制御記憶９０から受
信されたマイクロードをデコードし、ユニツト９
８からセクタフオーマツトを選択し、更にコント
ロールデータをＭバスコントロール回路７６に与
える。 レジスタ１００は先入れ先出しレジスタ
（FIFO）で、直列（シリアル）から並列（パラレ
ル）の変換または並列から直列の変換に使われ、
これはデイスクユニツトから受信された直列デー
タがホストへ送られるために並列形式に変換され
たり、またその逆、即ち、ホストからの並列デー
タが選択されたデイスクドライブへ送られるため
に直列データに変換されるのである。 シフトレジスタ１０１は、（インタフエースか
らゲート１１２、ゲート１１３及びレジスタ１０
１を介して来る）読み取りデータをFIFO１００
に送信するのに使われる。そのデータは、その
後、データバスの上に置かれる。ユニツト１０２
は、データを循環冗長誤り検出訂正部１０３
（CRCECC）に与えるゲートである。ここで、必
要があれば、各データフイールドは正確さを期し
てチエツクされ、誤り訂正符号によつて訂正され
る。 ゲート１０４、フリツプフロツプ（Ｆ／Ｆ）１
１０それにゲート１１１等は、選択されたデイス
クドライブユニツトへ書込みデータを送信するた
めに、FIFO１００からのそれらのデータをイン
タフエース４へ再送信するためにある。 ゲート１０５は、“ユニツト選択（ユニツト
SEL）”（識別）信号をインタフエース４からフオ
ーマツタ３へ、付勢するためにある。 レジスタ１０６及びゲート１０７は、実行され
る命令に従つて、データワードがケーブルＡ（第
５図）上において、フオーマツタデータバスから
選択されたデイスクドライブへと転送されること
を可能にする。 レジスタ１０８及びドライバゲート１０９は、
データがマイクロコードデコーダ９９からインタ
フエースユニツト４（第３図）へ転送されること
を可能にする。 ゲート１０４及びフリツプフロツプ１１０は、
デイスクドライブからの書き込みクロツク信号を
使つて、データ転送の同期を制御する。 ゲート１０９はドライブ（DRV）タグと称し、
デイスクドライブへタグ情報データを供給する。 デイスクドライブユニツトのフオーマツト： ストレージモジユールデバイスデータリンクプ
ロセツサとともに使われるデイスクパツクは、そ
れぞれ４又は６枚のデイスク盤を含むタイプにす
る事ができる。一番下のデイスクの底面には、基
準サーボパターンが工場で前もつて書き込まれて
いる。各々のパツクは、サーボトラツクから生成
され、１つのトラツクの始まりを示すところの信
号によりインデツクスされる。データは１セクタ
フオーマツトにつき180バイトで格納される。セ
クタアドレスは初期化機能により、コントローラ
を介して、二進表示でパツク上に書き込まれる。
ドライブは前もつてソフトセクタモードにセツト
される。このソフトセクタモードとは、セクタパ
ルスが、インデツクスに同期化した可変バイトカ
ウンタから生成されることを意味する。 各々のレコードは次の３つの領域に分けられ
る。即ち、(i)制御アドレス領域と、(ii)２つのデー
タ領域である。 制御領域は次の目的のために使われる。 (1) セクタアドレスのために、ビツトの同期化及
びキヤラクタのフレーム化を確立するため、 (2) セクタアドレスを含むため、 (3) ヘツド切換のためのデイレー（ギヤツプ）を
含むため、 (4) データのために、ビツトの同期化及びキヤラ
クタのフレーム化を確立するため、 (5) アドレスエラー検出のためのエラーコードを
含むため。 ２つのデータ領域(ii)は、それぞれトラツク上に
ユーザーデータ記憶領域を含む。すべてのデータ
領域は前記制御領域によつて分離される。 各シリンダ当りＮ個のスペアレコードが、各シ
リンダの最後に設けられている。すなわち、この
スペアレコードは最高位の番号のヘツドの最後の
５レコードである。Ｎという数は、それぞれのド
ライブタイプによつて異なり、これは、第３図と
関連して説明されたフオーマツタカードユニツト
上の装置属性テーブル９７において明確にされ
る。例えば、あるタイプのデイスクドライブで
は、Ｎの値は“５”スペアレコードと等しい。 各ユニツトの最後のシリンダは、ドライブの保
守のためにリザーブされている。保守領域の開始
セクタアドレス及び終了セクタアドレスは装置属
性テーブル９７により与えられる。 フオーマツトの説明： デイスクパツクは第７図に示されたトラツク／
セクタフオーマツトを用いる。 １トラツクは42レコード（物理的セクタ）に分
割され、各レコードは２つの180バイト（論理的）
セクタ部分を含む。各レコードは、レコード開始
（BOR）ギヤツプ（GAP）、ヘツダー、２つのセ
クタ（それぞれ、セクタの開始ギヤツプを持つ）、
それにレコード終了（FOR）ギヤツプから成る。 ヘツダー（第７図） ヘツダーは、アドレス同期（SYNC）バイト
（16進表示で19）、及びアドレスフイールドから成
る。このアドレスフイールドは更に以下のように
細分化される： (i)：フラグフイールド、 (ii)：シリンダアドレスフイールド、 (iii)：トラツクアドレスフイールド、 (iv)：セクタアドレスフイールド、及び (v)：アドレスのための循環冗長チエツク（CRC）
フイールド である。 ４ビツトのフラグフイールドは、“不良セクタ”
のフラグビツトを含み、そして２つのリザーブさ
れたビツト（常に０）に加えて、“再配置セクタ”
と称するフラグビツトをも含む。 セクタ（第７図） それぞれのセクタは： ※セクタの開始（BOS）ギヤツプ、 ※データ同期バイト（19H_EX）、これは２進で
00011001、 ※180バイトのデータ領域、 ※データ誤り訂正符号（ECC）フイールドと
から成る。 上記“ギヤツプ”（GAP）はすべてゼロを含
む。レコードの終了（EOR）ギヤツプの大きさ
は各トラツクの最終セクタについて異なる。 第７図からわかるように、それぞれのフイール
ドは次の通り定義される。 (1)：GAP1：16バイト…このギヤツプはヘツド選
択（最小５マイクロ秒）を可能にするために必
要である。 (2)：VFO同期（SYNC）：11バイト…このフイー
ルドはすべてゼロを含み、デイスクドライブ内
の可変周波数発信器（VFO）が新しいデータ
への過渡及びデイスクのスピードに同期する事
を可能にする。これにはBOR及びGAP2にも
含まれる。 (3)：アドレス同期（ADDR SYNC）：１バイト
…このフイールドはアドレスの開始を識別し、
コントローラのバイトカウンタを同期化する。
これは16進表示で19のパターンをもつ。 (4)：アドレスフイールド：６バイト…このフイー
ルドは４ビツトのフラグフイールドに、12ビツ
トのシリンダアドレスフイールド、８ビツトの
トラツクアドレス又はヘツドアドレス、そして
８ビツト（１バイト）のセクタアドレス、更に
アドレスエラー検出のための２バイトのCRC
（循環冗長検出）エラーコードから成る。 (5)：GAP2：19バイト…このギヤツプは全部ゼロ
である。これは書き込みドライバーが動作開始
する時間を与える書込みの「継ぎ目」のための
１バイト、そしてVFO同期のための最小11バ
イトを含む。残りの部分はコントローラのデイ
レーによつて必要とされる。 (6)：データSYNC：１バイト…これは、データフ
イールドの開始を識別し、コントローラ内にあ
るバイトカウンタと同期するためにある。これ
は16進表示で19のパターンをもつ。 (7)：データフイールド：180バイト…これはユー
ザーに開放されたデータフイールドである。 (8)：データECCフイールド：４バイト…データ
エラーを検出し更に訂正するための符号。訂正
コントローラ１０３によつてECCが各18バイ
トのデータフイールドに対してエンコードさ
れ、続いてデコードされる。 (9)：GAP3：これは０から40番のレコードに対し
ては46バイトで、41番のレコードに対しては30
バイトで構成される。このEOR（エンドオブレ
コード）ギヤツプは始めはすべてゼロの部分で
あつて、次に書込みゲートの動作オフ部分に移
行する。書込み動作終了時のトランジエントが
エラーを起すのを防ぐために最小４バイトのゼ
ロが不可欠であり、そして書込み時のエンコー
ド／読出し時のデコードに基ずくデイレー時間
のために１バイト（８ビツト）のゼロが不可欠
である。これは、セクタパルスタイミングへの
書込みゲートのパルスタイミングに依存する
GAP1でもつて操作される。 第８図からわかるように、シリンダアドレスは
1.5バイト（12ビツト）のデータビツトを使う。
トラツクアドレスは１バイトの８ビツトのデータ
を使い、セクタアドレスは８ビツト（１バイト）
のデータを使う。１つのセクタアドレス
SSSSSSS0によつて位置付けられるデータの第１
あるいは第２のいずれかの物理的セクタを選択す
るためには、セクタアドレスの最下位ビツト
（LSB）（このビツトはデイスク盤上に書かれた
フイールドには含まれていない）は“０”もしく
は“１”でもよい。 インタフエースカードユニツト 第４図を参照すると、インタフエースカードユ
ニツト４が示されている。カードユニツト４ａ及
び４ｂはそれぞれ第４図のパターンに従う。 ４台のデイスクドライブユニツト（D₀，D₁，
D₂，D₃）への接続が、ドライバＤを通して書込
みオペレーシヨンのためのデータ転送ライン（こ
れをWTと称する）接続で示されている。同様
に、読出しオペレーシヨン時のデータ転送オペレ
ーシヨンが、Ｒと称するレシーバゲートを介して
達成される。それぞれのデイスクドライブユニツ
トは、Rsと記されたレシーバーを通過するユニ
ツト選択ラインをも持つ。 インタフエースカード４の主な目的は、与えら
れたデイスクドライブユニツトをフオマツタカー
ド３へ接続するためのユニツト選択信号（USS）
を受信して、読出しあるいは書込みの適切なデー
タ転送オペレーシヨンが達成されるようにするこ
とである。 このユニツト選択信号は１グループ８本の信号
ラインのうちのいづれの１本からも来ることがで
きる。 このユニツト選択信号（USS）は、次の２つ
の源から生成される： (i)：デイスクドライブユニツト、 (ii)：１グループのジヤンパーのうちの１つジヤン
パー。 このユニツト選択信号はドライバ１０５（第３
図）を介して１１５内のユニツト選択ロジツクへ
送信される。続いて、１１５のこの選択ロジツク
はどの“機能”がリクエスト（要求）されている
のか、つまり、機能がユニツトタイプ（ジヤンパ
ー）の読出し機能であるのか、ユニツトタイプ
（デイスクドライブ）の読出し機能であるのかを
決定する。 このユニツトタイプ機能は８本のUSSライン
（０−７）のすべてを使い、一方、ユニツト選択
機能は８本のラインのうち選択された１本のライ
ンだけを使う。 ジヤンパーによる情報がフオマツタユニツト３
に示すのは、どの“タイプ”のデイスクドライブ
が接続されているのか、言い換えれば、それがい
かなる製造タイプで、いかなるシリンダ、トラツ
ク及びセクタ容量であるのかということである。
例えば、第７図ではメモレツクス社の２つのタイ
プのデイスク、214型と226型が示されている。 ジヤンパーによる識別から、フオマツタ３は第
３図の属性テーブル９７をアドレスして、その特
定のタイプのデイスクドライブについて使用可能
な特性に関する特定の情報をアクセスする。 このようにして、選ばれたドライブユニツトか
ら受信したいかなるデータワードも、RDという
記号で示されたデータライン上のレシーバーゲー
トを介して転送され、フオマツタ３、及びバツフ
ア２２₂へ渡される。 同様に、データラインWR上の書込みデータは
フオマツタ３のバツフア２２₂から受信され、ゲ
ートドライバＤに渡されて選ばれたドライブユニ
ツトへ送られる。 ドライバゲート１１７，１１９，１２１及び１
２３は、ジヤンパーと共に働いて、信号を、フオ
マツタ３に行くユニツト選択ラインに供給するよ
うになされる。このジヤンパーは、デイスクドラ
イブユニツトについてのそのタイプを識別するよ
うに動作する。 ドライバゲート１１６，１１８，１２０及び１
２２はユニツト選択信号をフオマツタ３に伝える
ために使われる。ユニツト選択ロジツク１１５は
また、１つのユニツトだけが選択されたことを示
す信号をフオマツタ３に送るために、PROM９
７及びユニツト選択ゲートR_Sから信号を受信す
る。 ドライバゲート１２５，１２７，１２９及び１
３１はRDデータライン上でいかなる読出しオペ
レーシヨンをも可能となるように使われる。これ
らのゲートは１１５によつて制御される。 電源検出ロジツクユニツト１５０はチヤンネル
レデイ（CHNLRDY）信号を備え、選ばれたデ
イスクユニツトの中に電源供給上の問題があるか
どうかを検知する。電源供給上の問題がデイスク
モジユールにおいて検出されると、その問題のデ
イスクインタフエースが遮断される。 第４図で示すように、デイスクドライブからフ
オマツタ３へのクロツクラインもある。このライ
ンは書込みドライブクロツクラインと呼ばれ、選
ばれるデイスクについての、データの書き込み及
び読み取りの間に、クロツクオペレーシヨンを供
給するために使われる。 ユニツト選択ロジツク１１５（第４図）は、各
デイスクドライブモジユール（D₀，D₁，D₂，…，
D₇）からの入力を受信し、１つのデイスクモジ
ユールだけが応答したかどうか（エラー）を確認
する目的で、これらのインプツトをスキヤンする
ように動作する。もし２つ以上のデイスクモジユ
ールが応答したならば、このロジツク１１５はエ
ラー信号をフオーマツタユニツト３に出力する。
このフオーマツタはエラー（多重応答）をホスト
アダプタユニツト２に報告し、このホストアダプ
タがホストコンピユータ１０に信号を送る。こう
して、フオーマツタはエラー信号を起こしたオペ
レータ（OP）のリトライを開始する。 ロジツク回路１１５はプログラムアレイロジツ
ク（PAL）ユニツトであり、その典型的な版を
製造したのはモノリシツクメモリリーズインコー
ポレーテツド（住所は95050、カリフオルニア州、
サンタクララ、ミツシヨンカレツジ通り2175）で
ある。このユニツトは、「PAL−プログラム可能
ロジツクのハンドブツク」（1983年、第３版、モ
ノリシツクメモリーズインコーポレイーテツド発
行）の中で、20X4 PALとして説明されている。 第４図の電源検出ロジツク１５０が、ホスト１
０、ホストアダプタ２、フオーマツタ３及びイン
タフエース４（４ａ，４ｂ）の電圧レベルをモニ
ターするように使われる。もしこれらのユニツト
へ供給されるいかなる電源でも特定の電圧より低
くなつたら、その電源検出部ユニツト１５０はデ
イスクモジユールとのデイスクドライブインタフ
エースの接続をオフにする。 参考のために挙げられた特許に示されているよ
うに、ホストシステム１０は、DLPに対して、
Ｉ／Ｏデイスクリプタ（命令）及びその特定の命
令サイクルを識別するデイスクリプタリンクを送
る。このDLPは必要なオペレーシヨンを実行し、
その命令の状態（完全、不完全、エラー等）を示
すためにリザルト／デイスクリプタ（結果記述子
＝Ｒ／Ｄ）をホストへ返す。 そのリザルト／デイスクリプタフイールドは、
Ｉ／Ｏデイスクリプタ命令の実行が不完全である
場合における“リトライ”のために、ホスト１０
が必要とするすべての情報を提供する。 リザルト／デイスクリプタは次のような“例
外”状態を（ホスト１０に対して）直ちに報告す
るように使われる。 (a)：Ｉ／Ｏデイスクリプタあるいはデイスクリプ
タリンクの垂直または水平パリテイ・エラー、 (b)：（周辺装置に対しての）無効なユニツト番号
の検出、 (c)：その指定された周辺装置ユニツトに対する
（RAM２２にある）命令キユーが既に満杯、 (d)：読み出しまたは書き込みエラー。 ホストはDLPが現在のOP（オペレータ）を受
信するまで、（DLPから）切り離れないで、他の
コマンドオペレータを処理することも送ることも
ない。エラー状態を有するコマンドオペレータは
実行もされず、又メモリキユーにも格納されな
い。 デイスクの磁気層領域に“メデイアエラー”を
起こす何らかの欠陥があれば、これはリザルト／
デイスクリプタワードの“例外ビツト”に反映さ
れる。これらの例外ビツトが、欠陥のあるセクタ
の位置を識別する。 エラー修復 データリンクプロセツサは自動的なエラー修復
オペレーシヨンを以下のエラーに対して行う。 (i)：シークエラー…これは所望のシリンダ及びト
ラツクに位置決めするのに困難が発生する事で
ある。 (ii)：リードエラー…これは不良アドレスまたは不
良（正しくない）データによる。 シークエラーがあると、DLPは、シリンダ
“０”へ再位置決めし、続いて、所望のシリンダ
及びトラツクへシークをリトライすることによつ
て、リトライ動作を行う。 “不良アドレス”データ（BA）または不良デ
ータ（BD）として表れるリードエラーがある
と、DLPはトラツクオフセツト、即ち、ヘツド
を名目上の中央に位置させ、次に内側方向へのオ
フセツト、次に外側方向のオフセツトを行つて、
正しいアドレス、正しいデータが得られるまで９
回読み出しをリトライする。データが依然として
正しくなければ、フオーマツタはECCをポイン
タとして使うことによつて、データを訂正しよう
と試みる。 DLPはデータを検証／EPC OPと称するオペ
レータを使う。この命令はDLPに読み出しエラ
ーのチエツクをさせる。DLPは論理アドレスが
示したセクタを読み取り、(i)読出しエラーまた
は、(ii)メデイアエラー、又は(iii)）シリンダの最後
に遭遇するまで、読み取りを続ける。 それぞれのセクタについて、DLPはインデツ
クス（第７図）に対するセクタの位置、アドレス
及びデータEPC（エラー保護符号）フイールド、
それにデータフイールドを検証する。 そのデータフイールドの内容は、書き込みデー
タとしてDLPへ転送された16ビツトのテストパ
ターンと比較される。このようにして、“正しい”
読み取りまたは“エラー”読み取りがスポツトさ
れる。 ストレージモジユールデバイスデータリンクプ
ロセツサは、前述のように、ホストが生成した
Ｉ／Ｏデイスクリプタと呼ばれる命令の下で動作
する。典型的なＩ／Ｏデスクリプタのフオーマツ
トが、表に、５ワード構成で示されている。そ
れぞれのワードは、４ビツトのグループＡ、グル
ープＢ、グループＣそれにグループＤとして示さ
れた４つの領域ポジシヨンを持つ。各フイールド
の名称及び機能は下に示す表に説明されてい
る。

【表】 （０〜７で指定された）特定のデイスクドライ
ブモジユールを選択するために、それぞれのコマ
ンドオペレータ（OP）は使われるべき特定のデ
イスクモジユールを指定する。フオーマツトOP
（Ｉ／Ｏデイスクリプタ）は表に典型例として
示されているように使われる。基本的に、３ワー
ドがドライブユニツト番号、シリンダアドレス、
ヘツド（トラツク）アドレス及び必要なセクタア
ドレスを指定する。これらは次の表に示されて
いる。

【表】 データリンクプロセツサをテストするための保
守技術が幾つかある。そのうち一つの方法は、ホ
ストコンピユータによつてマスタコントロールプ
ログラム（MCP）と共に保守／信頼性テストを
流すことである。 このテストはシステム内で１つの特定のユニツ
トを見つけ出し切り離すことができる。 もう１つの方法は、内部に組み込みの診断ルー
チンであるDLP自己テストであり、DLPのいか
なる機能不全をも診断し、これらの不全を故障し
ている回路基板又はモヂユールにまで切り分けて
いく。 このDLP自己テストはデイスクドライブ周辺
装置、及びホストコンピユータ１０へのDLIイン
タフエースのどちらをもテストしない。この自己
テストは、DLPのロジツクモジユールのハード
ウエアをテストするように動作する。表が示す
のは、１ワード（16）ビツトを使う自己テスト開
始オペレータ及び４ワードのリザルト／デイスク
リプタであり、この４ワードはホスト１０の情報
として戻される。

【表】

【表】 自己テストの開始： 次の４つの方法が、自己テストを開始するため
に、SMD DLPに具備されている。これらの方法
は、いかなるベースのDLPとも互換性がある。 １ 自動的な自己テストは、ベースがパワーオン
されたときに実行される。これは完全なハード
ウエアテストである。 ２ 自己テストは手動で、押しボタンによつて開
始される。これは完全なハードウエアテストで
ある。 ３ 自己テストはDLIテストバス上のテストオペ
レーシヨンによつて開始される。このオペレー
シヨンは保守カードもしくはDLIにアクセス路
を持つシステムハードウエアによつて開始され
る。これにより、完全な自己テストまたは自己
テストの一部分を開始できる。 ４ DLPの自己テストは、ホストの開始した
Ｉ／ＯデイスクリプタをDLPに送ることによ
つて実行され得る。このデイスクリプタは、
PTD（周辺装置テストドライバルーチン）のよ
うな保守プログラムによつて送られる。更に、
サブシステムまたはモジユールのテストもＩ／
Ｏデイスクリプタによつて実行され得る。 DLPは次の３つのクリア信号のうちどれを受
信してもすぐに自己テストを開始する。その３つ
とは、ホストアダプタとフオーマツタカードの両
方の上に位置する押しボタンスイツチによつて生
成されるフオアプレーン（前面）クリア、パワー
アツプクリアそしてテストバスからの開始信号で
ある。 自己テストの開始後、DLPはその周辺装置及
びDLIインタフエースを不能にする。DLPが自己
テストを実行している時にそのDLPがアドレス
されると、DLPはゼロ（DLPが存在しない状態）
と表現される。DLPは、自己テストが首尾よく
完了するまでゼロ状態であり続ける。 手動自己テストの開始： ホストアダプタカード２及びフオーマツタカー
ド３はそれぞれ、手動の自己テストの開始及び自
己テストの結果報告のために使われる押しボタン
スイツチとLEDを持つ。 MCP実行中の自己テストの開始： （MCP＝ホスト１０のマスタコントロールプ
ログラム） MCPの実行中に自己テストが開始されるなら
ば、自己テストが開始されるべきDLPへ至るす
べてのホストからのすべてのバスが、自己テスト
に優先してリザーブされなくてはならない。これ
は自己テスト中のベース及びMCPの完全さを保
証するために必要である。 自己テストの実行中、DLIステートは妨害され
ない。自己テストの実行中にDLPがアドレスさ
れると、不能化されたステータスラインのため、
ホストからはゼロ状態にしか見えない。 Ｉ／Ｏデイスクリプタによる自己テストの開始： Ｉ／Ｏデイスクリプタによる自己テストの開始
は、PTD（周辺装置テストドライバルーチン）を
使つて行われる。Ｉ／Ｏデイスクリプタによる自
己テストの開始は、テストバスライン上で開始さ
れた自己テストがするようには、１つのモジユー
ル故障を識別できない。 Ｉ／Ｏデイスクリプタによるテストを開始する
時、識別のレベルがこのように低いのは、HDP、
MLI、接続モジユールそれにDLIがDLPにアクセ
スするように機能しなくてはならないという必要
があるからである。 HDPは第１図のホストシステム１０のホスト
依存型（デイペンデント）ポートであり、一方、
MLIはメツセージレベルインターフエースであ
り、DLIはデータリンクインターフエース（第１
図）である。 自己テストステータスＩ／Ｏは、フオーマツタ
カードが故障しているか否かをホストに知らせる
が、ホストアダプタカードは自己テストをパスす
る。 周辺装置コントローラにおける無用かつ時間を
浪費するオペレーシヨンを防止するため、実際に
オペレータを実行する前に、ハードウエアの動作
完全性をチエツクするのが有益である。 今説明しているデータリンクプロセツサ（周辺
装置コントローラ）は、ホストアダプタカード及
びフオーマツタカードを含み、パワーオン時、ま
たは各カード上の手動式押しボタンによつて、ま
たはホスト開始による自己テスト命令（Ｉ／Ｏデ
イスクリプタ）により、自己テストを開始する。 パワーアツプまたは手動による自己テストがな
されると、ホスト制御記憶３０は、第２図のホス
トアダプタカード２内のハードウエアをテストす
るように順序づけられ、その後、シーケンサ２６
は、正常に機能しているか機能不全かを示す信号
を受信する。シーケンサ２６は、機能不全信号が
あると、制御記憶３０に（第２図、回路３４を介
して）発光ダイオード２０ｄを点灯させる。この
発光ダイオードは、ホストアダプタカード２が正
常に動作しない場合に点灯し続ける。 同様に、第３図のフオーマツタカードユニツト
３はシーケンサ８８によつて順序づけられる制御
記憶９０を持ち、ハードウエア素子をテストす
る。続いてシーケンサ８８はカードユニツト３が
正常な機能か、あるいは機能不全かを示す信号を
受信する。機能不全が起こると、シーケンサ８８
は第３図制御記憶９０に、バスコントロール７６
を介して発光ダイオード２０ｆを点灯させる。自
己テスト中にいかなる機能不全も発生しなけれ
ば、制御記憶９０はバスコントローラを介して
LED２０ｆを不能に（ターンオフ）する。 自己テストオペレーシヨンの間は、DLP（デー
タリンクプロセツサ）へのホスト及び周辺装置の
接続は不能になる。 別の自己テストオペレーシヨンが、Ｉ／Ｏコマ
ンドデイスクリプタを介してホスト１０によつて
開始され、自己テストルーチンを開始する。 ここで、ホスト１０はDLPに接続され、自己
テスト開始命令を送信し、この命令はホスト１０
へのリザルト／デイスクリプタワードにより確か
められる。次に、ホストはDLPから切り離れ、
一方自己テストオペレーシヨンは、ホストアダプ
タカード２及びフオーマツタカード３において続
行される。機能不全が検知されなければ、DLP
は更にオペレーシヨンをするためにホストへ再接
続する。機能不全が検知されれば、DLPはホス
トへ再接続することなく、その機能不全のカード
ユニツトは発光ダイオードの“点灯した”状態を
維持する。 自己テスト結果報告： SMDDLPは、自己テストの結果を報告するた
めに、次の方法を具備する。それらのすべての方
法は、多数のデータリンクプロセツサを収納でき
るいかなるＩ／Ｏベースモジユールとも互換性が
ある。 １ 結果は、カードのエアシールドの外からも見
えるLED上に表示される。 ２ 結果はテストバスライン上に返される。 ３ 自己テストステータスＩ／Ｏデイスクリプタ
が自己テストの結果を戻す。 リザルト（結果）ビツトは、自己テストの結果
を得るすべての方法に対して同じフオーマツト及
び情報を持つ。LEDの表示ビツト（DPLY01−
02）と、自己テストステータスのリザルト／デイ
スクリプタワードの２ビツトは同じ意味を持つ。
もしDLPが自己テスト中であつたり、または自
己テストに失敗したり、またはオンライン故障を
見つけ出した場合、LEDが点灯し、テストバス
表示ラインはアクテイブLOWになり、自己テス
トステータスのリザルト／デイスクリプタワード
ビツトは真になる。第１のビツト、一番上の
LED及びDPLY01は、メインのロジツクボード
と関連して、自己テストの状態を表示する。もし
自己テスト実行に対して所定の時間の後に、
LEDがオンしていれば、ボードが故障したとい
うことである。テストに対して所定の時間の後に
第１のビツトと他のビツトが両方とも真であれ
ば、他にテストされた基板はないということ、あ
るいはメインロジツク基板が自己テストに失敗し
たということ、あるいはメインボードへの接続が
不良であるということである。 テストが開始されると、第１のビツトは真にセ
ツトされ、LEDはオンされ、DPLY01はHIGH
に、そしてＤ１は真になる。テストが成功のうち
に完了すれば、リザルトビツトはすべて偽とな
る。もし第１のボードに対するビツトが偽で、か
つ１つまたはそれより多くのビツトが真であれ
ば、その真であるビツトは、どのモジユールが故
障しているかということを示す。個々のシステム
に対する保守フローがモジユールの交換の順序を
決めるように続行される。 自己テストステータスオペレーシヨンは、リザ
ルトビツトとDLP内にある基板あるいはモジユ
ールとの間の対応を示す。 ホストの開始した自己テストの結果を、自己テ
ストステータスオペレーシヨンを使う保守目的に
対して得ることができる。これはPTD（周辺装置
テストドライバ）のようなプログラムを使うこと
によつて達成される。もし結果を戻せない程
DLPの動作が十分でない場合は、接続がなされ
る時にゼロ状態が現われる。ゼロ状態はホストに
よつて、存在しないDLPであると解釈される。 DLPがホスト１０によつてアドレスされると、
LCPON／Ｏと称するラインがアクテイブにな
る。この結果、“存在しない”DLPと、自己テス
ト中または自己テストに失敗したDLPとの区別
できる。（いずれのタイプでも存在しないDLPが
アドレスされると、LCPON／Ｏはアクテイブと
はならない）。LCPON／信号は、ホストがDLP
に接続されているかいないかを示すために使われ
る。 システムオペレーシヨン： 第１図及び第２図を参照すると、ホストアダプ
タカード２は、デイスクオペレーシヨンの要求を
ホストシステム１０から、MLI／DLI（メツセー
ジレベルインターフエース／データリンクインタ
ーフエース）によつて受信する。このようにし
て、要求データ（Ｉ／Ｏコマンド）がトランシー
バ２０を介して来て、RAMバツフア２２へ格納
される。ここで、OPレジスタ４６及びOPデコー
ダ４８が、要求されたオペレータOPの正当性を
チエツクするために使われる。パリテイ検査／発
生器５６はパリテイをチエツクし、パリテイが適
当でない場合、パリテイエラー（PE）フラグ５
８をセツトする。このパリテイエラーフラグは、
続いて制御記憶３０によつてチエツクされる。 ホストアダプタ２は、算術論理部（ALU）４
２及びＤラツチ４４を使つて、命令要求オペレー
タを更にチエツクし、更なるチエツクとして、ホ
ストからのコマンドリクエストオペレータの水平
パリテイワードを生成する。 シーケンスのこの段階では、ホストアダプタ２
はフオーマツタ３に、オペレータ（OP）がペン
デイングだということを通知する。ここでこのオ
ペレータはキユー（第６図）から、デバイスコン
トローラブロツク（DCB₀−DCB₇）のうちの１
つの中へ格納される。更に、DCBアクテイビテ
イマツプ（第６図のアドレスFAO）内にセツト
されるビツトがある。 “目覚し”アドレスが周辺装置アドレスカウン
タ（PAC）６４内で展開され、制御記憶３０に
よつてゲート６８を介してフオーマツタ６４（第
２図）へ渡されると、マイクロコードは、ライン
S_Xに沿つてシーケンサ３６へ、そして周辺装置
制御記憶３８まで送られ、この制御記憶３８によ
つて、書き込み命令がカウンタ６４の“目覚し”
アドレスにおいて発せられる。 フオーマツタ３はRAMバツフア２２のアクテ
イビテイマツプ（第６図）をアドレスFAOで読
み取り、この情報を使つて、第６図メモリ２２の
デバイスコントロールブロツクの適当なブロツク
（DCB０−DCB７）を読み取る。 フオーマツタ３は、適当なオペレータ（OP）
をRAMバツフア２２から読み取り、第６図でメ
モリマツプのブロツク３（DCB３）の拡大とし
て示されているフラグのコマンドデイスクリプタ
部分（CMND DESC）内にアクテイブフラグを
セツトアツプする。 ホストアダプタカード２は、ホストシステム１
０とバツフアメモリ２２（第６図）との間のデー
タ転送を制御する。これは制御記憶３０（第６
図）を介してなされ、その結果、リザルト／デイ
スクリプタ（Ｒ／Ｄ）が第６図（典型的なデータ
コントロールブロツクの拡大図として示される）
の“RSLT DESC”部分に生成される。１つの
フラグが割り込み（INT）メツセージ内にセツ
トされる。このようにして入出力オペレーシヨン
の最後に、ホストアダプタ２が（第６図）バツフ
アRAM２２にリザルト／デイスクリプタワード
を組み立てる。 第２図の制御記憶３０は基本的に、ホストアダ
プタシステム２の他のすべての要素に接続されて
おり、制御信号の送り出し、そして情報の受け戻
しを行い、これによつて制御記憶３０は実行され
るべき次の適当なルーチンを決定できる。 第３図に示したフオーマツタユニツト３は、論
理的なインターフエースを、ストレージモジユー
ルデバイスであるデイスクドライブとホストアダ
プタカードとの間で、Ｍバスにより提供する。 このようにして、フオーマツタ３は、アドレス
データのためのバス（ADRxx）、転送されてい
るデータワードのためのバス（DAxx）、そして
制御信号のためのバス等を提供する。続いて、ホ
ストアダプタカード２は、MLI／DLI（第１図）
と称するインターフエースバスを介してホストシ
ステム１０とインターフエースする。 フオーマツタ３は、(a)：ドライブ制御信号を、
制御記憶９０及びマイクロデコーダ９９を介して
生成し、この信号はレジスタ１０６，１０８それ
にドライバゲート１０７，１０９を介して、デイ
スクドライブへのインターフエースケーブルまで
送られる。このフオーマツタ３は、更に(b)：次の
ようにして、データ信号を生成する。(i)：書込み
オペレーシヨン時、ホスト１０及びホストアダプ
タカード２からのデータは、フオーマツタRAM
バツフア２２₂へ、そして、並列から直列フオー
マツトへの転換のためにFIFO１００へ、続いて
ゲート１０４及びフリツプフロツプ１１０を介し
て、次にドライバゲート１１１を介してインター
フエースカード４へ送られる。(ii)：読取りオペレ
ーシヨン時、選択されたデイスクドライブからの
データは、インターフエース４を介して、読取り
ライン上へ、そしてレシーバゲート１１２、更に
ゲート１１３及びシフトレジスタ１０１を介し
て、並列データへの転換のためにFIFO１００へ
転送され、次にフオーマツタのRAM２２₂へ送信
される。 次に、データワードは、トランシーバ７０を介
してＭデータバスへ、それからホストアダプタカ
ード２のバツフアRAM２２の中へ転送され、続
いてホストシステム１０へ送信される。 第３図に見られるように、フオーマツタ３は、
デイスクドライブからの前述のドライブの“ステ
ータス”についての全ての信号と、インターフエ
ース基板４を介して読み取り／書き込みオペレー
シヨンからの）“データ”信号とを受信する。 読み取り： デイスクリードオペレーシヨン中、フオーマツ
タ３は次のことを行う。 (a)：どの特定のドライブユニツトが選択されたか
に応じて、ゲート１２５，１２７，１２９，１
３１（第４図）のいずれかを介して、選択され
たデイスクからのシリアルデータを受信する。 (b)：シフトレジスタユニツト１０１により同期ビ
ツトパターンを解釈する。 (c)：第３図の循環冗長チエツク（CRC）及び誤
り訂正符号（ECC）ユニツト１０３を使つて、
データの正当性を確かめる。 (d)：FIFOレジスタ１００を使つて直列並列もし
くは並列直列変換を行う。 (e)：検出されたエラー状態のいかなるデータをも
送ることに加えて、並列のデータをホストアダ
プタバツフア、RAM２２へ送る。 書き込み： 書込みデイスクオペレーシヨン（OP）中、フ
オーマツタ３は次のことを行う。 (a)：FIFO１００を使つて、並列直列変換を実行
する。この結果、データは、フオーマツタ３は
RAM２２₂からFIFO１００へ転送され、次に
ゲート１０４及びフリツプフロツプ１１０へ渡
され、デイスクドライブへの送信のために、イ
ンタフエース４へドライバ１１１を介して送
る。 (b)：シリアルの書き込みデータを、ドライバ１１
１を使つてデータドライバへ、更にインターフ
エース４へ、そして選ばれたデイスクへと送信
する。 (c)：デイスクの回転と直列データとを同期させる
ために、“書き込みドライブクロツク”信号を
デイスクドライブから受信する。 このフオーマツタ３（第３図）には、エラー修
正を行うためのロジツクが備わつている。これは
ECCユニツト１０３が扱う。このユニツトは、
修正動作がなされるように、デイスクドライブユ
ニツトから来る誤り訂正符号に適合し、フオーマ
ツタ３の制御記憶９０へ情報を送る。続いて、リ
ザルト／デイスクリプタがホストアダプタに送ら
れ、それまでに起つたアクシヨンについて、ホス
トアダプタに知らせる。 インターフエースカード： 第４図に示すように、インターフエースカード
ユニツト４は、フオーマツタカードユニツト３と
デイスクドライブとの間のデータ転送のための接
続を供給する。これは基本的に、第５図に示すＢ
ケーブルでもつてなされる。 インターフエースカード４は第４図に示すドラ
イバ及びレシーバを有し、ドライバをＤ、レシー
バをＲとして示した。それぞれのデイスクドライ
ブユニツトは２つのレシーバ及び１つのドライバ
に接続される。この２つのレシーバは、ドライブ
ユニツト選択（R_S）及び読み取りオペレーシヨ
ン（Ｒ）のためであり、一方、１つのドライバＤ
は書き込みオペレーシヨンのためである。 第４図に示すように、ドライバ１１７，１１
９，１２１及び１２３に付属してジヤンパースイ
ツチがある。これらのスイツチは、これらのドラ
イバに接続した４台のドライブユニツト各々のた
めのユニツト識別スイツチとして使われる。 インターフエースカードユニツト４の第４図で
は、ユニツト選択ロジツク１１５は、信号が多重
にユニツトが選択されたことを示すときのエラー
状態を検出するのに使われる。いかなる与えられ
た時間にも、適法にはただ１つのユニツトしか選
択されないので、このような状態はエラー状態を
構成する。多重ユニツト選択信号が受信されたと
きは、目的のデイスクドライブユニツトの識別及
び選択のために、修正が開始されなくてはならな
い。 多重ユニツト選択のエラー信号が発生したと
き、１１５のプログラム化されたロジツクを介し
て、ユニツト選択メカニズムを禁止もしくは停止
する。 前述のように、第４図の電源検出ロジツク１５
０は、システム電源のデータリンクプロセツサの
カードユニツト２，３、又は４、又はシステム電
源のいずれかに電源故障が検出されるといつで
も、デイスクドライブインターフエースをオフす
るように使われる。 第５図に示すように、Ａケーブルは、フオーマ
ツタユニツト３から直接、デイジーチエイン結合
のD₀〜D₇デイスクドライブユニツトへ行く。 インターフエースユニツト４は２つのインター
フエースカード４ａ及び４ｂからなる。カード４
ａは４台のドライブモジユールD₀〜D₃に対して
B_Xケーブルを、カード４ｂは４台のモジユール
D₄〜D₇に対してケーブルを提供する。 ユニツト選択ロジツク１１５（第４図）は、
“ユニツト選択”信号（例えば、ユニツト２から
そのレシーバR_Sを介してロジツク１１５へと来
るように）を受信すると、直ちに第５図のインタ
ーフエースカード４ａを選択する。しかし、もし
ロジツク１１５が２つ以上の“ユニツト選択”信
号を受信すると、ドライバ１２５，１２７，１２
９及び１３１を“不能”にすることによつて、デ
イスクドライブユニツトへのコミユニケーシヨン
ラインを停止する。 特定のデイスクドライブ及び特定のシリンダ及
びヘツド領域を選択するためのアドレスのフオー
マツト化に関して、ホストシステム１０は二進の
（第８図）アドレスをデータバツフアRAM２２
へ与える。このデータはデータコントロールブロ
ツクDCB（第６図）内に格納されて、フオーマツ
タのデータバツフアRAM２２₂へ送られる。 この情報は次に、シリンダデータ、ヘツドデー
タ及びセクタデータに変換されてから、Ａケーブ
ル上を通つて、選択されたデイスクドライブユニ
ツトへ直接的に送信される。 シリンダデータ、ヘツドデータ及びセクタデー
タは、選択されたデイスクドライブに送られる前
は、フオーマツタのデータバツフアRAM２２₂内
に存する。 第３図に示す読取りデータライン“RDデー
タ”を参照すると、データワードはデイスクから
インターフエース４を介してレシーバ１１２に来
る。その後、このデータワードはゲート１１３及
びシフトレジスタ１０１を介してFIFOレジスタ
１００へ、更にゲート１０２及び１０３へ送られ
て、入つて来るデータのためにECCを生成する。 シーケンスのこの段階で、算術論理部（ALU）
８０を使つて生成されたECCワードとデイスク
からのECC読取りとの比較がなされ、こうして
この算術論理部８０は“OK”（付勢信号）を制
御記憶９０に与え、データワードをデイスクドラ
イブからフオーマツタデータRAM２２₂内へ、続
いてデータバス上からホストアクセスデータ
RAM２２へ、更にデータバス上からホストシス
テム１０へ転送し続けることができる。 前述のデータリンクプロセツサ及びデイスク周
辺装置システムが好ましい実施例において説明さ
れた一方、他のバリエーシヨン及び実施例は実施
され得るが、依然として添付のクレームに規定さ
れたようなコンセプトによつて成し遂げられる。 発明の効果 以上説明したように本発明によれば、多くの異
なるタイプのデイスクドライブモジユールを接続
することが可能な周辺装置コントローラ内の全て
のデータ転送論理を自己テストすることができ
る。