JPH05343820A - Circuit board for multichip module - Google Patents

Circuit board for multichip module

Info

Publication number
JPH05343820A
JPH05343820A JP4144125A JP14412592A JPH05343820A JP H05343820 A JPH05343820 A JP H05343820A JP 4144125 A JP4144125 A JP 4144125A JP 14412592 A JP14412592 A JP 14412592A JP H05343820 A JPH05343820 A JP H05343820A
Authority
JP
Japan
Prior art keywords
mesh
wiring
wiring pattern
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4144125A
Other languages
Japanese (ja)
Inventor
Junko Kobayashi
淳子 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4144125A priority Critical patent/JPH05343820A/en
Publication of JPH05343820A publication Critical patent/JPH05343820A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE:To obtain always high-speed and stable propagation characteristic of an electric signal by a method wherein the characteristic impedance of an interconnection is increased easily by a comparatively simple means or without a need for a complicated operation or the like. CONSTITUTION:This circuit board is provided with followings: a wiring pattern layer 4; and mesh ground patterns which have been arranged and installed integrally, via insulating layers 3a, 3b, on main-face sides of the wiring pattern layer 4. Each mesh opening part of the mesh ground patterns 6a, 6b is shaped to be a hexagon which is provided with two sides which are parallel to the direction of adjacent interconnections 4a of the wiring pattern layer 4, or each mesh pitch of the mesh ground patterns 6a, 6b is selected and set in such a way that each mesh pitch which is parallel to the direction of the adjacent interconnections 4a of the wiring pattern layer 4 is smaller than each mesh pitch which is perpendicualr to the direction of the interconnections 4a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマルチチップモジュール
用回路基板に係り、特に高速動作型のモジュールの構成
に好適するマルチチップモジュール用回路基板に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board for a multi-chip module, and more particularly to a circuit board for a multi-chip module suitable for a high speed operation type module configuration.

【0002】[0002]

【従来の技術】高速動作が可能な半導体素子などを搭載
・実装して成るマルチチップモジュールは、たとえばコ
ンピュータなど各種の電子機器類に使用されつつとあ
る。そして、この種のマルチチップモジュールの構成に
は、一般に図6に断面的に示す構造の回路基板が使用さ
れている。すなわち、厚膜多層配線基板1と、この厚膜
多層配線基板1面上に一体的に配置された金属層からな
るグランド層2aと、このグランド層2a面上に一体的に配
置された絶縁層3aと、この絶縁層3a面上に一体的に配置
・形成された金属層(膜)から成る配線パターン層4
と、この配線パターン層4面上に一体的に配置された絶
縁層3bと、この絶縁層3b面上に一体的に配置された金属
層からなるグランド層2bとで、マルチチップモジュール
用回路基板を構成(形成)している。なお、前記配線パ
ターン層4は、一般的に絶縁体層を介して互いに直交す
る形で所要の配線が形成され、かつ所定の交点で、介挿
させてある絶縁体層にヴィアホール接続を設けて所要の
信号配線回路を形成する構成と成っている。ところで、
このような回路基板を、高速動作するマルチチップモジ
ュールの構成に用いる場合は、高速でかつ安定した電気
信号伝搬特性を確保するため、前記配線パターン層4を
形成する各配線の特性インピーダンスとじっそうする半
導体チップの入力インピーダンスを整合させることが重
要である。
2. Description of the Related Art Multi-chip modules each having a semiconductor element or the like capable of high-speed operation mounted and mounted are being used in various electronic devices such as computers. A circuit board having a structure shown in cross section in FIG. 6 is generally used for the construction of this type of multi-chip module. That is, the thick film multilayer wiring board 1, the ground layer 2a made of a metal layer integrally arranged on the surface of the thick film multilayer wiring board 1, and the insulating layer integrally arranged on the surface of the ground layer 2a. Wiring pattern layer 4 composed of 3a and a metal layer (film) integrally arranged and formed on the surface of the insulating layer 3a
And an insulating layer 3b integrally arranged on the surface of the wiring pattern layer 4 and a ground layer 2b made of a metal layer integrally arranged on the surface of the insulating layer 3b. Is configured (formed). In the wiring pattern layer 4, required wirings are generally formed so as to be orthogonal to each other via an insulating layer, and via holes are provided in the inserted insulating layer at predetermined intersections. And a required signal wiring circuit is formed. by the way,
When such a circuit board is used in the construction of a multi-chip module that operates at high speed, in order to secure high-speed and stable electrical signal propagation characteristics, the characteristic impedance of each wiring forming the wiring pattern layer 4 is kept constant. It is important to match the input impedance of the semiconductor chip.

【0003】こうした要請に対応して、前記グランド層
2a,2bに方形の開口部を設けたメッシュ構成とすること
により、絶縁層3a,3bの膜厚を厚くせずに、配線パター
ン層4を成す配線4aの特性インピーダンスを制御する手
段が試みられ、また多くの注目を寄せられている。たと
えば図7(a) に透視・平面的に、また図7(b) に断面的
(図7(a) の A-A′線)に示すごとく、配線4aの特性イ
ンピーダンス75Ωを目標に、各グランド層2a,2bの厚さ
を 6μm 程度,メッシュグランドの開口率51.4%、配線
4aの厚さを 6μm 程度,配線4aの幅25μm 程度、絶縁層
3aの膜厚を46μm 程度,絶縁層3bの膜厚を20μm 程度と
それぞれ設定した構成のマルチチップモジュール用回路
基板において、配線4a3 の配線方向 lに対する各断面の
特性インピーダンス値を計算したところ、図8に曲線a
で示すごとくであった。ここで、メッシュグランドはメ
ッシュピッチ 300μm の方形を成し、かつ隣接する配線
4aの方向に対して、斜交する形で配置されている。な
お、この特性計算では図7(a) の B-B′線を l=0 とし
た。
In response to such a request, the ground layer
By using a mesh structure in which square openings are provided in 2a and 2b, a means for controlling the characteristic impedance of the wiring 4a forming the wiring pattern layer 4 without increasing the film thickness of the insulating layers 3a and 3b has been tried. , Has also received a lot of attention. For example, as shown in FIG. 7 (a) in a perspective / planar manner and in FIG. 7 (b) in a sectional view (line AA ′ in FIG. 7 (a)), each ground layer is aimed at the characteristic impedance 75Ω of the wiring 4a. Thickness of 2a and 2b is about 6μm, aperture ratio of mesh ground is 51.4%, wiring
Thickness of 4a is about 6μm, width of wiring 4a is about 25μm, insulation layer
When the characteristic impedance value of each cross section with respect to the wiring direction l of the wiring 4a 3 was calculated in the circuit board for the multi-chip module in which the film thickness of 3a was set to about 46 μm and the film thickness of the insulating layer 3b was set to about 20 μm, Curve a in FIG.
It was as shown in. Here, the mesh ground is a square with a mesh pitch of 300 μm, and the adjacent wiring
They are arranged obliquely with respect to the direction of 4a. In this characteristic calculation, the line BB 'in FIG. 7 (a) was set to l = 0.

【0004】このように、グランド層2a,2bとして、メ
ッシュピッチが比較的粗いメッシュを用いることによ
り、配線4aの特性インピーダンス(平均値)の選択幅を
広げ、本回路基板上に実装する半導体素子(チップ)の
入出力インピーダンスが比較的高い場合でも、確実なイ
ンピーダンス整合が可能となる。
As described above, by using a mesh having a relatively coarse mesh pitch as the ground layers 2a and 2b, the selection range of the characteristic impedance (average value) of the wiring 4a is widened, and the semiconductor element mounted on the circuit board is provided. Even when the input / output impedance of the (chip) is relatively high, reliable impedance matching is possible.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前記メ
ッシュピッチが 300μm と比較的粗の方形メッシュを、
グランド層2a′,2b′として構成されたマルチチップモ
ジュール用回路基板は、回路基板にたとえば接続用のス
ルホールを形設した場合、図9に要部を平面的に示すご
とく、そのスルホール5の形設により方形メッシュグラ
ンド層2a′,2b′の一部がいわゆる島抜きとなって、所
要のグランド電位を呈し得なくなり配線4aの特性インピ
ーダンスが大幅に変動してしまい、初期の目的・作用を
達成し得ない場合がしばしば起こる。
However, when the mesh pitch is 300 μm, which is relatively coarse,
The circuit board for a multi-chip module configured as the ground layers 2a ′ and 2b ′ has a shape of the through hole 5 as shown in FIG. 9 in plan view when a through hole for connection is formed on the circuit board. Due to the installation, some of the square mesh ground layers 2a ', 2b' become so-called islands, and the required ground potential cannot be exhibited, and the characteristic impedance of the wiring 4a fluctuates significantly, achieving the initial purpose and function. Often the impossible case occurs.

【0006】前記メッシュピッチが比較的粗の方形メッ
シュを、グランド層2a′,2b′とした構成での問題に対
し、メッシュピッチをたとえば 150μm と狭小化するこ
とも考えられる。このような観点から、前記図7(a),
(b) で図示の構成において、メッシュピッチを 150μm
とした以外は、同様に構成したマルチチップモジュール
用回路基板について、前記と同様に、配線4a3 の配線方
向 lに対する各断面の特性インピーダンス値を計算した
ところ、図8に曲線bで示すごとく、配線4a3 の特性イ
ンピーダンス値が低減する傾向が認められる。
It is possible to reduce the mesh pitch to, for example, 150 μm in order to solve the problem in the structure in which the ground layers 2a 'and 2b' are formed of the rectangular mesh having a relatively coarse mesh pitch. From such a viewpoint, as shown in FIG.
In the configuration shown in (b), the mesh pitch is 150 μm.
The characteristic impedance value of each cross section of the wiring 4a 3 with respect to the wiring direction l was calculated in the same manner as described above for the circuit board for a multi-chip module having the same configuration except that, as shown by the curve b in FIG. It can be seen that the characteristic impedance value of the wiring 4a 3 tends to decrease.

【0007】すなわち、無損失線路における特性インピ
ーダンスは、
That is, the characteristic impedance of the lossless line is

【0008】[0008]

【式】【formula】

(式中,L=インダクタンス、C=容量で表され、前記
メッシュピッチ 150μm のメッシュグランド層2a′,2
b′を配置した構成の場合の方が、メッシュピッチ 300
μm のメッシュグランド層2a′,2b′を配置した構成の
場合に比べて、配線4a3 に対して近接した構造を採るこ
とになる。したがって、配線4a3 に対する容量Cが増加
し、特性インピーダンスZの低減となり、所要の特性イ
ンピーダンスの付与・保持を達成することが困難であ
る。この構成において、特性インピーダンスを向上させ
る手段として、前記メッシュグランド層2a′,2b′の開
口率の向上、換言するとメッシュ線幅(太さ)を小さく
設定することも考えられるが、メッシュの製造・加工、
あるいはマルチチップモジュール用回路基板の製造など
が煩雑になり、生産性ないし経済性などの点で実用的で
ない。また、前記マルチチップモジュール用回路基板の
構成において、絶縁層3a,3bの厚さを比較的厚くして、
特性インピーダンスを増加させることも考えられるが、
製造プロセスや電気的特性などの点から実用的といえな
い。本発明は上記事情に対処してなされたもので、比較
的簡易な手段で、もしくは煩雑な操作などを要せずに、
配線の特性インピーダンスが容易に増加され、特性イン
ピーダンス設定範囲を拡げ、常に高速で安定した電気信
号の伝搬特性を呈するマルチチップモジュール用回路基
板の提供を目的とする。
(In the formula, L = inductance, C = capacitance, and the mesh ground layers 2a ′, 2 with the mesh pitch of 150 μm.
The mesh pitch is 300 when the b ′ is arranged.
Compared with the structure in which the μm mesh ground layers 2a ′ and 2b ′ are arranged, a structure closer to the wiring 4a 3 is adopted. Therefore, the capacitance C for the wiring 4a 3 increases, the characteristic impedance Z decreases, and it is difficult to achieve the required application and retention of the characteristic impedance. In this configuration, as a means for improving the characteristic impedance, it is conceivable to improve the aperture ratio of the mesh ground layers 2a ′ and 2b ′, in other words, to set the mesh line width (thickness) to be small. processing,
Alternatively, manufacturing of a circuit board for a multi-chip module becomes complicated, which is impractical in terms of productivity and economy. In the configuration of the circuit board for a multi-chip module, the insulating layers 3a and 3b are made relatively thick,
It is possible to increase the characteristic impedance,
It is not practical in terms of manufacturing process and electrical characteristics. The present invention has been made in response to the above circumstances, and is a relatively simple means or without requiring complicated operations,
An object of the present invention is to provide a circuit board for a multi-chip module, in which the characteristic impedance of the wiring can be easily increased, the characteristic impedance setting range can be expanded, and the electrical signal propagation characteristics can always be kept stable at high speed.

【0009】[0009]

【課題を解決するための手段】本発明に係るマルチチッ
プモジュール用回路基板は、配線パターン層と、前記配
線パターン層の主面側に絶縁層を介し一体的に配設され
たメッシュグランドパターンとを具備して成り、前記メ
ッシュグランドパターンのメッシュ開口部形状を、隣接
する配線パターン層の配線の方向に平行な2辺を有する
六角形とするか、あるいは前記メッシュグランドパター
ンのメッシュピッチを、隣接する配線パターン層の配線
の方向に平行するメッシュピッチを配線の方向に直交す
るメッシュピッチよりも小さく選択・設定したことを特
徴とする。
A circuit board for a multi-chip module according to the present invention comprises a wiring pattern layer and a mesh ground pattern integrally disposed on the main surface side of the wiring pattern layer via an insulating layer. The mesh opening shape of the mesh ground pattern is a hexagon having two sides parallel to the wiring direction of the adjacent wiring pattern layers, or the mesh pitch of the mesh ground patterns is adjacent to each other. The mesh pitch parallel to the wiring direction of the wiring pattern layer is selected and set smaller than the mesh pitch orthogonal to the wiring direction.

【0010】[0010]

【作用】本発明に係るマルチチップモジュール用回路基
板においては、具備するメッシュグランドの構成および
配置につき、メッシュの開口部形状を、隣接する配線パ
ターン層の配線の方向に平行な2辺を有する六角形とす
るか、あるいはメッシュピッチを、隣接する配線パター
ン層の配線の方向に平行するメッシュピッチを配線の方
向に直交するメッシュピッチよりも小さく選択・設定し
た構成としている。そして、この構成に伴いメッシュグ
ランドパターンが、高速で安定した電気信号の伝搬特性
上要求される特性インピーダンスの設定範囲を広くする
ことを可能とし、この回路基板上に実装する半導体素子
の入出力インピーダンスとのインピーダンス値の整合を
確実にする。
In the circuit board for a multi-chip module according to the present invention, regarding the configuration and arrangement of the mesh grounds provided, the shape of the openings of the mesh has six sides having two sides parallel to the wiring direction of the adjacent wiring pattern layers. The configuration is either rectangular or the mesh pitch is selected and set so that the mesh pitch parallel to the wiring direction of the adjacent wiring pattern layer is smaller than the mesh pitch orthogonal to the wiring direction. With this configuration, the mesh ground pattern makes it possible to widen the setting range of the characteristic impedance required for high-speed and stable electrical signal propagation characteristics, and the input / output impedance of the semiconductor element mounted on this circuit board. Ensure the matching of impedance values with.

【0011】[0011]

【実施例】以下図1〜図5を参照して本発明の実施例を
説明する。
Embodiments of the present invention will be described below with reference to FIGS.

【0012】実施例1 図1(a) ,(b) はマルチチップモジュール用回路基板の
要部構成例を、透視・平面的に(図1(a) )、また図1
(a) の A-A′線に沿って断面的(図1(b) )ににそれぞ
れ示したものである。そして、図1(a) ,(b) におい
て、1は厚膜多層配線基板1、6aは前記厚膜多層配線基
板1面上に一体的に配置されたメッシュの開口部形状が
六角形を成すメッシュグランド層、3aは前記メッシュグ
ランド層6a面上に一体的に配置された絶縁層3a、4は前
記絶縁層3a面上に一体的に配置・形成された金属層
(膜)から成る配線パターン層、3bは前記配線パターン
層4面上に一体的に配置された絶縁層、6bは前記絶縁層
3b面上に一体的に配置されたメッシュの開口部形状が六
角形を成すメッシュグランド層である。ここで、前記配
線パターン層4は、一般的に絶縁体層を介して互いに直
交する形で所要の配線4aが形成され、かつ所定の交点
で、介挿させてある絶縁体層にヴィアホール接続を設け
て所要の信号配線を形成する構成と成っている。また、
前記メッシュの開口部形状が六角形を成すメッシュグラ
ンド層6a,6bは、前期配線パターン4層に対し、隣接す
る配線パターン層4の配線の方向、つまり絶縁体層を介
して互いに直交に平行するように配置されている各配線
4aの配線が延長する方向に、前記六角形に開口したメッ
シュの2辺が平行する形態を採って配置されている。
Embodiment 1 FIGS. 1 (a) and 1 (b) are perspective and plan views (FIG. 1 (a)) of a main part of a circuit board for a multi-chip module, and FIG.
These are shown in cross section (Fig. 1 (b)) along the line AA 'in (a). In FIGS. 1 (a) and 1 (b), 1 is a thick film multilayer wiring board 1 and 6a is a hexagonal shape of openings of meshes integrally arranged on the surface of the thick film multilayer wiring board 1 A mesh ground layer, 3a is an insulating layer 3a integrally arranged on the surface of the mesh ground layer 6a, and 4 is a wiring pattern composed of a metal layer (film) integrally arranged and formed on the surface of the insulating layer 3a. Layer, 3b is an insulating layer integrally arranged on the surface of the wiring pattern layer, and 6b is the insulating layer
This is a mesh ground layer in which the shape of the openings of the mesh integrally arranged on the 3b plane is a hexagon. Here, in the wiring pattern layer 4, generally, required wirings 4a are formed so as to be orthogonal to each other via an insulating layer, and at a predetermined intersection, a via hole connection is made to the inserted insulating layer. Is provided to form a required signal wiring. Also,
The mesh ground layers 6a and 6b in which the openings of the mesh are hexagonal are parallel to the wiring pattern of the adjacent wiring pattern layer 4 in the direction of the wiring of the preceding wiring pattern layer 4, that is, orthogonal to each other via the insulating layer. Each wiring arranged as
The hexagonally opened mesh is arranged so that two sides thereof are parallel to each other in the extending direction of the wiring of 4a.

【0013】上記構成において、配線4aの特性インピー
ダンス75Ωを目標に、各メッシュグランド層6a,6bの厚
さを 6μm 程度,メッシュグランドの開口率58.2%、配
線4aの厚さを 6μm 程度,配線4aの幅25μm 程度、配線
4aのピッチ75μm 程度、絶縁層3aの膜厚を46μm 程度,
絶縁層3bの膜厚を20μm 程度とそれぞれ設定した構成の
マルチチップモジュール用回路基板において、配線4a3
の配線の方向に対する各断面の特性インピーダンス値を
計算したところ、図8に曲線cで示すごとくであった。
ここで、メッシュグランド層6a,6bは、配線4aの配線の
方向に平行なメッシュピッチ 225μm ,配線4aの配線の
方向に直交なメッシュピッチ 150μm ,配線4aの配線方
向に平行な辺の長さ37.5μm の六角形開口を成してい
る。なお、この特性計算では図1(a) の B-B′線を l=
0 とした。
In the above structure, the thickness of each mesh ground layer 6a, 6b is about 6 μm, the aperture ratio of the mesh ground is 58.2%, the thickness of the wire 4a is about 6 μm, and the characteristic of the characteristic impedance of the wire 4a is 75 Ω. Width of about 25 μm, wiring
The pitch of 4a is about 75 μm, the thickness of the insulating layer 3a is about 46 μm,
In the circuit board for the multi-chip module with the thickness of the insulating layer 3b set to about 20 μm, the wiring 4a 3
When the characteristic impedance value of each cross section with respect to the wiring direction was calculated, it was as shown by the curve c in FIG.
Here, the mesh ground layers 6a and 6b have a mesh pitch 225 μm parallel to the wiring direction of the wiring 4a, a mesh pitch 150 μm orthogonal to the wiring direction of the wiring 4a, and a side length 37.5 parallel to the wiring direction of the wiring 4a. It has a hexagonal aperture of μm. In addition, in this characteristic calculation, the line BB ′ in FIG.
It was set to 0.

【0014】前記配線4a3 の配線の方向に対する断面の
特性インピーダンス値(図8に曲線c)は71.3Ωであ
り、前記例示の図9の構成の配線4a3 の配線の方向に対
する断面の特性インピーダンス値(図8に曲線b)の6
9.7Ωに比べて増加していた。つまり、この構成におい
ては、図1(a) の A-A′線領域が特性インピーダンスの
最大部分を成しているが、六角形に開口しているメッシ
ュグランド層6a,6bの平行辺が隣接することによって、
特性インピーダンス値最大部分の領域が拡張されてい
る。
The characteristic impedance value (curve c in FIG. 8) of the cross section of the wiring 4a 3 in the wiring direction is 71.3Ω, and the characteristic impedance of the cross section of the wiring 4a 3 having the configuration shown in FIG. 6 for the value (curve b in Figure 8)
It was increased compared to 9.7Ω. In other words, in this configuration, the AA 'line area in Fig. 1 (a) forms the maximum part of the characteristic impedance, but the parallel sides of the mesh ground layers 6a and 6b that are hexagonally open must be adjacent. By
The area of the maximum characteristic impedance value is expanded.

【0015】この実施例では、メッシュグランド層6a,
6bのメッシュ開口部の配線4aに平行する辺の長さを37.5
μm としているが、この値をいろいろ変化させた場合
(配線4aの配線方向のメシュピッチを変化させた場
合)、その配線4aの特性インピーダンスをそれぞれ測定
したところ、図2に示すごとくであり、配線4aの配線
(進行)の方向のグランドメッシュピッチ xμm と、メ
ッシュ開口部の配線4aに平行な辺の長さ dμm との間に
は次のような関係がある。
In this embodiment, the mesh ground layer 6a,
Set the length of the side parallel to the wiring 4a of the mesh opening of 6b to 37.5.
μm is used, but when this value is changed variously (when the mesh pitch of the wiring 4a is changed in the wiring direction), the characteristic impedance of the wiring 4a is measured, respectively, as shown in FIG. The following relationship exists between the ground mesh pitch x μm in the wiring (progression) direction and the length d μm of the side of the mesh opening parallel to the wiring 4a.

【0016】x= 2× d+ 150 因みに、図2において x= 150μm の点が、図9に図示
したの従来例( 150μmピッチのメッシュグランド)の
場合に相当し、また x= 225μm の点が、前記図1(a)
に図示した d=37.5μm の場合に相当する値である。
X = 2 × d + 150 Incidentally, the point of x = 150 μm in FIG. 2 corresponds to the case of the conventional example (mesh ground of 150 μm pitch) shown in FIG. 9, and the point of x = 225 μm is Figure 1 (a)
This value is equivalent to the case of d = 37.5 μm shown in Fig.

【0017】このようにメッシュ開口部の形状を2辺が
配線4aの進行方向と平行である六角形とすることによ
り、配線4aに直交する側のメッシュグランド層6a,6bの
ピッチを 150μm 程度とし、メッシュグランドのピッチ
を小さくしたまま、メッシュ(グランド)線幅を細くし
たり、絶縁膜3a,3bを厚くするなどプロセス的な困難も
なく、特性インピーダンスを増加させることができる。
また、配線パターン層4が互いに直行する2種類の層
(x線層とy線層)で構成されている場合は、各配線層
に近い(隣接する)メッシュグランド層6a,6bの方が、
配線容量に対する影響も大きいので、各配線層に近い側
の(隣接する)グランドメッシュグランド層6a,6bを、
その開口部がその配線4aと平行な辺を持つ六角形である
メッシュ形状とすればよい。
As described above, the mesh opening is formed in a hexagonal shape having two sides parallel to the traveling direction of the wiring 4a, so that the pitch of the mesh ground layers 6a and 6b on the side orthogonal to the wiring 4a is about 150 μm. The characteristic impedance can be increased without making process difficulty such as reducing the mesh (ground) line width or increasing the thickness of the insulating films 3a and 3b while keeping the mesh ground pitch small.
Further, when the wiring pattern layer 4 is composed of two types of layers (x-ray layer and y-ray layer) orthogonal to each other, the mesh ground layers 6a and 6b closer (adjacent) to each wiring layer are
Since the influence on the wiring capacitance is large, the ground mesh ground layers 6a and 6b on the side close to (adjacent to) each wiring layer are
The opening may have a hexagonal mesh shape having sides parallel to the wiring 4a.

【0018】実施例2 図3(a) ,(b) ,(c) はマルチチップモジュール用回路
基板の他の要部構成例を、断面的に(図3(a) )、図3
(a) 図示の一方の配線パターン層4″を透視・平面的に
(図3(b) )、図3(a) 図示の他方の配線パターン層
4′を透視・平面的に(図3(c) )にそれぞれ示したも
のである。そして、図3(a) ,(b) ,(c)において、1
は厚膜多層配線基板1、7a,7bは前記厚膜多層配線基板
1面上に一体的に配置されたメッシュピッチが、隣接す
る一方の配線パターン層4′の配線の方向(進行方向)
に対する斜交方向により異なっているメッシュグランド
層、3aは前記メッシュグランド層7a面上に一体的に配置
された絶縁層3a、4″は前記絶縁層3a面上に一体的に配
置・形成された金属層(膜)から成る他方の配線パター
ン層、3bは前記配線パターン層4″面上に一体的に配置
された絶縁層、7bは前記絶縁層3b面上に一体的に配置さ
れたメッシュピッチが、隣接する配線4aの配線の方向
(進行方向)に対する斜交方向により異なっているメッ
シュグランド層である。ここで、前記配線パターン層
4′,4″は、一般的に絶縁体層3cを介して互いに直交
する形で所要の配線4が形成され(格子状に形成)、か
つ所定の交叉点で、介挿させてある絶縁体層にヴィアホ
ール接続を設けて所要の信号配線回路を形成する構成と
成っている。
Embodiment 2 FIGS. 3 (a), 3 (b) and 3 (c) are sectional views (FIG. 3 (a)) of FIG.
(a) One wiring pattern layer 4 ″ shown in the figure is transparent and planar (FIG. 3 (b)), and the other wiring pattern layer 4 ′ shown in FIG. c)), and in Fig. 3 (a), (b), (c), 1
Is a thick film multilayer wiring board 1, 7a, 7b, the mesh pitch integrally arranged on the surface of the thick film multilayer wiring board 1 is the wiring direction (advancing direction) of one adjacent wiring pattern layer 4 '.
The mesh ground layer which is different depending on the oblique direction, 3a is integrally arranged on the surface of the mesh ground layer 7a, and the insulating layers 3a and 4 ″ are integrally arranged and formed on the surface of the insulating layer 3a. The other wiring pattern layer made of a metal layer (film), 3b is an insulating layer integrally arranged on the wiring pattern layer 4 ″ surface, and 7b is a mesh pitch integrally arranged on the insulating layer 3b surface. Is a mesh ground layer which is different depending on the oblique direction with respect to the wiring direction (advancing direction) of the adjacent wiring 4a. Here, in the wiring pattern layers 4 ′ and 4 ″, required wirings 4 are generally formed so as to be orthogonal to each other via an insulating layer 3 c (formed in a grid pattern), and at predetermined intersection points, A via-hole connection is provided in the inserted insulator layer to form a required signal wiring circuit.

【0019】上記構成において、配線4aの特性インピー
ダンス75Ωを目標に、各メッシュグランド層7a,7bの厚
さを 6μm 程度,メッシュグランドの開口率51.4%、配
線4aの厚さを 6μm 程度,配線4aの幅25μm 程度、配線
4aのピッチ75μm 程度、絶縁層3aと3cとの合計膜厚を46
μm 程度,絶縁層3bの膜厚を20μm 程度とそれぞれ設定
した構成のマルチチップモジュール用回路基板におい
て、配線4a3 の配線の方向に対する各断面の特性インピ
ーダンス値を計算したところ、図8に曲線dで示すごと
くであった。ここで、メッシュピッチが、配線4a′,4
a″の配線の方向(進行方向)に対する斜交方向により
異なっているメッシュグランド層7a,7bは、前記隣接す
る配線パターン層4′,4″を成す配線4a′,4a″の配
線の方向に対し、直交方向のメッシュピッチが 300μm
程度に、平行方向のメッシュピッチが 150μm 程度に選
択・設定されている(メッシュ線幅42.5μm )。
In the above structure, the thickness of each mesh ground layer 7a, 7b is about 6 μm, the aperture ratio of the mesh ground is 51.4%, the thickness of the wire 4a is about 6 μm, and the wire 4a is aimed at the characteristic impedance of the wire 4a of 75Ω. Width of about 25 μm, wiring
The pitch of 4a is about 75 μm, and the total thickness of the insulating layers 3a and 3c is 46
When the characteristic impedance value of each cross section in the wiring direction of the wiring 4a 3 was calculated in the circuit board for the multichip module in which the thickness of the insulating layer 3b and the thickness of the insulating layer 3b were each set to about 20 μm, the curve d in FIG. It was as shown in. Here, the mesh pitch is 4a ′, 4
The mesh ground layers 7a and 7b, which are different depending on the oblique direction with respect to the wiring direction (traveling direction) of a ″, are arranged in the wiring direction of the wirings 4a ′ and 4a ″ that form the adjacent wiring pattern layers 4 ′ and 4 ″. In contrast, the mesh pitch in the orthogonal direction is 300 μm
The mesh pitch in the parallel direction is selected and set to about 150 μm (mesh line width 42.5 μm).

【0020】図8の曲線dから分かるように、この実施
例においては、各配線4a′,4a″について容易に、かつ
確実に所要の平均特性インピーダンスを確保し得た。つ
まり、メッシュピッチを 300μm 程度に選択・設定し、
方形に開口させた(メッシュ線幅60μm )メッシュグラ
ンド層2a′,2b′を配置した構成のマルチチップモジュ
ール用回路基板の場合(曲線a参照)とほぼ同程度にす
ることができた。このことは、高速で安定した電気信号
を伝搬する上で各配線4a′,4a″に要求される特性イン
ピーダンスの付与ないし保持ばかりでなく、前記配線パ
ターン層4′,4″間のヴィアホール接続を行い易くし
たり、さらには配線4a′,4a″密度の向上をも図り得る
ことを意味し、実用上多くの利点をもたらすものといえ
る。
As can be seen from the curve d in Fig. 8, in this embodiment, the required average characteristic impedance can be easily and reliably ensured for each wiring 4a ', 4a ". That is, the mesh pitch is 300 µm. Select and set to about
The circuit board for a multi-chip module having a structure in which the mesh ground layers 2a ', 2b' opened in a square shape (mesh line width 60 μm) are arranged can be made almost the same as the case (see the curve a). This not only provides or retains the characteristic impedance required for each wiring 4a ', 4a "in propagating a stable electric signal at high speed, but also via-hole connection between the wiring pattern layers 4', 4". This means that it is possible to facilitate the wiring and also to improve the density of the wirings 4a ′ and 4a ″, and it can be said that this brings many practical advantages.

【0021】なお、上記では配線パターン層4′,4″
を絶縁・離隔・分離した構成例を示したが、たとえば図
4(a) に要部を平面的に、図4(b) に断面的にそれぞれ
示すごとく、配線パターン層4を一層構成とした場合、
もしくは図5に要部を平面的に示すごとく、長方形に開
口させた(メッシュピッチが配線方向に対して狭ピッ
チ)メッシュグランド層7a,7bを配置した構成として
も、前記例示の場合と同様に、各配線が高速で安定した
電気信号を伝搬する上で要求される特性インピーダンス
の設定に対し、幅広く対応することができた。
In the above, the wiring pattern layers 4 ', 4 "are used.
An example is shown in which the wiring is insulated, separated, and separated. For example, as shown in FIG. 4 (a) in plan view and FIG. 4 (b) in cross section, the wiring pattern layer 4 has a single layer structure. If
Alternatively, as shown in plan view in FIG. 5, even if the mesh ground layers 7a and 7b having rectangular openings (mesh pitch is narrow with respect to the wiring direction) are arranged, similar to the case of the above example. , It was possible to widely deal with the setting of the characteristic impedance required for each wire to propagate a stable electric signal at high speed.

【0022】[0022]

【発明の効果】以上説明したように、本発明に係るマル
チチップモジュール用回路基板よれば、メッシュグラン
ドのメッシュピッチを比較的小さく設定しても、プロセ
ス上の困難性もなく配線について、特性インピーダンス
設定範囲の拡大もしくは特性インピーダンスの増加を図
ることができる。つまり、電気信号配線パターンに隣接
・配置するメッシュグランドの開口形状および各配線
(電気信号配線パターンを形成する)に対する位置関係
を、前記のごとく選択・設定することにより、確実にグ
ランドにし、各配線のより確実な特性インピーダンス制
御を実現することができるので、半導体チップを搭載・
実装して、たとえば高速なコンピューター用モジュール
を構成した場合、所要の機能を十分かつ確実に発揮させ
ることが可能となる。
As described above, according to the circuit board for a multi-chip module of the present invention, even if the mesh pitch of the mesh ground is set to be relatively small, there is no difficulty in the process and the characteristic impedance of the wiring is The setting range can be expanded or the characteristic impedance can be increased. That is, by selecting and setting the opening shape of the mesh ground adjacent to and arranged in the electrical signal wiring pattern and the positional relationship with respect to each wiring (forming the electrical signal wiring pattern) as described above, the wiring is surely grounded and each wiring is formed. Since a more reliable characteristic impedance control of
When mounted to form, for example, a high-speed computer module, the required functions can be sufficiently and reliably exhibited.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るマルチチップモジュール用回路基
板の要部構成例を示すもので、(a) は透視的な平面図、
(b) は断面図。
FIG. 1 is a diagram showing an example of a main part configuration of a circuit board for a multi-chip module according to the present invention, in which (a) is a perspective plan view,
(b) is a sectional view.

【図2】本発明に係るマルチチップモジュール用回路基
板が具備する六角形に開口したメッシュグランドのピッ
チと特性インピーダンスとの関係を示す曲線図。
FIG. 2 is a curve diagram showing the relationship between the pitch of the mesh grounds having hexagonal openings and the characteristic impedance provided in the circuit board for a multi-chip module according to the present invention.

【図3】本発明に係るマルチチップモジュール用回路基
板の他の要部構成例を示すもので(a) は断面図、(b) は
一方の配線パターン層部の透視的な平面図、(c) は他方
の配線パターン層部の透視的な平面図。
3A and 3B show another example of the main part configuration of the circuit board for a multi-chip module according to the present invention, in which FIG. 3A is a sectional view, FIG. 3B is a perspective plan view of one wiring pattern layer portion, c) is a perspective plan view of the other wiring pattern layer portion.

【図4】本発明に係るマルチチップモジュール用回路基
板のさらに他の要部構成例を示すもので(a) は透視的な
平面図、(b) は断面図。
4A and 4B show another example of the configuration of the main part of the circuit board for a multi-chip module according to the present invention, in which FIG. 4A is a perspective plan view and FIG. 4B is a sectional view.

【図5】本発明に係るマルチチップモジュール用回路基
板の別の要部構成例を示す透視的な平面図。
FIG. 5 is a perspective plan view showing another configuration example of the main part of the circuit board for a multi-chip module according to the present invention.

【図6】従来のマルチチップモジュール用回路基板の要
部構成を示す断面図。
FIG. 6 is a cross-sectional view showing a main part configuration of a conventional circuit board for a multi-chip module.

【図7】従来のメッシュグランドを備えたマルチチップ
モジュール用回路基板の要部構成を示すもので、(a) は
透視的な平面図、(b) は断面図。
7A and 7B show a main part configuration of a conventional circuit board for a multi-chip module having a mesh ground, wherein FIG. 7A is a perspective plan view and FIG. 7B is a sectional view.

【図8】従来および本発明に係るマルチチップモジュー
ル用回路基板における配線(進行)方向に対する配線の
各断面における特性インピーダンス例を比較して示す曲
線図。
FIG. 8 is a curve diagram showing a comparison of characteristic impedance examples in each cross section of the wiring with respect to the wiring (traveling) direction in the circuit board for a multichip module according to the related art and the present invention.

【図9】従来のメッシュグランドを備えたマルチチップ
モジュール用回路基板の他の要部構成を示す透視的な平
面図。
FIG. 9 is a perspective plan view showing another configuration of a main part of a conventional circuit board for a multi-chip module having a mesh ground.

【符号の説明】[Explanation of symbols]

1…厚膜多層配線基板 2a,2b…グランド層 2
a′,2b′…方形に開口したメッシュグランド 3a,3
b,3c…絶縁層(膜) 4,4′,4″…配線パター
ン層 4a…配線 5…スルホール 6a,6b…六角
形に開口したメッシュグランド層 7a,7b…相互のメ
ッシュピッチが異なっているメッシュグランド層
1 ... Thick film multilayer wiring board 2a, 2b ... Ground layer 2
a ′, 2b ′… Mesh glands 3a, 3 with square openings
b, 3c ... Insulating layer (film) 4, 4 ', 4 "... Wiring pattern layer 4a ... Wiring 5 ... Through hole 6a, 6b ... Hexagonally opened mesh ground layer 7a, 7b ... Mutual mesh pitch is different Mesh ground layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配線パターン層と、前記配線パターン層
の主面側に絶縁層を介し一体的に配設されたメッシュグ
ランドパターンとを具備し、 前記メッシュグランドパターンのメッシュ開口部形状
を、隣接する配線パターン層の配線の方向に平行な2辺
を有する六角形としたことを特徴とするマルチチップモ
ジュール用回路基板。
1. A wiring pattern layer, and a mesh ground pattern integrally provided on the main surface side of the wiring pattern layer with an insulating layer interposed therebetween, wherein the mesh opening patterns of the mesh ground pattern are adjacent to each other. A circuit board for a multi-chip module having a hexagonal shape having two sides parallel to the wiring direction of the wiring pattern layer.
【請求項2】 配線パターン層と、前記配線パターン層
の主面側に絶縁層を介し一体的に配設されたメッシュグ
ランドパターンとを具備し、 前記メッシュグランドパターンのメッシュピッチを、隣
接する配線パターン層の配線の方向に平行するメッシュ
ピッチを配線の方向に直交するメッシュピッチよりも小
さく選択・設定したことを特徴とするマルチチップモジ
ュール用回路基板。
2. A wiring pattern layer, and a mesh ground pattern integrally disposed on the main surface side of the wiring pattern layer via an insulating layer, wherein the mesh pitches of the mesh ground patterns are adjacent to each other. A circuit board for a multi-chip module, wherein the mesh pitch parallel to the wiring direction of the pattern layer is selected and set smaller than the mesh pitch orthogonal to the wiring direction.
JP4144125A 1992-06-04 1992-06-04 Circuit board for multichip module Withdrawn JPH05343820A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4144125A JPH05343820A (en) 1992-06-04 1992-06-04 Circuit board for multichip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4144125A JPH05343820A (en) 1992-06-04 1992-06-04 Circuit board for multichip module

Publications (1)

Publication Number Publication Date
JPH05343820A true JPH05343820A (en) 1993-12-24

Family

ID=15354784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4144125A Withdrawn JPH05343820A (en) 1992-06-04 1992-06-04 Circuit board for multichip module

Country Status (1)

Country Link
JP (1) JPH05343820A (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324979A (en) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd Wiring board
JP2005268456A (en) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd Electrode structure
JP2006147837A (en) * 2004-11-19 2006-06-08 Sony Chem Corp Wiring substrate, method of arrangement of wiring pattern
WO2007099596A1 (en) * 2006-02-28 2007-09-07 Sony Chemical & Information Device Corporation Wiring board, method for arranging wiring pattern
US7368819B2 (en) 2004-05-27 2008-05-06 Canon Kabushiki Kaisha Multilayer printed wiring board and multilayer printed circuit board
KR100855479B1 (en) * 2001-12-29 2008-09-01 엘지디스플레이 주식회사 Active matrix flat panel display panel
US7473854B2 (en) 2005-04-28 2009-01-06 Nitto Denko Corporation Printed circuit board
JP2009224475A (en) * 2008-03-14 2009-10-01 Toshiba Corp Printed wiring board
US7619489B2 (en) 1999-09-20 2009-11-17 Nec Corporation Semiconductor integrated circuit
WO2012035681A1 (en) * 2010-09-17 2012-03-22 パナソニック株式会社 Printed circuit board
JP2012253362A (en) * 2010-12-03 2012-12-20 Murata Mfg Co Ltd High frequency signal line
WO2013108849A1 (en) * 2012-01-17 2013-07-25 東洋インキScホールディングス株式会社 Manufacturing method for electromagnetic shielding sheet and circuit board with electromagnetic shielding sheet
US9185795B2 (en) 2010-12-03 2015-11-10 Murata Manufacturing Co., Ltd. High-frequency signal transmission line
JP2015231105A (en) * 2014-06-04 2015-12-21 三菱電機株式会社 Strip line
CN105611718A (en) * 2016-01-29 2016-05-25 武汉天马微电子有限公司 Flexible circuit board
JPWO2016035630A1 (en) * 2014-09-03 2017-04-27 株式会社村田製作所 Component built-in board and board inspection method
US9883584B2 (en) 2015-08-06 2018-01-30 Nippon Mektron, Ltd. Method of manufacturing a multilayer flexible printed circuit board
JP2019192786A (en) * 2018-04-25 2019-10-31 住友電工プリントサーキット株式会社 Flexible printed wiring board
CN113709989A (en) * 2021-09-03 2021-11-26 博敏电子股份有限公司 Method for improving reliability of product required by electromagnetic shielding film impedance matching
WO2022154294A1 (en) * 2021-01-12 2022-07-21 삼성전자 주식회사 Electronic device including substrates having shielding structure
US11439009B2 (en) 2019-12-11 2022-09-06 Samsung Electronics Co., Ltd. Printed circuit board and electronic device including the same
US11848279B2 (en) 2021-01-12 2023-12-19 Samsung Electronics Co., Ltd. Electronic device including printed circuit board having shielding structure

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619489B2 (en) 1999-09-20 2009-11-17 Nec Corporation Semiconductor integrated circuit
US8178974B2 (en) 1999-09-20 2012-05-15 Nec Corporation Microstrip structure including a signal line with a plurality of slit holes
JP2002324979A (en) * 2001-04-24 2002-11-08 Ngk Spark Plug Co Ltd Wiring board
JP4680410B2 (en) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 Wiring board
KR100855479B1 (en) * 2001-12-29 2008-09-01 엘지디스플레이 주식회사 Active matrix flat panel display panel
JP2005268456A (en) * 2004-03-17 2005-09-29 Sanyo Electric Co Ltd Electrode structure
US7368819B2 (en) 2004-05-27 2008-05-06 Canon Kabushiki Kaisha Multilayer printed wiring board and multilayer printed circuit board
JP2006147837A (en) * 2004-11-19 2006-06-08 Sony Chem Corp Wiring substrate, method of arrangement of wiring pattern
US7473854B2 (en) 2005-04-28 2009-01-06 Nitto Denko Corporation Printed circuit board
WO2007099596A1 (en) * 2006-02-28 2007-09-07 Sony Chemical & Information Device Corporation Wiring board, method for arranging wiring pattern
JP2009224475A (en) * 2008-03-14 2009-10-01 Toshiba Corp Printed wiring board
WO2012035681A1 (en) * 2010-09-17 2012-03-22 パナソニック株式会社 Printed circuit board
US8624693B2 (en) 2010-12-03 2014-01-07 Murata Manufacturing Co., Ltd. High-frequency signal transmission line
JP2012253362A (en) * 2010-12-03 2012-12-20 Murata Mfg Co Ltd High frequency signal line
JP2014212355A (en) * 2010-12-03 2014-11-13 株式会社村田製作所 High frequency signal line
US9185795B2 (en) 2010-12-03 2015-11-10 Murata Manufacturing Co., Ltd. High-frequency signal transmission line
US9312588B2 (en) 2010-12-03 2016-04-12 Murata Manufacturing Co., Ltd. High-frequency signal transmission line
US9414482B2 (en) 2010-12-03 2016-08-09 Murata Manufacturing Co., Ltd. High-frequency signal transmission line and electronic apparatus
WO2013108849A1 (en) * 2012-01-17 2013-07-25 東洋インキScホールディングス株式会社 Manufacturing method for electromagnetic shielding sheet and circuit board with electromagnetic shielding sheet
JP2015231105A (en) * 2014-06-04 2015-12-21 三菱電機株式会社 Strip line
JPWO2016035630A1 (en) * 2014-09-03 2017-04-27 株式会社村田製作所 Component built-in board and board inspection method
US9883584B2 (en) 2015-08-06 2018-01-30 Nippon Mektron, Ltd. Method of manufacturing a multilayer flexible printed circuit board
CN105611718A (en) * 2016-01-29 2016-05-25 武汉天马微电子有限公司 Flexible circuit board
JP2019192786A (en) * 2018-04-25 2019-10-31 住友電工プリントサーキット株式会社 Flexible printed wiring board
US11439009B2 (en) 2019-12-11 2022-09-06 Samsung Electronics Co., Ltd. Printed circuit board and electronic device including the same
WO2022154294A1 (en) * 2021-01-12 2022-07-21 삼성전자 주식회사 Electronic device including substrates having shielding structure
US11848279B2 (en) 2021-01-12 2023-12-19 Samsung Electronics Co., Ltd. Electronic device including printed circuit board having shielding structure
CN113709989A (en) * 2021-09-03 2021-11-26 博敏电子股份有限公司 Method for improving reliability of product required by electromagnetic shielding film impedance matching

Similar Documents

Publication Publication Date Title
JPH05343820A (en) Circuit board for multichip module
JP3307597B2 (en) Printed wiring device
KR100301363B1 (en) Circuit board including screen grid and constructing method of the same
KR20080028821A (en) Circuit substrate for preventing warpage and method of fabricating the same
JP3359780B2 (en) Wiring device
JPH07321463A (en) Thin-film multilayer wiring board
WO2021164596A1 (en) Flexible circuit board and manufacturing method therefor, and display module
JPH05206367A (en) Wiring system for direct distribution
JPH06334104A (en) Equal-length and equal-load bus interconnection
JPH11177247A (en) Wiring board
EP1421620B1 (en) Integrated circuit with signal lines and mesh layer
JP4660738B2 (en) Printed wiring board and electronic device
JP2006086293A (en) Printed wiring board and method for designing ground pattern thereof
JP2001144451A (en) Laminated wiring board
US7450397B2 (en) Wiring board and circuit apparatus
JP3170030B2 (en) Signal lines for high-frequency electronic components
JPH0661230A (en) Semiconductor integrated circuit device
JP2003152290A (en) Printed wiring board
JP3408590B2 (en) Wiring structure of multilayer printed circuit board
JPS61140149A (en) Semiconductor ic device
JPH03158002A (en) Semiconductor device
JPH0464279A (en) Multilayer thin film wiring board
JPH06310827A (en) Surface mounting component arrangement structure
JP2004304134A (en) Wiring board and manufacturing method of the same
JPH0590427A (en) Semiconductor ic device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831