JPH0534238Y2 - - Google Patents

Info

Publication number
JPH0534238Y2
JPH0534238Y2 JP1987126744U JP12674487U JPH0534238Y2 JP H0534238 Y2 JPH0534238 Y2 JP H0534238Y2 JP 1987126744 U JP1987126744 U JP 1987126744U JP 12674487 U JP12674487 U JP 12674487U JP H0534238 Y2 JPH0534238 Y2 JP H0534238Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
speed
high level
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987126744U
Other languages
Japanese (ja)
Other versions
JPS6434896U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987126744U priority Critical patent/JPH0534238Y2/ja
Publication of JPS6434896U publication Critical patent/JPS6434896U/ja
Application granted granted Critical
Publication of JPH0534238Y2 publication Critical patent/JPH0534238Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Motor And Converter Starters (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は回転機械における回転速度等の機械運
動の速度を指令する回路、特に該回路によつて機
械に再起動を指令した時機械が急発進したり操作
者に危険が及んだりすることのない速度指令回路
に関する。
[Detailed description of the invention] [Industrial application field] The present invention is a circuit that commands the speed of mechanical motion such as rotational speed in a rotating machine, and in particular, when the circuit is used to command the machine to restart, the machine suddenly restarts. This invention relates to a speed command circuit that does not start or endanger the operator.

〔従来の技術〕[Conventional technology]

第5図は従来の速度指令回路17の構成図であ
る。図において、1は図示していない電動機の設
定回転速度に応じた電圧を有する電圧信号1aを
出力する可変抵抗器で、この電圧信号1aは、増
幅度1のバツフア増幅器2とV/F変換器3とを
順次介して該信号1aの電圧に応じたパルス周波
数を有するパルス列信号としての速度設定信号4
に変換されるようになつている。5は抵抗器1の
摺動子を動かして出力信号1aの電圧が上記設定
回転速度零を表す零ボルトになるようにするとオ
ン状態になり、信号1aの電圧が零ボルトになら
ない摺動子の状態ではオフ状態になる機械スイツ
チで、図においては、スイツチ5がオンになると
ノイズフイルタ6を介してLレベルの信号6aが
インバータ7に入力され、スイツチ5がオフにな
るとHレベルの信号6aがフイルタ6からインバ
ータ7に入力されるようになつている。8は抵抗
器1と増幅器2と変換器3と図示した抵抗器R及
びコンデンサCとスイツチ5とフイルタ6とイン
バータ7とからなる速度設定器である。設定器8
は、上述のように構成されているから、電動機の
設定回転速度に応じた速度設定信号4を出力する
と共に該設定回転速度が零であるか零でないかに
応じた設定状態信号7aをインバータ7から出力
するようにしたものであるということができる。
FIG. 5 is a configuration diagram of a conventional speed command circuit 17. In the figure, 1 is a variable resistor that outputs a voltage signal 1a having a voltage corresponding to the set rotational speed of a motor (not shown). 3 and a speed setting signal 4 as a pulse train signal having a pulse frequency corresponding to the voltage of the signal 1a.
It is starting to be converted to . 5 turns on when the slider of resistor 1 is moved so that the voltage of the output signal 1a becomes zero volts, which represents the above-mentioned set rotational speed of zero, and the slider's voltage of the signal 1a does not become zero volts. In the figure, when the switch 5 is turned on, the L level signal 6a is input to the inverter 7 via the noise filter 6, and when the switch 5 is turned off, the H level signal 6a is input to the inverter 7. The signal is input from the filter 6 to the inverter 7. Reference numeral 8 denotes a speed setting device comprising a resistor 1, an amplifier 2, a converter 3, a resistor R shown in the figure, a capacitor C, a switch 5, a filter 6, and an inverter 7. Setting device 8
Since it is configured as described above, it outputs the speed setting signal 4 according to the set rotational speed of the electric motor, and also outputs the setting state signal 7a according to whether the set rotational speed is zero or not to the inverter 7. It can be said that it is designed to output from.

9はオン状態になるとノイズフイルタ10を介
してLレベルの信号10aがインバータ11に入
力され、オフ状態になるとフイルタ10からHレ
ベル信号10aがインバータ11に入力されるよ
うにした起動スイツチ、12はインバータ7及び
11の各出力信号7aと11aとが入力されるナ
ンド回路、13は端子にナンド回路12の出力
信号12aが入力され、端子にイニシヤルリセ
ツト回路14の出力信号14aが入力されるよう
にした。二個のナンド素子131と132とから
なるフリツプフロツプ回路で、15はフリツ
プフロツプ回路13のQ端子から出力される信号
13aとインバータ出力信号11aとが入力され
るアンド回路である。16はアンド回路15の出
力信号と速度設定信号4とが入力されるアンド回
路である。速度指令回路17は上述の各部によつ
て構成されている。
Reference numeral 9 denotes a starting switch which inputs an L level signal 10a to the inverter 11 via the noise filter 10 when it is in the on state, and inputs an H level signal 10a from the filter 10 to the inverter 11 when it becomes the off state; A NAND circuit 13 receives the output signals 7a and 11a of the inverters 7 and 11, and 13 has a terminal to which the output signal 12a of the NAND circuit 12 is input, and a terminal to which the output signal 14a of the initial reset circuit 14 is input. I made it. A flip-flop circuit is made up of two NAND elements 131 and 132, and 15 is an AND circuit into which a signal 13a output from the Q terminal of the flip-flop circuit 13 and an inverter output signal 11a are input. 16 is an AND circuit to which the output signal of the AND circuit 15 and the speed setting signal 4 are input. The speed command circuit 17 is composed of the above-mentioned parts.

次に指令回路17の動作を第6図を参照して説
明する。すなわち、まず、信号1aの電圧が零に
なるようにしてスイツチ5をオンにし、かつスイ
ツチ9がオフ状態にあるようにしておいて、時刻
t1で指令回路17に電源を投入したとする。する
とフリツプフロツプ回路13の端子には電圧が
指数関数的に上昇してやがてHレベルになる信号
14aが入力されるので回路13の出力信号13
aはLレベルになり、インバータ7,11の出力
信号7a,11aがそれぞれHレベル、Lレベル
になるので信号12aがHレベルになる。そうし
て、この時信号11aがLレベルであるので信号
15aがLレベルとなつてアンド回路16は遮断
状態にある。
Next, the operation of the command circuit 17 will be explained with reference to FIG. That is, first, switch 5 is turned on so that the voltage of signal 1a becomes zero, and switch 9 is turned off.
Assume that power is turned on to the command circuit 17 at t1. Then, the signal 14a whose voltage increases exponentially and eventually becomes H level is input to the terminal of the flip-flop circuit 13, so that the output signal 13 of the circuit 13
a goes to L level, and output signals 7a and 11a of inverters 7 and 11 go to H level and L level, respectively, so signal 12a goes to H level. At this time, since the signal 11a is at the L level, the signal 15a becomes the L level, and the AND circuit 16 is in a cutoff state.

次に、時刻t2で起動スイツチ9をオンにすると
信号11aがHレベルになるので信号12aがL
レベルに変化してこの結果フリツプフロツプ回路
13の状態が反転して信号13aがHレベルにな
る。したがつてアンド回路15の出力信号15a
がHレベルになつてアンド回路16は信号4の通
過を許す状態となる。故に時刻t3で信号1aの値
を逐次増大させると、この時スイツチ5がオフに
なつて信号7aがLレベルになる結果信号12a
はHレベルになるが、回路13の状態は変化しな
いので、信号15aがHレベルを継続して、アン
ド回路16から信号1aの値に応じた信号16a
が出力される。したがつて、信号16aによつて
前記電動機に対して信号1a、すなわち速度設定
信号4の経時状態に応じた速度指令を与えること
ができることになる。
Next, when the start switch 9 is turned on at time t2, the signal 11a goes to the H level, so the signal 12a goes to the L level.
As a result, the state of the flip-flop circuit 13 is inverted and the signal 13a becomes H level. Therefore, the output signal 15a of the AND circuit 15
becomes H level, and the AND circuit 16 enters a state in which it allows the signal 4 to pass. Therefore, if the value of signal 1a is increased successively at time t3, switch 5 is turned off at this time and signal 7a becomes L level, resulting in signal 12a.
becomes H level, but since the state of the circuit 13 does not change, the signal 15a continues to be at the H level, and the AND circuit 16 outputs a signal 16a corresponding to the value of the signal 1a.
is output. Therefore, the signal 16a allows a speed command to be given to the electric motor according to the aging state of the signal 1a, that is, the speed setting signal 4.

時刻t4で信号1aの値を零にしてスイツチ5を
オンにすると、信号7aがHになつて信号12a
がLになるが、その他各部の信号レベルに変化は
ないので、回路16はゲート開状態を継続する。
時刻t5でスイツチ9をオフにすると信号11aが
Lになるので信号15aがLとなつて回路16は
遮断状態になる。
At time t4, when the value of signal 1a is set to zero and switch 5 is turned on, signal 7a becomes H and signal 12a becomes
becomes L, but there is no change in the signal levels of other parts, so the circuit 16 continues to have its gate open.
When the switch 9 is turned off at time t5, the signal 11a becomes L, so the signal 15a becomes L, and the circuit 16 is cut off.

〔考案が解決しようとする問題点〕[Problem that the invention attempts to solve]

速度指令回路17は上述のように動作するが、
この回路には以下に述べるような問題点がある。
次にこの問題点を第5図と第7図とを参照して説
明する。すなわち、時刻t3の後、時刻t6において
スイツチ9をオフにしたとする。すると信号11
aがLになるので回路16が遮断状態となり、こ
の結果信号16aが与えられる前記電動機が停止
する。そうして、時刻t7においてスイツチ9をオ
ンにして前記電動機に対して再起動を試みたとす
る。すると直ちに信号11aはHになつてアンド
回路16がゲート開の状態になり、この時、回路
16に入力される信号4は前記電動機のたとえば
定格速度に対応した信号となつているので、該電
動機に急激な加速が指令されたことになつて、該
電動機が設けられた機械が急発進したりする。
Although the speed command circuit 17 operates as described above,
This circuit has the following problems.
Next, this problem will be explained with reference to FIGS. 5 and 7. That is, assume that the switch 9 is turned off at time t6 after time t3. Then signal 11
Since a becomes L, the circuit 16 is cut off, and as a result, the motor to which the signal 16a is applied stops. Then, at time t7, it is assumed that the switch 9 is turned on and an attempt is made to restart the electric motor. Immediately, the signal 11a becomes H, and the gate of the AND circuit 16 becomes open. At this time, the signal 4 input to the circuit 16 corresponds to, for example, the rated speed of the motor. When a sudden acceleration is commanded, the machine equipped with the electric motor suddenly starts.

したがつて、上述した速度指令回路17には、
アンドゲート16の開閉が起動スイツチ9だけの
開閉に応じてなされるようになつているので、指
令回路17を速度設定信号4が回路16から出力
される状態にした後、可変抵抗器1の摺動子位置
をそのままにして一旦スイツチ9をオフにし、し
かる後再びスイツチ9をオンにして信号16aに
よつてたとえば電動機を再起動しようとすると、
該電動機に急加速が指令されて、電動機を含む機
械に大きいストレスが生じて損傷が発生したり、
この機械の運転者に危険が及んだりするという問
題点があることになる。
Therefore, in the speed command circuit 17 mentioned above,
Since the AND gate 16 is opened and closed in response to the opening and closing of only the start switch 9, after setting the command circuit 17 to a state in which the speed setting signal 4 is output from the circuit 16, the variable resistor 1 is If the switch 9 is turned off while the mover remains in the same position, and then the switch 9 is turned on again and an attempt is made to restart the electric motor using the signal 16a, for example,
If the electric motor is commanded to accelerate suddenly, a large amount of stress will be generated on the machine including the electric motor, resulting in damage.
This poses a problem in that the operator of this machine may be in danger.

本考案の目的は、起動スイツチ9によつて上記
のような再起動操作を試みても、スイツチ9の操
作だけではアンドゲート16の開状態が得られな
いようにして、機械の損傷や人体に対する危険が
生じないようにすることにある。
The purpose of the present invention is to prevent damage to the machine and human body by preventing the AND gate 16 from being opened only by operating the switch 9 even if the above-mentioned restart operation is attempted using the start switch 9. The purpose is to prevent danger from occurring.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成するために本考案は、機械運動
の設定速度に応じた速度設定信号を出力すると共
に前記設定速度信号が零の場合にハイレベルの設
定状態信号を出力する速度設定器と、起動状態と
停止状態とを有し前記停止状態でハイレベルの第
1運転信号を出力すると共に該第1運転信号とは
逆の極性を有し起動状態でハイレベルの第2運転
信号を出力する起動スイツチ部と、前記設定状態
信号と前記第2運転信号とが入力され両入力信号
がハイレベルの場合にハイレベルの第3運転信号
を出力する論理積回路と、S端子に入力される前
記第3運転信号がハイレベルの場合にセツトさ
れ、R端子に入力される前記第1運転信号がハイ
レベルの場合にセツトされ、セツト状態において
Q端子からハイレベルのゲート開信号を出力する
SRフリツプフロツプ回路と、前記ゲート開信号
がハイレベルの場合にのみ前記速度設定信号の通
過を許可するゲート回路とを備え、前記ゲート回
路の出力信号により前記機械運動の速度を指令す
ることを特徴とする。
In order to achieve the above object, the present invention provides a speed setting device that outputs a speed setting signal corresponding to a set speed of mechanical motion and outputs a high level setting state signal when the set speed signal is zero, and and a stopped state, and outputs a first operating signal at a high level in the stopped state, and outputs a second operating signal at a high level in a starting state and has a polarity opposite to the first operating signal. a switch section, an AND circuit that receives the setting state signal and the second operating signal and outputs a third operating signal at a high level when both input signals are at a high level; 3 is set when the operation signal is at a high level, and when the first operation signal inputted to the R terminal is at a high level, and in the set state, a high level gate open signal is output from the Q terminal.
It is characterized by comprising an SR flip-flop circuit and a gate circuit that allows passage of the speed setting signal only when the gate open signal is at a high level, and the speed of the mechanical movement is commanded by the output signal of the gate circuit. do.

〔作用〕[Effect]

上記のように構成すると、SRフリツプフロツ
プ回路から出力されるゲート開信号は、起動スイ
ツチの状態だけではなくて、このスイツチの状態
と設定状態信号の値とに応じて出力されることに
なる。このため、速度指令を与える対象機械の再
起動を行う際、起動スイツチだけでゲート回路の
開閉をすることは不可能で、速度設定信号を一旦
設定速度零に応じた値にしなければ該速度設定信
号をゲート回路から出力させることができなくな
る結果、前記機械に急激な加速が指令されること
がなくなつて該機械における損傷の発生や人体に
対する危険の発生が防止されることになる。
With the above configuration, the gate open signal output from the SR flip-flop circuit will be output in accordance with not only the state of the start switch, but also the state of this switch and the value of the setting state signal. Therefore, when restarting the target machine to which a speed command is given, it is impossible to open and close the gate circuit using only the start switch, and the speed setting signal must be set to a value corresponding to the set speed of zero to set the speed. As a result of no longer being able to output a signal from the gate circuit, the machine is no longer commanded to accelerate rapidly, thereby preventing damage to the machine and danger to the human body.

〔実施例〕〔Example〕

第1図は本考案の一実施例の構成図である。第
1図の第5図と異なる所は、アンド回路15が省
略されて、フリツプフロツプ回路13の出力信号
13aが直接アンド回路16に入力されているこ
とと、回路13の端子にノア回路18の出力信
号18aが入力されるようになつていることと、
ノア回路18にはノイズフイルタの出力信号10
aとイニシヤルリセツト回路14の出力信号をイ
ンバータ19で反転して得た信号19aとが入力
されるようになつていることである。20は図示
の各部からなる速度指令回路である。速度指令回
路20は上述のようになつているので、スイツチ
9とノイズフイルタ10とインバータ11とで、
起動状態と停止状態とを有し、前記両状態に応じ
た第1運転信号として信号10aを出力すると共
に、該信号10aとは逆の極性を有する第2運転
信号としてインバータ出力信号11aをも出力す
る起動スイツチ部21を構成しているということ
ができる。
FIG. 1 is a block diagram of an embodiment of the present invention. The difference between FIG. 1 and FIG. 5 is that the AND circuit 15 is omitted and the output signal 13a of the flip-flop circuit 13 is directly input to the AND circuit 16, and that the output signal of the NOR circuit 18 is connected to the terminal of the circuit 13. The signal 18a is inputted, and
The NOR circuit 18 receives the output signal 10 of the noise filter.
a and a signal 19a obtained by inverting the output signal of the initial reset circuit 14 with an inverter 19. Reference numeral 20 denotes a speed command circuit made up of the various parts shown in the figure. Since the speed command circuit 20 is configured as described above, the switch 9, the noise filter 10, and the inverter 11,
It has a starting state and a stopped state, and outputs a signal 10a as a first operating signal corresponding to both states, and also outputs an inverter output signal 11a as a second operating signal having a polarity opposite to that of the signal 10a. It can be said that the starting switch section 21 constitutes a starting switch section 21 that performs

速度指令回路20では、ナンド回路12の出力
信号12aがフリツプフロツプ回路13の端子
に入力され、ノア回路18の出力信号18aがフ
リツプフロツプ回路13の端子に入力されてい
るが、この部分が第2図に示したような回路に等
価的に書き直されることは明らかである。すなわ
ち、ナンド回路12はアンド回路121とインバ
ータ122とで表され、ノア回路18はオア回路
181とインバータ182とで表される。したが
つて、インバータ122,182と回路13とで
SRフリツプフロツプ回路22が形成されている
ことが明らかで、この結果、速度指令回路20に
は、設定状態信号7aと第2運転信号11aとが
入力され両入力信号について論理積演算を行つて
その結果に応じた第3運転信号121aを出力す
るアンド回路121と、S端子に入力される第3
運転信号121aの値とオア回路181を介して
R端子に入力される第1運転信号10aの値とが
それぞれ所定の値になるとQ端子からHレベルと
なる信号13aをゲート開信号として出力する
SRフリツプフロツプ回路22が設けられている
ということができる。
In the speed command circuit 20, the output signal 12a of the NAND circuit 12 is input to the terminal of the flip-flop circuit 13, and the output signal 18a of the NOR circuit 18 is input to the terminal of the flip-flop circuit 13. This part is shown in FIG. It is clear that the circuit can be equivalently rewritten as shown. That is, the NAND circuit 12 is represented by an AND circuit 121 and an inverter 122, and the NOR circuit 18 is represented by an OR circuit 181 and an inverter 182. Therefore, inverters 122, 182 and circuit 13
It is clear that an SR flip-flop circuit 22 is formed, and as a result, the setting state signal 7a and the second operation signal 11a are input to the speed command circuit 20, and the AND operation is performed on both input signals and the result is calculated. an AND circuit 121 that outputs a third operation signal 121a according to
When the value of the operation signal 121a and the value of the first operation signal 10a inputted to the R terminal via the OR circuit 181 reach predetermined values, the signal 13a which becomes H level is output from the Q terminal as a gate open signal.
It can be said that an SR flip-flop circuit 22 is provided.

次に速度指令回路20の動作を第3図を参照し
て説明する。すなわち、まず速度設定器8におい
て設定速度を零にし、さらにスイツチ9をオフに
した状態で速度指令回路20に電源を投入する
と、イニシヤルリセツト回路14からイニシヤル
リセツト回路14aが出力されるので、時刻t1に
おける各部の波形は図示したようになる。またイ
ンバータ19の出力信号19aは時刻t1以降Lレ
ベルを継続する。したがつて、時刻t2でスイツチ
9をオンにすると信号10aがLレベルになるの
で信号18aがHレベルになり、信号11aがH
になつて信号12aがLになる。ところが、この
場合、信号18aはノア回路18における信号伝
達時間だけ信号10aよりも遅れた信号であるの
に対して、信号12aはインバータ11とナンド
回路12とにおける信号伝達時間だけ信号10a
よりも遅れた信号である。このため、フリツプフ
ロツプ回路13には信号18aが信号12aより
も早く入力されることになるので、信号12aが
Lになると回路13の出力信号13aがHレベル
になつてアンド回路16がゲート開状態になる。
故に、時刻t2における速度設定信号4が出力信号
16aとしてアンド回路16から出力される。た
だし、この場合の信号4は設定速度零に対応する
信号である。
Next, the operation of the speed command circuit 20 will be explained with reference to FIG. That is, when the speed setting device 8 first sets the set speed to zero, and then the switch 9 is turned off and power is applied to the speed command circuit 20, the initial reset circuit 14a is output from the initial reset circuit 14, so that The waveforms of each part at time t1 are as shown in the figure. Further, the output signal 19a of the inverter 19 continues to be at the L level after time t1. Therefore, when switch 9 is turned on at time t2, signal 10a becomes L level, signal 18a becomes H level, and signal 11a becomes H level.
Then, the signal 12a becomes L. However, in this case, the signal 18a is a signal delayed from the signal 10a by the signal transmission time in the NOR circuit 18, whereas the signal 12a is delayed by the signal transmission time in the inverter 11 and the NAND circuit 12.
The signal is delayed. Therefore, the signal 18a is input to the flip-flop circuit 13 earlier than the signal 12a, so when the signal 12a becomes L, the output signal 13a of the circuit 13 becomes H level, and the gate of the AND circuit 16 becomes open. Become.
Therefore, the speed setting signal 4 at time t2 is output from the AND circuit 16 as the output signal 16a. However, signal 4 in this case is a signal corresponding to the set speed of zero.

次に、時刻t3で設定器9における設定速度を上
昇させると、スイツチ5がオフになるので、信号
7aがLになつて信号12aがHになるが、指令
回路20におけるその他の部分の信号に変化はな
いので、アンド回路16はゲート開状態を継続し
て、電圧信号1aに対応した速度設定信号4が回
路16から出力される。つまり、出力信号16a
は設定器8による速度設定指令に応じた信号とな
る。故に、時刻t4で設定速度を零にすると信号1
6aが設定速度零に応じた信号になると共にスイ
ツチ5がオンになるので、信号7aがHになり信
号12aがLになつて、指令回路20における各
部信号の状態が時刻t3直前の状態と同じになる。
したがつて、時刻r5で起動スイツチ9をオフにす
ると、信号10a,11aがそれぞれH,Lレベ
ルになつて信号18aがLになり信号12aがH
になるが、上記と同じ理由でフリツプフロツプ回
路13には信号18aが信号12aよりも早く入
力されるので、信号13aがLとなつてアンド回
路16がゲート閉の状態になる。
Next, when the set speed in the setting device 9 is increased at time t3, the switch 5 is turned off, so the signal 7a becomes L and the signal 12a becomes H, but the signals in other parts of the command circuit 20 Since there is no change, the gate of the AND circuit 16 remains open, and the speed setting signal 4 corresponding to the voltage signal 1a is output from the circuit 16. In other words, the output signal 16a
is a signal corresponding to the speed setting command from the setting device 8. Therefore, if the set speed is set to zero at time t4, signal 1
6a becomes a signal corresponding to the set speed of zero and the switch 5 is turned on, so the signal 7a becomes H and the signal 12a becomes L, and the states of the signals of each part in the command circuit 20 are the same as the state immediately before time t3. become.
Therefore, when the start switch 9 is turned off at time r5, the signals 10a and 11a go to H and L levels, respectively, the signal 18a goes to L, and the signal 12a goes to H.
However, for the same reason as mentioned above, the signal 18a is inputted to the flip-flop circuit 13 earlier than the signal 12a, so the signal 13a becomes L and the gate of the AND circuit 16 is closed.

以上は指令回路20を正常に操作した場合の説
明であつたが、第4図に示したように、時刻t3で
設定器8により増速指令を出した後電圧信号1a
を設定速度が零でない状態のままにして時刻t6で
スイツチ9をオフにすると、信号10a,11a
がそれぞれHになりLになるので、信号18aは
Lになるが、信号12aはHのまま変化しないの
で、信号13aがLになつてアンド回路16aが
ゲート閉となる。したがつて信号16aの値が零
になるので、該信号によつて速度指令を受ける前
述の電動機が回転を停止する。そうして、この状
態で時刻t7になつてスイツチ9をオンにすると、
信号10a,11aがそれぞれLレベル、Hレベ
ルになるので信号18aはHになるが信号12a
は変化しない。故に信号13aがLレベルを継続
してゲート回路16が閉状態を継続する。したが
つて、この時速度設定信号4が零でない設定速度
に応じた値になつていても、前記電動機が再起動
することはない。故に、この場合、前記電動機に
急激な加速指令が与えられることがないから、該
電動機を含む機械に損傷を生じたり人体に対する
危険が発生したりすることはない。
The above explanation was based on the case where the command circuit 20 was operated normally, but as shown in FIG.
When switch 9 is turned off at time t6 while the set speed remains non-zero, signals 10a and 11a
go high and then go low, respectively, so the signal 18a goes low, but the signal 12a remains high and does not change, so the signal 13a goes low and the gate of the AND circuit 16a is closed. Therefore, since the value of the signal 16a becomes zero, the above-mentioned electric motor, which receives a speed command based on the signal, stops rotating. Then, in this state, when time t7 comes and switch 9 is turned on,
Signals 10a and 11a go to L level and H level, respectively, so signal 18a goes to H, but signal 12a
does not change. Therefore, the signal 13a continues to be at the L level, and the gate circuit 16 continues to be in the closed state. Therefore, even if the speed setting signal 4 has a value corresponding to a non-zero setting speed at this time, the electric motor will not be restarted. Therefore, in this case, since no sudden acceleration command is given to the electric motor, no damage is caused to the machine including the electric motor, and no danger to the human body occurs.

第4図において、時刻t7以降設定器8から減速
指令を出力して時刻t8で設定速度を零にすると、
スイツチ5がオンになるのでアンド回路16はゲ
ート開状態になるが、この時設定速度は零である
から前記電動機が起動することはない。時刻t9で
スイツチ9をオフにするとアンド回路16がゲー
ト閉状態になる。
In FIG. 4, if a deceleration command is output from the setting device 8 after time t7 and the set speed is set to zero at time t8,
Since the switch 5 is turned on, the gate of the AND circuit 16 is opened, but since the set speed is zero at this time, the motor does not start. When the switch 9 is turned off at time t9, the AND circuit 16 enters the gate closed state.

上述の実施例説明は電動機の回転速度を指令す
る速度指令回路に関わるものであつたが、本考案
は、このような実施態様に限定されるものでな
く、回転運動以外の機械運動の速度を指令する場
合にも適用しうるものである。
Although the above description of the embodiment relates to a speed command circuit that commands the rotational speed of an electric motor, the present invention is not limited to such an embodiment, and can also be used to control the speed of mechanical motion other than rotational motion. This can also be applied when giving instructions.

〔考案の効果〕[Effect of idea]

以上説明したように本考案においては、機械運
動の設定速度に応じた速度設定信号を出力すると
共に前記速度設定信号が零の場合にハイレベルの
設定状態信号を出力する速度設定器と、起動状態
と停止状態とを有し前記停止状態でハイレベルの
第1運転信号を出力すると共に該第1運転信号と
は逆の極性を有し起動状態でハイレベルの第2運
転信号を出力する起動スイツチ部と、前記設定状
態信号と前記第2運転信号とが入力され両入力信
号がハイレベルの場合にハイレベルの第3運転信
号を出力する論理積回路と、S端子に入力される
前記第3運転信号がハイレベルの場合にセツトさ
れ、R端子に入力される前記第1運転信号がハイ
レベルの場合にリセツトされ、セツト状態におい
てQ端子からハイレベルのゲート開信号を出力す
るRSフリツプフロツプ回路と、前記ゲート開信
号がハイレベルの場合にのみ前記速度設定信号の
通過を許可するゲート回路とを備え、前記ゲート
回路の出力信号により前記機械運動の速度を指令
するように速度指令回路を構成したことにより、
SRフリツプフロツプ回路から出力されるゲート
開信号は、起動スイツチの状態だけではなくて、
このスイツチの状態と設定状態信号の値とに応じ
て出力されることになる。このため、速度指令を
与える対象機械の再起動を行う際、起動スイツチ
だけでゲート回路の開閉をすることは不可能で、
速度設定信号を一旦設定速度零に応じた値にしな
ければ該速度設定信号をゲート回路から出力させ
ることができなくなる結果、本考案には、前記機
械に急激な加速が指令されることがなくなつて該
機械における損傷の発生や人体に対する危険の発
生が防止される効果がある。
As explained above, the present invention includes a speed setting device that outputs a speed setting signal corresponding to the set speed of mechanical motion and also outputs a high-level setting state signal when the speed setting signal is zero, and and a stopped state, and outputs a first operating signal at a high level in the stopped state, and outputs a second operating signal at a high level in a starting state and has a polarity opposite to the first operating signal. an AND circuit which receives the setting state signal and the second operating signal and outputs a third operating signal at a high level when both input signals are at a high level; and the third operating signal which is input to the S terminal. An RS flip-flop circuit that is set when the operation signal is at a high level, is reset when the first operation signal inputted to the R terminal is at a high level, and outputs a high level gate open signal from the Q terminal in the set state. , a gate circuit that allows passage of the speed setting signal only when the gate open signal is at a high level, and a speed command circuit configured to command the speed of the mechanical movement by the output signal of the gate circuit. By this,
The gate open signal output from the SR flip-flop circuit is not only the state of the start switch, but also
The output will depend on the state of this switch and the value of the setting state signal. For this reason, when restarting the target machine to which a speed command is given, it is impossible to open and close the gate circuit using only the start switch.
As a result, the speed setting signal cannot be output from the gate circuit unless the speed setting signal is once set to a value corresponding to the set speed of zero, and as a result, in the present invention, sudden acceleration is not commanded to the machine. This has the effect of preventing damage to the machine and danger to the human body.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案の一実施例の構成図、第2図は
第1図における要部の等価回路図、第3図及び第
4図は第1図に示した実施例の異なる動作を説明
するための各タイムチヤート、第5図は従来の速
度指令回路の構成図、第6図及び第7図は第5図
に示した回路の異なる動作を説明するための各タ
イムチヤートである。 4……速度設定信号、7a……設定状態信号、
8……速度設定器、10a……第1運転信号、1
1a……第2運転信号、16……アンド回路、1
7,20……速度指令回路、21……起動スイツ
チ部、22……SRフリツプフロツプ回路、12
1……アンド回路、121a……第3運転信号。
Fig. 1 is a configuration diagram of an embodiment of the present invention, Fig. 2 is an equivalent circuit diagram of the main parts in Fig. 1, and Figs. 3 and 4 explain different operations of the embodiment shown in Fig. 1. FIG. 5 is a configuration diagram of a conventional speed command circuit, and FIGS. 6 and 7 are time charts for explaining different operations of the circuit shown in FIG. 5. 4...Speed setting signal, 7a...Setting status signal,
8... Speed setting device, 10a... First operation signal, 1
1a...Second operation signal, 16...AND circuit, 1
7, 20...Speed command circuit, 21...Start switch section, 22...SR flip-flop circuit, 12
1...AND circuit, 121a...Third operation signal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 機械運動の設定速度に応じた速度設定信号を出
力すると共に前記設定速度信号が零の場合にハイ
レベルの設定状態信号を出力する速度設定器と、
起動状態と停止状態とを有し前記停止状態でハイ
レベルの第1運転信号を出力すると共に該第1運
転信号とは逆の極性を有し起動状態でハイレベル
の第2運転信号を出力する起動スイツチ部と、前
記設定状態信号と前記第2運転信号とが入力され
両入力信号がハイレベルの場合にハイレベルの第
3運転信号を出力する論理積回路と、S端子に入
力される前記第3運転信号がハイレベルの場合に
リセツトされ、R端子に入力される前記第1運転
信号がハイレベルの場合にリセツトされ、セツト
状態においてQ端子からハイレベルのゲート開信
号を出力するSRフリツプフロツプ回路と、前記
ゲート開信号がハイレベルの場合にのみ前記速度
設定信号の通過を許可するゲート回路とを備え、
前記ゲート回路の出力信号により前記機械運動の
速度を指令することを特徴とする速度指令回路。
a speed setting device that outputs a speed setting signal according to a set speed of mechanical motion and outputs a high-level setting state signal when the set speed signal is zero;
It has a starting state and a stopped state, and outputs a first operating signal at a high level in the stopped state, and outputs a second operating signal at a high level in the starting state and has a polarity opposite to the first operating signal. a start switch unit, an AND circuit which receives the setting state signal and the second operating signal and outputs a third operating signal at a high level when both input signals are at a high level; The SR flip-flop is reset when the third operation signal is at a high level, is reset when the first operation signal inputted to the R terminal is at a high level, and outputs a high level gate open signal from the Q terminal in the set state. circuit, and a gate circuit that allows passage of the speed setting signal only when the gate open signal is at a high level,
A speed command circuit, characterized in that the speed of the mechanical movement is commanded by an output signal of the gate circuit.
JP1987126744U 1987-08-20 1987-08-20 Expired - Lifetime JPH0534238Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987126744U JPH0534238Y2 (en) 1987-08-20 1987-08-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987126744U JPH0534238Y2 (en) 1987-08-20 1987-08-20

Publications (2)

Publication Number Publication Date
JPS6434896U JPS6434896U (en) 1989-03-03
JPH0534238Y2 true JPH0534238Y2 (en) 1993-08-30

Family

ID=31378535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987126744U Expired - Lifetime JPH0534238Y2 (en) 1987-08-20 1987-08-20

Country Status (1)

Country Link
JP (1) JPH0534238Y2 (en)

Also Published As

Publication number Publication date
JPS6434896U (en) 1989-03-03

Similar Documents

Publication Publication Date Title
JPH0534238Y2 (en)
JP2527041B2 (en) Power supply circuit
JPS5914998B2 (en) Speed control device for pole number amplitude modulation type motor equipment
JPH0154960B2 (en)
JPS5972882A (en) Intermittent driving circuit
JPS62185577A (en) Speed instructing circuit
JPH0161255B2 (en)
JPS608351B2 (en) Delayed start control circuit for air conditioner refrigerant compressor
JPH0449348B2 (en)
SU765962A1 (en) Device for control of dc electric motor
JPH0710421Y2 (en) Output data control circuit
SU699645A1 (en) Ac motor control device
JP2537347B2 (en) Speed control device
JPS61130587A (en) Controller of power window for vehicle
SU572758A1 (en) Device for regulating rotation angle of electric motor shaft
JPH0125337Y2 (en)
JPS605492A (en) Address buffer circuit of semiconductor memory device
CA1157918A (en) Digital frequency-phase comparator
JPH0530974Y2 (en)
JPS62247948A (en) Wiper controller
JPS5951216B2 (en) Load switching circuit for multiple inverters
JPS61244298A (en) Drive controlling method for stepping motor
JPS62296786A (en) Inverter control circuit
JPH0443399U (en)
KR970043979A (en) Vehicle's power window automatic closing control circuit