JPH0533788B2 - - Google Patents

Info

Publication number
JPH0533788B2
JPH0533788B2 JP14042985A JP14042985A JPH0533788B2 JP H0533788 B2 JPH0533788 B2 JP H0533788B2 JP 14042985 A JP14042985 A JP 14042985A JP 14042985 A JP14042985 A JP 14042985A JP H0533788 B2 JPH0533788 B2 JP H0533788B2
Authority
JP
Japan
Prior art keywords
pattern
data
image
inverted
numerical data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14042985A
Other languages
Japanese (ja)
Other versions
JPS622142A (en
Inventor
Tetsuyuki Arai
Shigeru Takemoto
Yoshihiko Fujimori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP60140429A priority Critical patent/JPS622142A/en
Publication of JPS622142A publication Critical patent/JPS622142A/en
Priority to US07/158,069 priority patent/US4870693A/en
Publication of JPH0533788B2 publication Critical patent/JPH0533788B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造に使用されるマス
クあるいはレチクル(以下、本明細書において
「マスク」と総称する)に形成されたパターンと、
このパターンの設計データとを比較してパターン
欠陥の検査を行う装置にかかるものであり、特に
設計データから反転パターンを得る反転パターン
作成装置に関するものである。
Detailed Description of the Invention [Technical Field of the Invention] The present invention relates to a pattern formed on a mask or reticle (hereinafter collectively referred to as a "mask" in this specification) used for manufacturing a semiconductor device,
This invention relates to an apparatus for inspecting pattern defects by comparing the pattern with design data, and particularly relates to an inversion pattern creation apparatus for obtaining an inversion pattern from design data.

〔発明の背景〕[Background of the invention]

従来の設計データから反転パターンを得る手段
としては、例えば電子計算機のソフトウエアによ
つて数値で表現されている設計データから、反転
パターンデータを作り直すものがある。しかしな
がら、この手段によれば、反転させないパターン
すなわち正パターンを得る場合と比較して数倍の
処理時間が必要となり、また、処理時間を短縮し
ようとすれば、非常に大型で高速の電子計算機が
必要となる。
As a conventional means for obtaining an inverted pattern from design data, for example, there is a method of recreating inverted pattern data from design data expressed numerically by computer software. However, this method requires several times the processing time compared to obtaining a non-inverted pattern, that is, a normal pattern, and in order to shorten the processing time, a very large and high-speed computer is required. It becomes necessary.

反転パターンを得る他の手段としては、設計デ
ータからまず正パターンを求めてメモリ手段に格
納し、この格納したパターンデータの読み出し時
に、論理値の「0」を「1」に、「1」を「0」
に反転させるものがある。ところがこの手段で
は、メモリ手段に格納されたパターンデータの論
理値がすべて反転してしまうため、一部分のパタ
ーンを反転するという操作が困難である。特に最
近においては、単一のマスクのパターンが、複数
のフアイルの設計パターンデータを含み、それら
のパターンのうちの一部が反転されて全体のパタ
ーンイメージが合成されている場合がある。この
ためフアイル毎にそのパターンの反転を任意に良
好に行うことができる装置が要望されている。
Another method for obtaining an inverted pattern is to first obtain a normal pattern from the design data and store it in a memory means, and when reading out the stored pattern data, change the logical value "0" to "1" and "1" to "1". "0"
There is something that can be reversed. However, with this means, all the logical values of the pattern data stored in the memory means are inverted, making it difficult to invert a portion of the pattern. Particularly recently, there are cases in which a single mask pattern includes design pattern data of a plurality of files, and some of these patterns are inverted to synthesize the entire pattern image. Therefore, there is a need for an apparatus that can arbitrarily and appropriately invert the pattern for each file.

〔発明の目的〕[Purpose of the invention]

本発明はかかる点に鑑みてなされたものであ
り、例えば設計データから正パターンを得る処理
時間とほぼ同様の時間となるように処理時間の短
縮を図ることができるとともに、パターンの反転
部分を任意に得ることができる反転パターン作成
装置を提供することをその目的とするものであ
る。
The present invention has been made in view of these points. For example, it is possible to shorten the processing time to almost the same time as the processing time for obtaining a normal pattern from design data, and it is also possible to arbitrarily change the inverted portion of the pattern. The object of the present invention is to provide a reversal pattern creation device that can be used to create a reverse pattern.

〔発明の概要〕[Summary of the invention]

本発明は、第1処理手段によつて、設計パター
ンデータのうち、反転されない設計パターンデー
タには正イメージのフラグを付すとともに、反転
される設計パターンデータには反転イメージのフ
ラグを付し、次に第2処理手段によつて、正イメ
ージのパターンが含まれる領域又は反転イメージ
のパターンが含まれる領域のうちいずれか一方の
領域全体を1つのパターンとして扱い、このパタ
ーンの設計パターンデータに該当するフラグを付
し、次に、イメージ形成手段により、まず第2処
理手段のデータに基づいて各領域のイメージデー
タを作成し、次に、第1処理手段のデータに基づ
いて各パターンのイメージデータを作成すること
を特徴とするものである。
In the present invention, among the design pattern data, the first processing means attaches a normal image flag to design pattern data that is not inverted, attaches a reverse image flag to design pattern data to be inverted, and then Then, the second processing means treats the entire area of either the area containing the pattern of the normal image or the area containing the pattern of the inverted image as one pattern, and corresponds to the design pattern data of this pattern. The image forming means first creates image data for each area based on the data from the second processing means, and then creates image data for each pattern based on the data from the first processing means. It is characterized by the fact that it is created.

〔実施例〕〔Example〕

以下、図面を参照しながら、本発明の実施例を
説明する。なお、以下の説明では、第2図に示す
ようなパターンを得る場合を例として示すことと
する。第2図に示すパターンは、パターンPA,
PB,PCを境界が接するように合成したものであ
る。あらかじめ与えられている設計データは、第
3図に示すポジ形のパターンPA,PB,PCであ
るから、パターンPBについては反転してパター
ンを得る必要がある。
Embodiments of the present invention will be described below with reference to the drawings. In the following description, a case where a pattern as shown in FIG. 2 is obtained will be described as an example. The patterns shown in Figure 2 are pattern PA,
This is a composite of PB and PC so that their boundaries touch. Since the design data given in advance are the positive patterns PA, PB, and PC shown in FIG. 3, it is necessary to obtain the pattern by inverting the pattern PB.

第1図において、データフアイル10には、第
4図に示すように、各パターンPA,PB,PC毎
にパターンを数値で各々示す設計パターンデータ
(以下単に「数値データ」という)DA,DB,
DCが格納されている。例えば、パターンPAの数
値データDAは、パターンPA1ないしPA8(第
3図参照)の線分の端点や傾きを表わすデータ
DA1,DA2,……を含んでいる。数値データ
DB,DCについても同様であり、パターンPBの
数値データDBは、パターンPB1ないしPB4に
関するデータDB1,DB2,……を含んでおり、
更に、パターンPCの数値データDCは、パターン
PC1ないしPC4に関するデータDC1,DC2,
……を含んでいる。このデータフアイル10は、
デイスク12が接続されたデータ処理部14に接
続されている。
In FIG. 1, the data file 10 includes design pattern data (hereinafter simply referred to as "numeric data") DA, DB, which numerically indicates the pattern for each pattern PA, PB, and PC, as shown in FIG.
DC is stored. For example, the numerical data DA of pattern PA is data representing the end points and slopes of line segments of patterns PA1 to PA8 (see Figure 3).
Contains DA1, DA2,... numerical data
The same applies to DB and DC, and the numerical data DB of pattern PB includes data DB1, DB2, ... regarding patterns PB1 to PB4,
Furthermore, the numerical data DC of the pattern PC is
Data regarding PC1 to PC4 DC1, DC2,
Contains... This data file 10 is
It is connected to a data processing section 14 to which the disk 12 is connected.

データ処理部14のデータ出力側は、ラスタ情
報発生部16を介してラスタデータ描画部18に
接続されており、このラスタデータ描画部18は
メモリ部20,22に各々接続されている。メモ
リ部20,22は、第2図に示すパターンが最終
的に論理値の「1」、「0」(例えば、同図のハツ
チング部分は「1」、その他の部分は「0」)で示
されるパターンイメージデータ(以下、「イメー
ジデータ」という)で格納されるものである。
The data output side of the data processing section 14 is connected to a raster data drawing section 18 via a raster information generating section 16, and this raster data drawing section 18 is connected to memory sections 20 and 22, respectively. In the memory units 20 and 22, the pattern shown in FIG. 2 is finally expressed as logical values "1" and "0" (for example, the hatched part in the figure is "1" and the other parts are "0"). It is stored as pattern image data (hereinafter referred to as "image data").

本実施例では、メモリ部20,22の容量の関
係から、第5図に示すような適宜のブロツク
Bm,n(ただしm,n=1〜5)にパターンを
分割して処理することとしている。第6図には、
最終的にメモリ部20,22内に形成されるべき
第2図に示すパターンと、第5図のブロツク
Bm,nとを重ねた状態が示されている。このよ
うに本実施例では、ブロツクBm,n毎に、デー
タフアイル10内の数値データDA,DB,DCか
らイメージデータが生成され、メモリ部20,2
2の一方に格納されるように構成されている。メ
モリ部20,22のいずれか一方に1ブロツク分
例えばブロツクB1,1のイメージデータが格納
されると、次に、メモリ部20,22の他方にブ
ロツクB1,2のイメージデータが格納されるよ
うになつており、このとき、前記一方のメモリ部
のイメージデータがマスク検査装置等(図示せ
ず)に読み出されるようになつている。ブロツク
Bm,nのイメージデータ作成順は、例えば第5
図の矢印で示す如く定められている。
In this embodiment, due to the capacity of the memory sections 20 and 22, appropriate blocks as shown in FIG.
The pattern is divided into Bm,n (where m,n=1 to 5) and processed. In Figure 6,
The pattern shown in FIG. 2 to be finally formed in the memory sections 20 and 22 and the block shown in FIG.
A state in which Bm and n are overlapped is shown. In this way, in this embodiment, image data is generated from the numerical data DA, DB, DC in the data file 10 for each block Bm,n, and the image data is generated from the numerical data DA, DB, DC in the data file 10, and
It is configured to be stored in one of the two. When one block of image data, for example, block B1, 1, is stored in one of the memory sections 20, 22, the image data of blocks B1, 2 is then stored in the other memory section 20, 22. At this time, the image data in the one memory section is read out to a mask inspection device or the like (not shown). block
The image data creation order of Bm,n is, for example, the 5th
It is determined as shown by the arrow in the figure.

次に、上記実施例の作用について説明する。 Next, the operation of the above embodiment will be explained.

まず、前述したように、データフアイル10に
は、パターンPA,PB,PC(第3図参照)毎に数
値データDA,DB,DCが各々格納されている。
他方、データ処理部14には、パターンPBにつ
いては、その反転したパターンを用いてパタ
ーンPA,PCと合成するようにあらかじめ指令が
与えられている。
First, as described above, the data file 10 stores numerical data DA, DB, and DC for each of the patterns PA, PB, and PC (see FIG. 3).
On the other hand, the data processing unit 14 is given a command in advance to synthesize the pattern PB with the patterns PA and PC using the inverted pattern.

データ処理部14は、ブロツクBm,n毎にデ
ータ処理を行うことから、まず、各ブロツク
Bm,n毎に数値データDA,DB,DCを分類す
る。例えば第6図に示すように、ブロツク1,1
には、いかなるパターンも含まれないが、ブロツ
クB1,2にはパターンPA4が含まれる。同様
にしてブロツクB3,3には、パターンPA1,
PA2,1,2,PC1が含まれる。なお、
パターン1,2は、第3図に示すパターン
PB1,PB2の反転したものである。この分類さ
れた様子を第7図に示す。この図に示すように、
パターンPA,PB,PC毎に分類されていた数値
データは、各ブロツクBm,n毎の数値データ
DBm,nに分類され、デイスク12に格納され
る。
Since the data processing unit 14 performs data processing for each block Bm,n, first, each block
Classify numerical data DA, DB, DC for each Bm and n. For example, as shown in FIG.
does not contain any pattern, but blocks B1 and B2 contain pattern PA4. Similarly, blocks B3 and 3 have patterns PA1 and
Includes PA2, 1, 2, and PC1. In addition,
Patterns 1 and 2 are the patterns shown in Figure 3.
This is the inversion of PB1 and PB2. This classification is shown in FIG. As shown in this figure,
The numerical data that was classified for each pattern PA, PB, and PC has been changed to the numerical data for each block Bm and n.
It is classified into DBm,n and stored on the disk 12.

第8図には、前述したブロツクB3,3の数値
データDB3,3が示されている。ブロツクB
3,3には、まずパターンPAのうち、パターン
PA1,PA2が含まれる。パターンPA1,PA2
はそのまま描かれるから、正イメージであること
を示す論理値「1」のフラグFA1,FA2が付さ
れる。すなわち、パターンPA1を表わす数値デ
ータD(PA1)及びパターンPA2を表わす数値
データD(PA2)には、各々フラグFA1,FA2
が付され、その内容は、正イメージの論理値
「1」となつている。
FIG. 8 shows the numerical data DB3, 3 of the blocks B3, 3 mentioned above. Block B
3.3, first of all pattern PA, pattern
Includes PA1 and PA2. Pattern PA1, PA2
Since they are drawn as they are, flags FA1 and FA2 with a logical value of "1" indicating that they are normal images are attached. That is, numerical data D (PA1) representing pattern PA1 and numerical data D (PA2) representing pattern PA2 have flags FA1 and FA2, respectively.
is attached, and its content is the logical value "1" of the normal image.

次に、ブロツクB3,3には、パターンPCの
うち、パターンPC1が含まれる。パターンPC1
は正イメージであるから、フラグFC1は論理値
の「1」である。すなわち、パターンPC1の数
値データDC(PC1)には、正イメージであるこ
とを示すフラグFC1が付加されている。
Next, blocks B3 and 3 include pattern PC1 among patterns PC. Pattern PC1
Since is a normal image, the flag FC1 has a logical value of "1". That is, a flag FC1 indicating that it is a normal image is added to the numerical data DC (PC1) of the pattern PC1.

次に、ブロツクB3,3には、パターンPBの
うち、パターンPB1,PB2が反転して含まれ
る。従つて、パターンPB1の数値データD(PB
1)のフラグFB1は、反転イメージを表わす論
理値の「0」となる。パターンPB2の数値デー
タD(PB2)についても同様の論理値「0」のフ
ラグFB2が付加される。
Next, blocks B3 and 3 include inverted patterns PB1 and PB2 of pattern PB. Therefore, the numerical data D (PB
The flag FB1 in 1) has a logical value of "0" representing an inverted image. A similar flag FB2 with a logical value of "0" is added to the numerical data D (PB2) of the pattern PB2.

以上のような分類処理が各ブロツクBm,n毎
に行なわれ、分類された数値データDBm,nが
デイスク12に格納される。なお、1つのパター
ンが2以上のブロツクに含まれるときは、各ブロ
ツク毎にパターンが切出され、そのパターンの数
値データが求められる。例えば、パターンPC2
(第6図参照)はブロツクB4,4に左半分が含
まれており、ブロツクB4,5に右半分が含まれ
ている。従つて、各半分が1つのパターンとみな
されてそれぞれの数値データが求められ、以後は
上述した場合と同様に処理される。
The above classification process is performed for each block Bm,n, and the classified numerical data DBm,n is stored on the disk 12. Note that when one pattern is included in two or more blocks, the pattern is cut out for each block and the numerical data of that pattern is determined. For example, pattern PC2
(See FIG. 6), the left half is included in blocks B4, 4, and the right half is included in blocks B4, 5. Therefore, each half is regarded as one pattern, numerical data for each half is determined, and the subsequent processing is the same as in the case described above.

次に、以上の分類処理の終了後、パターンPB
の領域全体の大きさのパターンがデータ処理部1
4で生成され、これが各ブロツクBm,nの境界
で切断され、当該ブロツクの数値データに正イメ
ージのフラグを付加して加えられる。
Next, after completing the above classification process, pattern PB
The pattern of the size of the entire area is the data processing unit 1.
4, this is cut at the boundary of each block Bm,n, and a normal image flag is added to the numerical data of the block and added.

例えばブロツクB3,3には、第9図に示すよ
うに、パターンの左下部が含まれる。この含
まれる部分の位置データTA,TB,TC,TDが
パターンPBBの数値データD(PBB)として、第
8図に示すように、数値データDB3,3に加え
られる。このパターンPBBは、正転イメージで
あるから、論理値「1」のフラグFBBが付加さ
れている。これらの処理が各ブロツクBm,nに
ついて行なわれる。
For example, block B3,3 includes the lower left portion of the pattern, as shown in FIG. The positional data TA, TB, TC, and TD of the included portions are added to the numerical data DB3, 3 as the numerical data D (PBB) of the pattern PBB, as shown in FIG. Since this pattern PBB is a normal rotation image, a flag FBB with a logical value of "1" is added. These processes are performed for each block Bm,n.

次に、以上の処理の後、デイスク12から、例
えば、DMA方式でブロツクB1,1から順に分
類された数値データDBm,nが読み出されてラ
スタ情報発生部16に出力される。このとき、デ
イスク12に対して最後に書き込まれた数値デー
タDBm,nから読み出されてゆく。なお、この
数値データDBm,nの読出しは、図示しないマ
スク検査装置等の動作に対応して行なわれる。ま
た、メモリ部20,22は、あらかじめ例えば論
理値の「0」となるようにクリアされる。
Next, after the above processing, numerical data DBm,n classified sequentially from blocks B1, 1 using the DMA method, for example, is read out from the disk 12 and output to the raster information generating section 16. At this time, the numerical data DBm,n written to the disk 12 last is read out. The numerical data DBm,n is read out in response to the operation of a mask inspection device (not shown) or the like. Further, the memory units 20 and 22 are cleared in advance to a logical value of "0", for example.

ラスタ情報発生部16は、1つのプロセツサを
構成しており、ブロツクB1,1から順に分類さ
れた数値データDBm,nが入力される。そして、
数値データDBm,nに基づいてそのパターンの
メモリ部20,22のいずれか例えばメモリ部2
0上におけるアドレスを水平ラスタ情報として発
生し、ラスタデータ描画部18に出力する。この
とき、前述したフラグFは、そのまま付加されて
ラスタデータ描画部18に送られる。
The raster information generating section 16 constitutes one processor, and receives numerical data DBm,n classified in order from blocks B1,1. and,
Based on the numerical data DBm,n, select one of the memory units 20 and 22 of the pattern, for example, memory unit 2.
The address on 0 is generated as horizontal raster information and output to the raster data drawing section 18. At this time, the flag F described above is added as is and sent to the raster data drawing section 18.

そして、ラスタデータ描画部18は、入力され
た水平ラスタ情報によつてメモリ部20の指定さ
れるアドレスの範囲内に、フラグFで指定される
論理値を書き込む。
Then, the raster data drawing section 18 writes the logical value specified by the flag F within the address range specified by the memory section 20 based on the input horizontal raster information.

前述したブロツクB3,3の例について説明す
ると、次の通りである。まず書さ込まれるべきメ
モリ部例えばメモリ部20内が論理値の「0」と
なるようにクリアされる。この様子は第10図A
に示されている。次に、ブロツクB3,3の数値
データDB3,3のうち、最後に書込まれた数値
データD(PBB)がデイスク12から読み出さ
れ、ラスタ情報発生部16に入力される。このと
き、フラグFBBも同時に読み出される(第8図
参照)。
The example of blocks B3 and 3 mentioned above will be explained as follows. First, the memory section to be written, for example, the inside of the memory section 20, is cleared to a logical value of "0". This situation is shown in Figure 10A.
is shown. Next, among the numerical data DB3, 3 of the blocks B3, 3, the last written numerical data D (PBB) is read from the disk 12 and input to the raster information generating section 16. At this time, the flag FBB is also read out at the same time (see FIG. 8).

ラスタ情報発生部16では、数値データD
(PBB)に基づいて第11図に示すようなパター
ン端部のアドレス情報(Y1,XS1)、(Y1,XE
1)を、フラグFBBとともにラスタデータ描画
部18に対して出力する。
In the raster information generating section 16, the numerical data D
Based on (PBB), address information (Y1, XS1), (Y1,
1) is output to the raster data drawing unit 18 together with the flag FBB.

ラスタデータ描画部18では、入力された情報
に基づいて、メモリ20のアドレス(Y1,XS
1)、(YT,XE1)の間の領域にフラグFBBで
指定されるデータを書込む。フラグFBBは第8
図に示すように「1」であるから正イメージであ
る論理値の「1」がメモリ20の該当アドレスに
書込まれる。
The raster data drawing unit 18 uses the address (Y1, XS
1) Write the data specified by flag FBB to the area between (YT, XE1). Flag FBB is the 8th
As shown in the figure, since it is "1", the logical value "1", which is a normal image, is written to the corresponding address in the memory 20.

同様にして、メモリ20のアドレス(Y2,
XS2)、(Y2,XE2)の間の領域にも「1」が
書込まれる。このような操作が順次行なわれ、数
値データD(PBB)のパターン部分がすべて
「1」となる。この様子は第10図Bに示されて
おり、ハツチング部分が論理値の「1」を表わ
す。
Similarly, the address of memory 20 (Y2,
"1" is also written in the area between XS2) and (Y2, XE2). Such operations are performed in sequence, and the pattern portions of the numerical data D (PBB) all become "1". This situation is shown in FIG. 10B, where the hatched area represents the logical value "1".

次に、数値データD(PB2)がフラグFB2と
ともにデイスク12から読み出される。上述した
場合と同様にしてラスタ情報発生部16によりア
ドレス情報が発生され、ラスタデータ描画部18
により指定されたメモリ部20のアドレス間の領
域にフラグFB2によつて指定されるデータが書
込まれる。この場合は、フラグFB2が「0」(第
8図参照)であるから、反転イメージである論理
値の「0」が当該領域内に書込まれる。同様にし
て、数値データD(PB1)に対する処理が行なわ
れる。以上の操作により、第10図Cに示すよう
にパターン1,2が形成されることとなる。
Next, the numerical data D (PB2) is read from the disk 12 together with the flag FB2. Address information is generated by the raster information generating section 16 in the same manner as described above, and the raster data drawing section 18
The data specified by the flag FB2 is written in the area between the addresses of the memory unit 20 specified by the flag FB2. In this case, since the flag FB2 is "0" (see FIG. 8), a logical value "0", which is an inverted image, is written in the area. Similarly, processing is performed on numerical data D (PB1). By the above operations, patterns 1 and 2 are formed as shown in FIG. 10C.

次に、数値データD(PC1)がフラグFC1と
ともにデイスク12から読み出される。このデー
タについても同様に処理されるか、フラグFC1
が「1」であるため、メモリ20の該当領域に
は、正イメージである論理値の「1」が書込まれ
る。数値データD(PA2),D(PA1)について
も同様である。従つて、パターンPA1,PA2,
PC1は、論理値の「1」で第10図Dに示すよ
うに表わされる。
Next, the numerical data D (PC1) is read from the disk 12 together with the flag FC1. Is this data processed in the same way? Flag FC1
is "1", so a logical value "1", which is a normal image, is written into the corresponding area of the memory 20. The same applies to numerical data D (PA2) and D (PA1). Therefore, patterns PA1, PA2,
PC1 is represented by a logical value of "1" as shown in FIG. 10D.

以上のようにして、ブロツクB3,3のイメー
ジデータがメモリ20内に形成される。なお、そ
の他のブロツクについても同様である。
In the manner described above, the image data of blocks B3, 3 is formed in the memory 20. Note that the same applies to other blocks.

なお、本発明は、何ら上記実施例に限定される
ものではなく、種々設計変更可能である。例え
ば、上記実施例では、メモリ手段を2組用意し、
交互にイメージデータを形成するようにしたが、
必要に応じて1組にしたり、3組以上設けるよう
にしてもよい。また、容量の大きいメモリ手段を
用意し、1つのマスクに形成すべきパターンを1
つのメモリ手段に形成するようにしてもよい。す
なわち、上述したようにブロツクに分割すること
なくイメージデータを得るようにしてもよい。
Note that the present invention is not limited to the above-mentioned embodiments, and various design changes are possible. For example, in the above embodiment, two sets of memory means are prepared,
I tried to form image data alternately, but
If necessary, one set or three or more sets may be provided. In addition, a large-capacity memory means is prepared, and the pattern to be formed on one mask can be stored in one
It may be formed into two memory means. That is, image data may be obtained without dividing into blocks as described above.

更に、上述したブロツクの分割方法も任意であ
り、必要に応じて適宜分割してよい。上記実施例
では、反転パターン領域について、その各ブロツ
ク毎の分割部分を1つのパターン(例えばPBB)
として把握することとしているが、反対に正イメ
ージのパターン領域(例えばパターンPA,PCの
領域)を1つのパターンとして把握し、これにフ
ラグを付して処理するようにしてもよい。
Further, the above-mentioned method of dividing the blocks is arbitrary, and the blocks may be divided as appropriate. In the above embodiment, for the inverted pattern area, each block is divided into one pattern (for example, PBB).
However, conversely, the pattern area of the normal image (for example, the areas of patterns PA and PC) may be grasped as one pattern, and a flag may be attached to it for processing.

また、本発明は、マスクのパターン検査装置に
限らず製造装置等にも適用可能なものである。
Furthermore, the present invention is applicable not only to mask pattern inspection apparatuses but also to manufacturing apparatuses and the like.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、まず正イメージ
のパターンが含まれる領域と、反転イメージのパ
ターンが含まれる領域とのイメージパターンを形
成し、これを個々のパターンのイメージを形成し
ていくこととしたので、処理時間の短縮を図るこ
とができるとともに、パターンの反転を容易に行
うことができるという効果がある。
As described above, according to the present invention, an image pattern is first formed of an area including a pattern of a normal image and an area including a pattern of an inverted image, and then images of individual patterns are formed by forming the image pattern. As a result, processing time can be shortened, and patterns can be easily reversed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図はマスクパターンの一例を示す平面図、第
3図は数値データによつて表わされるパターンの
一例を示す平面図、第4図は数値データを示す説
明図、第5図は処理単位のブロツクを示す説明
図、第6図は第2図のパターンと第5図のブロツ
クを重ねた状態を示す平面図、第7図は各ブロツ
ク毎に分類された数値データを示す説明図、第8
図はブロツクB3,3の数値データを示す説明
図、第9図はブロツクB3,3に含まれる反転領
域のパターンPBBを示す説明図、第10図Aな
いしDはブロツクB3,3におけるイメージデー
タの形成過程を示す平面図、第11図はパターン
PBBのアドレス情報を示す説明図である。 10……データフアイル、12……デイスク、
14……データ処理部、16……ラスタ情報発生
部、18……ラスタデータ描画部、20,22…
…メモリ部。
FIG. 1 is a block diagram showing one embodiment of the present invention;
Fig. 2 is a plan view showing an example of a mask pattern, Fig. 3 is a plan view showing an example of a pattern represented by numerical data, Fig. 4 is an explanatory diagram showing numerical data, and Fig. 5 is a plan view showing an example of a pattern expressed by numerical data. FIG. 6 is a plan view showing the overlapping state of the pattern in FIG. 2 and the block in FIG. 5. FIG. 7 is an explanatory diagram showing numerical data classified for each block.
The figure is an explanatory diagram showing the numerical data of blocks B3, 3, FIG. 9 is an explanatory diagram showing the pattern PBB of the inverted area included in blocks B3, 3, and FIGS. A plan view showing the formation process, Figure 11 is a pattern
FIG. 3 is an explanatory diagram showing address information of PBB. 10...data file, 12...disk,
14...Data processing unit, 16...Raster information generation unit, 18...Raster data drawing unit, 20, 22...
...Memory section.

Claims (1)

【特許請求の範囲】 1 パターンが数値で表わされている設計パター
ンデータからの配列がパターンを表わすイメージ
データを形成する場合に、少なくとも一部のパタ
ーンの反転が行なわれてイメージデータが形成さ
れる反転パターン作成装置において、 前記設計パターンデータのうち、反転されない
パターンの設計パターンデータには正イメージの
フラグを付し、反転されるパターンの設計パター
ンデータには反転イメージのフラグを付す第1処
理手段と、 前記パターンのうち、正イメージのパターンが
含まれる領域又は反転イメージのパターンが含ま
れる領域のうちいずれか一方の領域全体を1つの
パターンとして扱い、このパターンの設計パター
ンデータに該当するフラグを付す第2処理手段
と、 最初に第2処理手段のデータに基づいて前記領
域のイメージデータを形成し、次に第1処理手段
のデータに基づいて各パターンのイメージデータ
を形成するイメージ形成手段とを含むことを特徴
とする反転パターン作成装置。
[Claims] 1. When an array from design pattern data in which a pattern is expressed numerically forms image data representing a pattern, at least a part of the pattern is inverted to form the image data. In the inverted pattern creation device, a first process of attaching a flag of a normal image to design pattern data of a pattern that is not to be inverted, and attaching a flag of an inverted image to design pattern data of a pattern to be inverted, among the design pattern data. A flag corresponding to the design pattern data of this pattern, treating the entire area of either the area containing the normal image pattern or the area containing the inverted image pattern among the patterns as one pattern; and an image forming means that first forms image data of the area based on the data of the second processing means and then forms image data of each pattern based on the data of the first processing means. A reversal pattern creation device comprising:
JP60140429A 1985-06-28 1985-06-28 Inversion pattern generator Granted JPS622142A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60140429A JPS622142A (en) 1985-06-28 1985-06-28 Inversion pattern generator
US07/158,069 US4870693A (en) 1985-06-28 1988-02-12 Mask inspecting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60140429A JPS622142A (en) 1985-06-28 1985-06-28 Inversion pattern generator

Publications (2)

Publication Number Publication Date
JPS622142A JPS622142A (en) 1987-01-08
JPH0533788B2 true JPH0533788B2 (en) 1993-05-20

Family

ID=15268475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60140429A Granted JPS622142A (en) 1985-06-28 1985-06-28 Inversion pattern generator

Country Status (1)

Country Link
JP (1) JPS622142A (en)

Also Published As

Publication number Publication date
JPS622142A (en) 1987-01-08

Similar Documents

Publication Publication Date Title
US4945499A (en) Graphic display system
JP3586991B2 (en) Texture data reading device and rendering device
JPH0533788B2 (en)
JP2550967B2 (en) Reverse pattern creation device
US4870693A (en) Mask inspecting apparatus
JPS58189688A (en) Image display system
JPS58109963A (en) Picture processor
JPH05225290A (en) Shape correction system by three dimensional parametric function
JPH03255547A (en) Memory dump output system
CN115098445A (en) LSM hierarchical storage method, device, equipment and storage medium
JPS61128287A (en) Character display control system
JPH01131936A (en) Memory data editing system
JP3068893B2 (en) Logic circuit design equipment
JPH0336670A (en) Write processing system for cell in copy processing
JPS60176179A (en) Graphic editing system
JPH01229387A (en) Boundary expressing system for three-dimensional object
JP2605476B2 (en) Dump collection processing method
JPH06168291A (en) System for connecting flow chart macro based on connection destination list
JPH01181162A (en) Cubic set arithmetic unit
JPH05165924A (en) Method for storing shape data
Requicha et al. Production automation project
JPS6165365A (en) Computer aided design and processing system
JPS6048078A (en) Display image editing system
JPS61245283A (en) Method for processing picture memory
JPS59214078A (en) Graphic generator