JPH05336489A - Method and circuit for generating advanced black burst signal - Google Patents

Method and circuit for generating advanced black burst signal

Info

Publication number
JPH05336489A
JPH05336489A JP4163965A JP16396592A JPH05336489A JP H05336489 A JPH05336489 A JP H05336489A JP 4163965 A JP4163965 A JP 4163965A JP 16396592 A JP16396592 A JP 16396592A JP H05336489 A JPH05336489 A JP H05336489A
Authority
JP
Japan
Prior art keywords
signal
circuit
black burst
vertical
advanced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4163965A
Other languages
Japanese (ja)
Inventor
Takashi Myochin
貴司 明珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4163965A priority Critical patent/JPH05336489A/en
Publication of JPH05336489A publication Critical patent/JPH05336489A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize the circuit generating the advanced black burst signal from a black burst signal with simple circuit composition. CONSTITUTION:The advanced black burst signal generating circuit is provided with a synchronizing separator circuit 10, an external synchronous horizontal/ vertical synchronizing signal generating circuit 12, a delay circuit 14, and an encoder circuit 16. The synchronizing separator circuit 10 synchronizes and separates an input black burst signal BB, generating a vertical synchronizing signal VSYNC and a horizontal/vertical composite synchronizing signal ESYNC. The delay circuit 14 delays the vertical synchronizing signal VSYN by a period of time so as to make it the advanced black burst signal equivalent. The vertical synchronous horizontal/vertical synchronizing signal generating circuit 12 generates a horizontal/vertical composite synchronizing signal ESYNC based on the delay vertical synchronizing signal DVSYNC from the delay circuit 14. The encoder circuit 16 generates the advanced black burst signal ABB by decoding the horizontal/vertical composite synchronizing signal ESYNC.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は業務用映像信号処理シス
テムなどにおいて行われている映像信号再生装置と映像
信号記録装置とを同期させて動作させる際に使用するブ
ラック・バースト信号を発生させる回路に関するもので
あり,特に,映像信号再生装置と映像信号記録装置との
間に中間映像信号処理装置を配設したとき,中間映像信
号処理装置における信号処理に伴う時間遅れを考慮した
ブラック・バースト信号を発生する回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for generating a black burst signal used when operating a video signal reproducing apparatus and a video signal recording apparatus in synchronism in a video signal processing system for business use. In particular, when an intermediate video signal processing device is provided between a video signal reproducing device and a video signal recording device, a black burst signal considering a time delay due to signal processing in the intermediate video signal processing device. Relating to a circuit for generating.

【0002】[0002]

【従来の技術】図3に業務用の映像信号再生処理システ
ムの一般的な構成を示す。この映像信号再生処理システ
ムは,映像信号を再生する映像信号再生装置50,映像
信号再生装置50からの再生映像信号に所定の信号処
理,たとえば,タイトルを付加する処理などを行う中間
映像信号処理装置52,中間映像信号処理装置52で処
理された映像信号を記録する映像信号記録装置54から
構成されている。
2. Description of the Related Art FIG. 3 shows a general configuration of a video signal reproduction processing system for business use. This video signal reproduction processing system is a video signal reproduction device 50 for reproducing a video signal, and an intermediate video signal processing device for performing predetermined signal processing, for example, processing for adding a title to the reproduction video signal from the video signal reproduction device 50. 52, a video signal recording device 54 for recording the video signal processed by the intermediate video signal processing device 52.

【0003】この映像信号再生処理システムにおいて
は,映像信号再生装置50が再生した映像信号の映像信
号記録装置54における記録を正確なタイミングで行う
必要がある。そのため,映像信号記録装置54の記録処
理に伴う時間の遅延を示すブラック・バースト信号BB
を映像信号再生装置50に向けて出力する。ブラック・
バースト信号BBは,映像信号として黒色,つまり,画
像を再生したとき画面に現れない黒色信号を同期引込用
にバースト波として生成するものである。中間映像信号
処理装置52内の信号処理回路521で信号処理を行う
と,さらに処理時間の遅延が生ずる。そのため,中間映
像信号処理装置52内には映像信号記録装置54からの
ブラック・バースト信号BBをさらに中間映像信号処理
装置52の処理時間だけ遅延されていることを考慮し
て,その分,先取りしたブラック・バースト信号,つま
りアドバンスド・ブラックバースト信号ABBを発生す
るアドバンスド・ブラックバースト信号発生回路523
を設けている。
In this video signal reproduction processing system, it is necessary to record the video signal reproduced by the video signal reproducing device 50 in the video signal recording device 54 at an accurate timing. Therefore, the black burst signal BB indicating the time delay associated with the recording process of the video signal recording device 54.
Is output to the video signal reproducing device 50. black·
The burst signal BB is a black signal as a video signal, that is, a black signal that does not appear on the screen when an image is reproduced is generated as a burst wave for synchronous pull-in. When signal processing is performed by the signal processing circuit 521 in the intermediate video signal processing device 52, processing time is further delayed. Therefore, in consideration of the fact that the black burst signal BB from the video signal recording device 54 is further delayed in the intermediate video signal processing device 52 by the processing time of the intermediate video signal processing device 52, the black burst signal BB is preliminarily taken in advance. Advanced black burst signal generation circuit 523 for generating a black burst signal, that is, an advanced black burst signal ABB
Is provided.

【0004】アドバンスド・ブラックバースト信号AB
Bは映像信号再生装置50にフィードバックされ,映像
信号再生装置50がその先取り時間を考慮して映像信号
を再生して出力することにより,映像信号再生処理シス
テム全体を通じて同期した信号処理が行われる。
Advanced black burst signal AB
B is fed back to the video signal reproducing apparatus 50, and the video signal reproducing apparatus 50 reproduces and outputs the video signal in consideration of the prefetch time, so that the signal processing is synchronized throughout the entire video signal reproducing processing system.

【0005】図4に図3に示した中間映像信号処理装置
52内のアドバンスド・ブラックバースト信号発生回路
523の構成例を示す。このアドバンスド・ブラックバ
ースト信号発生回路は,同期分離回路70,外部同期形
水平垂直同期信号発生回路72,連続波発生回路74,
第1のカウンタ76,第2のカウンタ78,第3のカウ
ンタ80,メモリ82,および,D/A変換器およびエ
ンコーダ回路84を有する。同期分離回路70は映像信
号記録装置54から出力された図5(A)に示すブラッ
ク・バースト信号BBを入力して垂直同期信号VSYN
Cを分離し,水平垂直複合同期信号ESYNCを生成す
る。外部同期形水平垂直同期信号発生回路72は,水平
垂直複合同期信号ESYNCおよび垂直同期信号VSY
NCを入力して,垂直同期信号VSYNCを1フレーム
の基準として複数の水平同期信号HSYNCを生成す
る。連続波発生回路74は,たとえば,PLLで構成さ
れ,外部同期形水平垂直同期信号発生回路72で発生さ
れた水平同期信号HSYNCを基準して,図5(B)に
示す連続波CWを発生させる。
FIG. 4 shows a configuration example of the advanced black burst signal generation circuit 523 in the intermediate video signal processing device 52 shown in FIG. This advanced black burst signal generation circuit is composed of a sync separation circuit 70, an external synchronization type horizontal / vertical sync signal generation circuit 72, a continuous wave generation circuit 74,
It has a first counter 76, a second counter 78, a third counter 80, a memory 82, and a D / A converter and encoder circuit 84. The sync separation circuit 70 receives the black burst signal BB shown in FIG. 5 (A) output from the video signal recording device 54 and inputs the vertical sync signal VSYNC.
C is separated and a horizontal / vertical composite sync signal ESYNC is generated. The external synchronization type horizontal / vertical synchronization signal generation circuit 72 includes a horizontal / vertical composite synchronization signal ESYNC and a vertical synchronization signal VSY.
NC is input and a plurality of horizontal synchronizing signals HSYNC are generated using the vertical synchronizing signal VSYNC as a reference for one frame. The continuous wave generating circuit 74 is composed of, for example, a PLL, and generates a continuous wave CW shown in FIG. 5B with reference to the horizontal synchronizing signal HSYNC generated by the external synchronizing type horizontal / vertical synchronizing signal generating circuit 72. ..

【0006】第1のカウンタ76は,バイナリカウンタ
であり,連続波発生回路74からの連続波CWを計数す
る。第2のカウンタ78もバイナリカウンタであり,外
部同期形水平垂直同期信号発生回路72からの水平同期
信号HSYNCを計数する。第3のカウンタ80もバイ
ナリカウンタであり,同期分離回路70からの垂直同期
信号VSYNCを計数する。メモリ82は,第1のカウ
ンタ76からの第1のアドレス信号S76,第2のカウ
ンタ78からの第2のアドレス信号S78,および,第
3のカウンタ80からの第3のアドレス信号S80をア
ドレス信号として入力し,これらのアドレスによって指
定されたメモリ内のデータを出力する。連続波CWを計
数した第1のアドレス信号S76は最下位のアドレスを
示し,水平同期信号HSYNCを計数した第2のアドレ
ス信号S78は中間アドレスを示し,垂直同期信号VS
YNCを計数した第3のアドレス信号S80は最上位の
アドレスを示す。メモリ82には,これらのアドレス信
号に応じて,信号処理回路521における遅延を加味し
たアドバンスド・ブラックバースト信号用のパターンデ
ータが記憶されている。
The first counter 76 is a binary counter and counts the continuous wave CW from the continuous wave generating circuit 74. The second counter 78 is also a binary counter and counts the horizontal synchronizing signal HSYNC from the external synchronizing type horizontal / vertical synchronizing signal generating circuit 72. The third counter 80 is also a binary counter and counts the vertical sync signal VSYNC from the sync separation circuit 70. The memory 82 receives the first address signal S76 from the first counter 76, the second address signal S78 from the second counter 78, and the third address signal S80 from the third counter 80 as an address signal. , And outputs the data in the memory specified by these addresses. The first address signal S76 counting the continuous wave CW indicates the lowest address, the second address signal S78 counting the horizontal synchronizing signal HSYNC indicates an intermediate address, and the vertical synchronizing signal VS.
The third address signal S80 counting YNC indicates the highest address. The memory 82 stores pattern data for the advanced black burst signal in which a delay in the signal processing circuit 521 is added according to these address signals.

【0007】第1のアドレス信号S76の連続的な印加
によって1水平周期分のブラック・バースト信号BBの
パターンデータがメモリ82から連続的に出力される。
第2のアドレス信号S78が1つ進むと,第1のアドレ
ス信号S76の変化に応じて次の水平走査ラインについ
てのブラック・バースト信号のパターンデータが出力さ
れる。第3のアドレス信号S80が進むと,そのフィー
ルドに応じた,水平走査ライン,それぞれの水平走査ラ
イン内のブラック・バースト信号パターンがメモリ82
から出力される。D/A変換器およびエンコーダ回路8
4はメモリ82から出力されたデータをアナログ信号に
変換して,エンコードして連続的なアドバンスド・ブラ
ックバースト信号ABBとして,図3に示した映像信号
再生装置50に出力する。上述したアドバンスド・ブラ
ックバースト信号発生回路の動作タイミングを図5に示
す。
By continuously applying the first address signal S76, the pattern data of the black burst signal BB for one horizontal period is continuously output from the memory 82.
When the second address signal S78 advances by one, the pattern data of the black burst signal for the next horizontal scanning line is output according to the change of the first address signal S76. When the third address signal S80 advances, the horizontal scanning line and the black burst signal pattern in each horizontal scanning line corresponding to the field are stored in the memory 82.
Is output from. D / A converter and encoder circuit 8
Reference numeral 4 converts the data output from the memory 82 into an analog signal, encodes it, and outputs it as a continuous advanced black burst signal ABB to the video signal reproducing apparatus 50 shown in FIG. The operation timing of the above-described advanced black burst signal generation circuit is shown in FIG.

【0008】[0008]

【発明が解決しようとする課題】図4に示したアドバン
スド・ブラックバースト信号発生回路は,水平同期信号
HSYNCの周波数の整数倍の連続波CWを発生するP
LLなどが構成される連続波発生回路74,および,ア
ドバンスド・ブラックバースト信号パターンデータを記
憶しておくメモリ82が必要であり,回路構成が複雑で
あるという問題がある。回路構成の複雑さに起因して価
格も高くなる。さらに連続波発生回路から高周波信号が
出力されるとノイズの原因となる。
The advanced black burst signal generating circuit shown in FIG. 4 generates a continuous wave CW that is an integral multiple of the frequency of the horizontal synchronizing signal HSYNC.
A continuous wave generating circuit 74 including LL and the like and a memory 82 for storing the advanced black burst signal pattern data are required, which causes a problem that the circuit configuration is complicated. The price is also high due to the complexity of the circuit configuration. Further, when a high frequency signal is output from the continuous wave generation circuit, it causes noise.

【0009】したがって,本発明は上述したアドバンス
ド・ブラックバースト信号発生回路をより簡単な回路構
成で実現し,価格を低減することを目的とする。
Therefore, it is an object of the present invention to realize the above-described advanced black burst signal generating circuit with a simpler circuit configuration and reduce the cost.

【0010】[0010]

【課題を解決するための手段】上記問題を解決し,上述
した目的を達成するため,本発明によれば,映像信号処
理系における遅延時間に対応する時間だけ,垂直同期信
号を遅延させ,等価的に遅延時間分だけ進ませたアドバ
ンスド・ブラックバースト信号を発生させるアドバンス
ド・ブラックバースト信号発生方法が提供される。
In order to solve the above problems and achieve the above-mentioned object, according to the present invention, the vertical synchronizing signal is delayed by a time corresponding to the delay time in the video signal processing system and is equivalent. There is provided an advanced black burst signal generation method for generating an advanced black burst signal that is advanced by a delay time.

【0011】また本発明によれば,ブラック・バースト
信号を入力して水平垂直複合同期信号を発生するととも
に垂直同期信号を分離する同期分離回路と,分離された
垂直同期信号を所定時間遅延する遅延回路と,遅延回路
からの遅延垂直同期信号のタイミングに基づいて第2の
水平垂直複合同期信号を発生させる外部同期形水平垂直
同期信号発生回路と,該外部同期形水平垂直同期信号発
生回路からの水平垂直複合同期信号を解読してアドバン
スド・ブラックバースト信号を発生するエンコーダ回路
を有するアドバンスド・ブラックバースト信号発生回路
が提供される。特定的には,映像信号再生装置,中間映
像信号処理装置,および,映像信号記録装置で構成され
た映像信号再生処理システムにおいては,上記アドバン
スド・ブラックバースト信号発生回路を中間映像信号処
理装置に配設し,映像信号記録装置からのブラック・バ
ースト信号に応答して上記アドバンスド・ブラックバー
スト信号を出力する。
Further, according to the present invention, a sync separation circuit for inputting a black burst signal to generate a horizontal and vertical composite sync signal and separating the vertical sync signal, and a delay for delaying the separated vertical sync signal for a predetermined time. Circuit, an external synchronous horizontal / vertical synchronous signal generating circuit for generating a second horizontal / vertical composite synchronous signal based on the timing of the delayed vertical synchronous signal from the delay circuit, and an external synchronous horizontal / vertical synchronous signal generating circuit There is provided an advanced black burst signal generation circuit having an encoder circuit for decoding a horizontal / vertical composite sync signal and generating an advanced black burst signal. Specifically, in a video signal reproduction processing system including a video signal reproduction device, an intermediate video signal processing device, and a video signal recording device, the advanced black burst signal generation circuit is arranged in the intermediate video signal processing device. The advanced black burst signal is output in response to the black burst signal from the video signal recording device.

【0012】さらに本発明によれば,基本となる処理遅
延状態を示す同期信号を含む信号を入力し,所定の処理
時間遅れを考慮したアドバンスド・同期信号を出力する
同期基準信号発生回路であって,上記同期信号を分離す
る回路と,該同期分離信号を所定時間遅延する回路と,
該所定時間遅延回路からの遅延同期信号を基準として,
水平垂直複合同期信号を出力する回路と,該回路からの
水平垂直複合同期信号を解読して第2の同期基準信号を
発生する回路を有する同期基準信号発生回路が提供され
る。
Further, according to the present invention, there is provided a sync reference signal generating circuit for inputting a signal including a sync signal indicating a basic processing delay state and outputting an advanced sync signal in consideration of a predetermined processing time delay. A circuit for separating the sync signal, a circuit for delaying the sync separation signal for a predetermined time,
Based on the delay synchronization signal from the predetermined time delay circuit,
There is provided a sync reference signal generation circuit having a circuit for outputting a horizontal / vertical composite sync signal and a circuit for decoding the horizontal / vertical composite sync signal from the circuit to generate a second sync reference signal.

【0013】[0013]

【作用】映像信号処理系における遅延時間に対応する時
間だけ,垂直同期信号を遅延させ,等価的に遅延時間分
だけ進ませたアドバンスド・ブラックバースト信号を発
生させる。このアドバンスド・ブラックバースト信号発
生には,同期分離回路,外部同期形水平垂直同期信号発
生回路,遅延回路,エンコーダ回路などの簡単な回路構
成で実現できる。
The vertical synchronizing signal is delayed by a time corresponding to the delay time in the video signal processing system, and an advanced black burst signal advanced equivalently by the delay time is generated. This advanced black burst signal generation can be realized with a simple circuit configuration such as a sync separation circuit, an external sync type horizontal / vertical sync signal generation circuit, a delay circuit, and an encoder circuit.

【0014】[0014]

【実施例】図1は本発明の同期基準信号発生回路の実施
例としてのアドバンスド・ブラックバースト信号発生回
路の回路図である。アドバンスド・ブラックバースト信
号発生回路は,図3に示した中間映像信号処理装置52
内のアドバンスド・ブラックバースト信号発生回路52
3として配設され,図3に示した映像信号記録装置54
から出力されるブラック・バースト信号BBを入力し
て,アドバンスド・ブラックバースト信号ABBを図3
に示した映像信号再生装置50に出力する。このアドバ
ンスド・ブラックバースト信号発生回路は,同期分離回
路10,外部同期形水平垂直同期信号発生回路12,遅
延回路14,および,エンコーダ回路16で構成され
る。
1 is a circuit diagram of an advanced black burst signal generation circuit as an embodiment of a synchronization reference signal generation circuit of the present invention. The advanced black burst signal generation circuit is the intermediate video signal processing device 52 shown in FIG.
Advanced black burst signal generation circuit 52 in
3, and the video signal recording device 54 shown in FIG.
Input the black burst signal BB output from the device, and input the advanced black burst signal ABB as shown in FIG.
To the video signal reproducing device 50 shown in FIG. This advanced black burst signal generation circuit is composed of a sync separation circuit 10, an external sync type horizontal / vertical sync signal generation circuit 12, a delay circuit 14, and an encoder circuit 16.

【0015】同期分離回路10は映像信号記録装置54
から出力された,図2(A)示すブラック・バースト信
号BBを入力して同期分離し,水平垂直複合同期信号S
YNCと垂直同期信号VSYNCを出力する。ブラック
・バースト信号BBは映像信号記録装置54において映
像信号記録装置54で遅延する時間だけ垂直同期信号V
SYNCからずれた位置にバースト信号として重畳され
ている。遅延回路14は中間映像信号処理装置52にお
ける処理回路521で処理する遅延時間に相当する時間
だけ,同期分離回路10からの図2(B)に示す垂直同
期信号VSYNCを遅延させた図2(C)に示す遅延垂
直同期信号DVSYNCを出力する。
The sync separation circuit 10 includes a video signal recording device 54.
2B. The black burst signal BB output from FIG.
YNC and vertical sync signal VSYNC are output. The black burst signal BB is supplied to the video signal recording device 54 by the vertical synchronizing signal V for a time delayed by the video signal recording device 54.
It is superimposed as a burst signal at a position deviated from SYNC. The delay circuit 14 delays the vertical sync signal VSYNC shown in FIG. 2B from the sync separation circuit 10 by a time corresponding to the delay time processed by the processing circuit 521 in the intermediate video signal processing device 52, as shown in FIG. The delayed vertical synchronizing signal DVSYNC shown in FIG.

【0016】なお,アドバンスド・ブラックバースト信
号ABBといっても,実際にはそのフィールドに先取り
するものではなく,実際は1フィールド遅れた状態にお
ける同期処理を可能にするための先取りブラック・バー
スト信号である。したがって,遅延回路14は映像信号
記録装置54からのブラック・バースト信号BBにさら
に処理回路521の遅延を考慮して,次のフィールドに
おいて先取りタイミングとなるように遅延する。遅延回
路14は,複数段のシフトレジスタ,カウンタなどで構
成できる。
The advanced black burst signal ABB is not actually a signal for prefetching the field, but is actually a prefetching black burst signal for enabling synchronization processing in a state delayed by one field. .. Therefore, the delay circuit 14 delays the black burst signal BB from the video signal recording device 54 in consideration of the delay of the processing circuit 521 so as to be the prefetch timing in the next field. The delay circuit 14 can be composed of a plurality of stages of shift registers, counters, and the like.

【0017】外部同期形水平垂直同期信号発生回路12
には遅延垂直同期信号DVSYNCと,水平垂直複合同
期信号SYNCが入力され,遅延垂直同期信号DVSY
NCのタイミングを基準として,水平垂直複合同期信号
ESYNCを出力する。エンコーダ回路16は外部同期
形水平垂直同期信号発生回路12からの水平垂直複合同
期信号ESYNCを解読して,図2(D)に示すアドバ
ンスド・ブラックバースト信号ABBを図3に示した映
像信号再生装置50に出力する。
External synchronization type horizontal / vertical synchronization signal generation circuit 12
The delayed vertical synchronizing signal DVSYNC and the horizontal and vertical composite synchronizing signal SYNC are input to the delay vertical synchronizing signal DVSYNC.
The horizontal / vertical composite sync signal ESYNC is output with reference to the NC timing. The encoder circuit 16 decodes the horizontal / vertical composite synchronizing signal ESYNC from the external synchronizing type horizontal / vertical synchronizing signal generating circuit 12, and outputs the advanced black burst signal ABB shown in FIG. 2D to the video signal reproducing apparatus shown in FIG. Output to 50.

【0018】映像信号再生装置50は1フィールド遅れ
のアドバンスド・ブラックバースト信号ABBを参照し
て再生映像信号信号VIDEOを中間映像信号処理装置
52に出力する。中間映像信号処理装置52内の処理回
路521は所定の処理をして遅延された遅延再生映像信
号信号DVIDEOを映像信号記録装置54に出力す
る。映像信号記録装置54は遅延再生映像信号信号DV
IDEOを入力して記録し,自己の遅延時間を考慮した
ブラック・バースト信号BBを中間映像信号処理装置5
2に出力する。中間映像信号処理装置52内のアドバン
スド・ブラックバースト信号発生回路523は上述した
処理をしてアドバンスド・ブラックバースト信号ABB
を映像信号再生装置50に出力する。以上により,映像
信号再生装置50,中間映像信号処理装置52,映像信
号記録装置54を通じて同期が取れた映像信号処理が可
能となる。
The video signal reproducing device 50 outputs the reproduced video signal signal VIDEO to the intermediate video signal processing device 52 with reference to the advanced black burst signal ABB delayed by one field. The processing circuit 521 in the intermediate video signal processing device 52 performs a predetermined process and outputs the delayed delayed reproduction video signal signal DVIDEO to the video signal recording device 54. The video signal recording device 54 uses the delayed reproduction video signal signal DV.
The intermediate video signal processing device 5 outputs the black burst signal BB in which the IDEO is input and recorded, and the delay time of its own is taken into consideration.
Output to 2. The advanced black burst signal generation circuit 523 in the intermediate video signal processing device 52 performs the above-mentioned processing to perform the advanced black burst signal ABB.
Is output to the video signal reproducing device 50. As described above, synchronized video signal processing can be performed through the video signal reproducing device 50, the intermediate video signal processing device 52, and the video signal recording device 54.

【0019】図1のアドバンスド・ブラックバースト信
号発生回路と図4のアドバンスド・ブラックバースト信
号発生回路とを比較すると,機能的には全く同じである
が,図1に示したアドバンスド・ブラックバースト信号
発生回路の回路構成は,連続波発生回路74およびメモ
リ82を必要とせず,簡単である。したがって,寸法が
小さくでき,低価格になる。また高周波にともなうノイ
ズの問題もない。
Comparing the advanced black burst signal generation circuit of FIG. 1 with the advanced black burst signal generation circuit of FIG. 4, although the functions are exactly the same, the advanced black burst signal generation circuit shown in FIG. The circuit configuration of the circuit is simple without the need for the continuous wave generating circuit 74 and the memory 82. Therefore, the size can be reduced and the price can be reduced. There is also no problem of noise associated with high frequencies.

【0020】以上の実施例は同期信号としてブラック・
バースト信号BBおよびアドバンスド・ブラックバース
ト信号ABBを用いる場合について述べたが,映像信号
再生装置50,中間映像信号処理装置52,映像信号記
録装置54間の同期をとの方法としては,ブラック・バ
ースト信号に限らず,その他のパターンの同期信号を用
いることができる。その場合,図1に示したエンコーダ
回路16を希望するパターンデータを生成するものに代
えればよい。
In the above embodiment, the sync signal is black.
The case where the burst signal BB and the advanced black burst signal ABB are used has been described, but as a method for synchronizing the video signal reproducing device 50, the intermediate video signal processing device 52, and the video signal recording device 54, the black burst signal However, the synchronization signals of other patterns can be used. In that case, the encoder circuit 16 shown in FIG. 1 may be replaced with one that generates desired pattern data.

【0021】[0021]

【発明の効果】本発明によれば,従来のように水平同期
信号の周波数の整数倍の連続波を発生する回路,水平垂
直同期信号の時系列パターンの書き込んであるメモリを
必要としないので,回路構成が簡単になり,低価格で実
現できる。また,水平同期信号の周波数の整数倍の連続
波を使用しないので、ノイズ低減が図れる。
According to the present invention, a circuit for generating a continuous wave having an integral multiple of the frequency of the horizontal synchronizing signal and a memory in which a time-series pattern of the horizontal and vertical synchronizing signals are written are not required, unlike the prior art. The circuit configuration is simple and can be realized at low cost. In addition, noise is reduced because a continuous wave that is an integral multiple of the frequency of the horizontal synchronizing signal is not used.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の同期基準信号発生回路の実施例として
のアドバンスド・ブラックバースト信号発生回路の実施
例の回路構成図である。
FIG. 1 is a circuit configuration diagram of an embodiment of an advanced black burst signal generation circuit as an embodiment of a synchronization reference signal generation circuit of the present invention.

【図2】図1に示したアドバンスド・ブラックバースト
信号発生回路の動作タイミング図である。
FIG. 2 is an operation timing chart of the advanced black burst signal generation circuit shown in FIG.

【図3】図1のアドバンスド・ブラックバースト信号発
生回路が配設される映像信号処理システムの構成図であ
る。
FIG. 3 is a configuration diagram of a video signal processing system in which the advanced black burst signal generation circuit of FIG. 1 is arranged.

【図4】先行技術としてのアドバンスド・ブラックバー
スト信号発生回路の回路構成図である。
FIG. 4 is a circuit configuration diagram of an advanced black burst signal generation circuit as a prior art.

【図5】図4に示した動作タイミング図である。5 is an operation timing chart shown in FIG.

【符号の説明】[Explanation of symbols]

10・・同期分離回路 12・・外部同期形水平垂直同期信号発生回路 14・・遅延回路 16・・エンコーダ回路 50・・映像信号再生装置 52・・中間映像信号処理装置 521・・映像信号処理回路 523・・アドバンスド・ブラックバースト信号発生回
路 54・・映像信号記録装置 70・・同期分離回路 72・・外部同期形水平垂直同期信号発生回路 74・・連続波発生回路 76・・第1のカウンタ 78・・第2のカウンタ 80・・第3のカウンタ 82・・メモリ 84・・D/A変換器およびエンコーダ回路
10. Synchronous separation circuit 12. External synchronous horizontal / vertical synchronizing signal generation circuit 14. Delay circuit 16 Encoder circuit 50. Video signal reproducing device 52. Intermediate video signal processing device 521 .. Video signal processing circuit 523 ... Advanced black burst signal generation circuit 54 ... Video signal recording device 70 ... Sync separation circuit 72 ... External synchronization type horizontal / vertical sync signal generation circuit 74 ... Continuous wave generation circuit 76 ... First counter 78 ..Second counter 80..Third counter 82..Memory 84..D / A converter and encoder circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】映像信号処理系における遅延時間に対応す
る時間だけ,垂直同期信号を遅延させ,等価的に遅延時
間分だけ進ませたアドバンスド・ブラックバースト信号
を発生させるアドバンスド・ブラックバースト信号発生
方法。
1. A method of generating an advanced black burst signal for delaying a vertical synchronizing signal by a time corresponding to a delay time in a video signal processing system, and generating an advanced black burst signal equivalently advanced by the delay time. ..
【請求項2】ブラック・バースト信号を入力して水平垂
直複合同期信号を発生するとともに垂直同期信号を分離
する同期分離回路と, 分離された垂直同期信号を所定時間遅延する遅延回路
と, 遅延回路からの遅延垂直同期信号のタイミングに基づい
て第2の水平垂直複合同期信号を発生させる外部同期形
水平垂直同期信号発生回路と, 該外部同期形水平垂直同期信号発生回路からの水平垂直
複合同期信号を解読してアドバンスド・ブラックバース
ト信号を発生するエンコーダ回路を有するアドバンスド
・ブラックバースト信号発生回路。
2. A sync separating circuit for inputting a black burst signal to generate a horizontal and vertical composite synchronizing signal and separating the vertical synchronizing signal, a delay circuit for delaying the separated vertical synchronizing signal for a predetermined time, and a delay circuit. And a horizontal / vertical composite sync signal from the external synchronous horizontal / vertical sync signal generation circuit for generating a second horizontal / vertical composite sync signal based on the timing of the delayed vertical sync signal from Advanced black burst signal generation circuit having an encoder circuit that decodes the signal to generate an advanced black burst signal.
【請求項3】映像信号再生装置,中間映像信号処理装
置,および,映像信号記録装置で構成された映像信号再
生処理システムにおいて,上記アドバンスド・ブラック
バースト信号発生回路を中間映像信号処理装置に配設
し,映像信号記録装置からのブラック・バースト信号に
応答して上記アドバンスド・ブラックバースト信号を出
力するようにした請求項2記載のアドバンスド・ブラッ
クバースト信号発生回路。
3. A video signal reproduction processing system comprising a video signal reproduction device, an intermediate video signal processing device, and a video signal recording device, wherein the advanced black burst signal generation circuit is provided in the intermediate video signal processing device. The advanced black burst signal generating circuit according to claim 2, wherein the advanced black burst signal is output in response to the black burst signal from the video signal recording device.
【請求項4】基本となる処理遅延状態を示す同期信号を
含む信号を入力し,所定の処理時間遅れを考慮したアド
バンスド・同期信号を出力する同期基準信号発生回路で
あって, 上記同期信号を分離する回路と, 該同期分離信号を所定時間遅延する回路と, 該所定時間遅延回路からの遅延同期信号を基準として,
水平垂直複合同期信号を出力する回路と, 該回路からの水平垂直複合同期信号を解読して第2の同
期基準信号を発生する回路を有する同期基準信号発生回
路。
4. A synchronization reference signal generation circuit for inputting a signal including a synchronization signal indicating a basic processing delay state and outputting an advanced synchronization signal in consideration of a predetermined processing time delay. A circuit for separating, a circuit for delaying the synchronization separation signal for a predetermined time, and a circuit for delaying the synchronization signal from the predetermined time delay circuit as a reference,
A sync reference signal generation circuit having a circuit for outputting a horizontal / vertical composite sync signal and a circuit for decoding the horizontal / vertical composite sync signal from the circuit to generate a second sync reference signal.
JP4163965A 1992-05-29 1992-05-29 Method and circuit for generating advanced black burst signal Pending JPH05336489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4163965A JPH05336489A (en) 1992-05-29 1992-05-29 Method and circuit for generating advanced black burst signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4163965A JPH05336489A (en) 1992-05-29 1992-05-29 Method and circuit for generating advanced black burst signal

Publications (1)

Publication Number Publication Date
JPH05336489A true JPH05336489A (en) 1993-12-17

Family

ID=15784186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4163965A Pending JPH05336489A (en) 1992-05-29 1992-05-29 Method and circuit for generating advanced black burst signal

Country Status (1)

Country Link
JP (1) JPH05336489A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674474B1 (en) * 2005-11-02 2007-01-25 엠텍비젼 주식회사 Method for outputting deferred vertical synchronous signal and image signal processor performing the method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674474B1 (en) * 2005-11-02 2007-01-25 엠텍비젼 주식회사 Method for outputting deferred vertical synchronous signal and image signal processor performing the method
WO2007052918A1 (en) * 2005-11-02 2007-05-10 Mtekvision Co., Ltd. Image signal processor and deferred vertical synchornout signal outputting method
US8154749B2 (en) 2005-11-02 2012-04-10 Mtekvision Co., Ltd. Image signal processor and deferred vertical synchronous signal outputting method

Similar Documents

Publication Publication Date Title
JP4991129B2 (en) Video / audio playback apparatus and video / audio playback method
KR940005134A (en) Picture and Picture Method and Apparatus for High Definition Television
KR20010035705A (en) Apparatus for converting format in digital tv
US5434624A (en) Apparatus for producing a multi-scene video signal
KR0161775B1 (en) Caption data position control circuit of wide tv
EP0220059B1 (en) Digital envelope shaping apparatus
JPH05336489A (en) Method and circuit for generating advanced black burst signal
JPH031760A (en) Reception television signal regenerator
JPH09247574A (en) Scanning line converter
KR960038757A (en) Image signal processing device for skew compensation and noise reduction
JP2002185980A (en) Multi-format recording and reproducing device
US20010043207A1 (en) Image display device
KR0147152B1 (en) Multi-picture division and still picture embodiment method by using the memory address
JP2002135735A (en) Transmitting apparatus and reproducing apparatus of image with sound
JPH08331454A (en) Digital video signal processor
JP3269331B2 (en) Image capture circuit
KR20030067363A (en) Image Decoder of Image Processor System
JPH05219403A (en) Synchronization converter
JPH0738806A (en) Signal switching device
JPH01166689A (en) Signal processing circuit for video disk player
JPH01173982A (en) Method for simulating image and voice
JPH01119183A (en) Time base compressor for television signal
JPH03224382A (en) Time base error correction device
JPS62222778A (en) Picture input device
JPH0548988A (en) Slave screen overlapping display circuit