JPH05334466A - 演算器・記憶装置・データ転送装置共有可能性判定装置 - Google Patents
演算器・記憶装置・データ転送装置共有可能性判定装置Info
- Publication number
- JPH05334466A JPH05334466A JP4141227A JP14122792A JPH05334466A JP H05334466 A JPH05334466 A JP H05334466A JP 4141227 A JP4141227 A JP 4141227A JP 14122792 A JP14122792 A JP 14122792A JP H05334466 A JPH05334466 A JP H05334466A
- Authority
- JP
- Japan
- Prior art keywords
- operations
- condition code
- exclusivity
- execution condition
- flow graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】演算や記憶の実行条件の排他性を解析し、機能
合成やコンパイラでの資源の共用可能性を検出する。 【構成】制御データフローグラフ１を制御データフロー
グラフ読み込み装置２で読み込み、グラフ内の演算の実
行条件を表すビット列を各演算に実行条件符号生成装置
３で付与し、各演算の実行条件符号により演算間の実行
の排他性を排他性解析装置４で判定する。 【効果】制御データフローグラフを直接解析するのに比
べ高速に解析可能になり、コンパイラや機能合成の際の
並列性を向上できる。特に演算間の並列性をも解析でき
るため、並列性向上の効果が高い。
合成やコンパイラでの資源の共用可能性を検出する。 【構成】制御データフローグラフ１を制御データフロー
グラフ読み込み装置２で読み込み、グラフ内の演算の実
行条件を表すビット列を各演算に実行条件符号生成装置
３で付与し、各演算の実行条件符号により演算間の実行
の排他性を排他性解析装置４で判定する。 【効果】制御データフローグラフを直接解析するのに比
べ高速に解析可能になり、コンパイラや機能合成の際の
並列性を向上できる。特に演算間の並列性をも解析でき
るため、並列性向上の効果が高い。
Description
【０００１】
【産業上の利用分野】本発明は、回路の動作の制御およ
びデータの流れを表す制御データフローグラフの演算の
同一の演算器，または記憶要素（レジスタ等）に対する
共有可能性を判定する装置に関する。
びデータの流れを表す制御データフローグラフの演算の
同一の演算器，または記憶要素（レジスタ等）に対する
共有可能性を判定する装置に関する。
【０００２】
【従来の技術】条件分岐を含む回路の制御およびデータ
の流れを表わすデータフローグラフからその演算の実行
順序を決定しその実行ステップを決定するスケジューリ
ングを行なうためには、制御データフローグラフ内の演
算の実行の排他性を解析し、同一の演算器を共用できる
かどうかを判定する必要がある。
の流れを表わすデータフローグラフからその演算の実行
順序を決定しその実行ステップを決定するスケジューリ
ングを行なうためには、制御データフローグラフ内の演
算の実行の排他性を解析し、同一の演算器を共用できる
かどうかを判定する必要がある。
【０００３】このような排他性の解析は対象となる演算
が異なる分岐に属するかどうか制御データフローグラフ
を直接検査することで行なうこが可能であり、例えば図
６は図４の動作記述に対する制御データフローグラフで
ある。
が異なる分岐に属するかどうか制御データフローグラフ
を直接検査することで行なうこが可能であり、例えば図
６は図４の動作記述に対する制御データフローグラフで
ある。
【０００４】図６において△で示されるノードは条件分
岐によってデータが分岐することを示す分岐開始ノード
であり、▽で示されるノードは条件分岐によってデータ
を選択することを示す分岐終了ノードである。この分岐
と選択は、条件演算ノード６，７の結果に従って行なわ
れる。
岐によってデータが分岐することを示す分岐開始ノード
であり、▽で示されるノードは条件分岐によってデータ
を選択することを示す分岐終了ノードである。この分岐
と選択は、条件演算ノード６，７の結果に従って行なわ
れる。
【０００５】例えば、分岐開始ノード８，９，１４，１
５，１６と分岐終了、ノード１０は条件演算６の演算結
果によって分岐と選択が行なわれる。また、分岐開始ノ
ード１１，１２，と分岐終了ノード１３は演算７によっ
て制御される。１，２，３，４，５，６，７は演算を示
す演算ノードである。
５，１６と分岐終了、ノード１０は条件演算６の演算結
果によって分岐と選択が行なわれる。また、分岐開始ノ
ード１１，１２，と分岐終了ノード１３は演算７によっ
て制御される。１，２，３，４，５，６，７は演算を示
す演算ノードである。
【０００６】ここで、演算４と５の演算からデータ線を
上にたどると同一の分岐開始ノード１２にくるので、こ
の２つの演算は互いに排他であるとわかる。また、演算
２と４はそれぞれ分岐開始ノード８の条件成立側と分岐
開始ノード９の条件不成立側につながるが、ノード８と
９は同一の分岐を示すから、演算２，４の実行条件が排
他であることがわかる。
上にたどると同一の分岐開始ノード１２にくるので、こ
の２つの演算は互いに排他であるとわかる。また、演算
２と４はそれぞれ分岐開始ノード８の条件成立側と分岐
開始ノード９の条件不成立側につながるが、ノード８と
９は同一の分岐を示すから、演算２，４の実行条件が排
他であることがわかる。
【０００７】しかしこの方法では大規模・複雑な回路に
は適用が難しいため、以下のような改良手法が提案され
ている。一つは分岐演算の実行条件をブール式で表現す
ることにより演算相互の排他性を解析する手法であり、
文献“シー、ジェー、チェン他（Ｃ．Ｊ．Ｔｓｅｎｇ，
ｅｔ ａｌ）：ブリッジ：ア バーサチル ビヘイビア
シンセシス（Ｂｒｉｄｇｅ：Ａ Ｖｅｒｓａｔｉｌｅ
Ｂｅｈａｖｉｏｒａｌ Ｓｙｎｔｈｅｓｉｓ Ｓｙｓ
ｔｅｍ）、プロシーディング オブ ディーエー シー
１９８８（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ２５ｔｈ Ｄ
ＡＣ，ｐｐ４１５−４２０，１９８８．）”にその例が
ある。また、実行条件を符号で示す手法は、文献“エ
ヌ，パークとエー、シー、パーカー（Ｎ．Ｐａｒｋ ａ
ｎｄ Ａ．Ｃ．Ｐａｒｋｅｒ）セーワ：ア ソフトウェ
ア パッケージ フォア シンセシス オブ パイプラ
イン フロム ビヘイビア スペシフィケイションズ
（ＳＥＨＷＡ：Ａ Ｓｏｆｔｗａｒｅ Ｐａｃｋａｇｅ
ｆｏｒ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｐｉｐｅｌｉｎ
ｅｓ ｆｒｏｍ Ｂｅｈａｖｉｏｒａｌ Ｓｐｅｃｉｆ
ｉｃａｔｉｏｎｓ）、アイ トリプル イートランザク
ション オン コンピュータ エイディッド デザイン
１９８８（ＩＥＥＥ ｔｒａｎｓ．ｏｎ Ｃｏｍｐｕ
ｔｅｒ−Ａｉｄｅｄ Ｄｅｓｉｇｎ，ｖｏｌ７，ｎｏ．
３，Ｍａｒｃｈ１９８８）に示されている。
は適用が難しいため、以下のような改良手法が提案され
ている。一つは分岐演算の実行条件をブール式で表現す
ることにより演算相互の排他性を解析する手法であり、
文献“シー、ジェー、チェン他（Ｃ．Ｊ．Ｔｓｅｎｇ，
ｅｔ ａｌ）：ブリッジ：ア バーサチル ビヘイビア
シンセシス（Ｂｒｉｄｇｅ：Ａ Ｖｅｒｓａｔｉｌｅ
Ｂｅｈａｖｉｏｒａｌ Ｓｙｎｔｈｅｓｉｓ Ｓｙｓ
ｔｅｍ）、プロシーディング オブ ディーエー シー
１９８８（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ２５ｔｈ Ｄ
ＡＣ，ｐｐ４１５−４２０，１９８８．）”にその例が
ある。また、実行条件を符号で示す手法は、文献“エ
ヌ，パークとエー、シー、パーカー（Ｎ．Ｐａｒｋ ａ
ｎｄ Ａ．Ｃ．Ｐａｒｋｅｒ）セーワ：ア ソフトウェ
ア パッケージ フォア シンセシス オブ パイプラ
イン フロム ビヘイビア スペシフィケイションズ
（ＳＥＨＷＡ：Ａ Ｓｏｆｔｗａｒｅ Ｐａｃｋａｇｅ
ｆｏｒ Ｓｙｎｔｈｅｓｉｓ ｏｆ Ｐｉｐｅｌｉｎ
ｅｓ ｆｒｏｍ Ｂｅｈａｖｉｏｒａｌ Ｓｐｅｃｉｆ
ｉｃａｔｉｏｎｓ）、アイ トリプル イートランザク
ション オン コンピュータ エイディッド デザイン
１９８８（ＩＥＥＥ ｔｒａｎｓ．ｏｎ Ｃｏｍｐｕ
ｔｅｒ−Ａｉｄｅｄ Ｄｅｓｉｇｎ，ｖｏｌ７，ｎｏ．
３，Ｍａｒｃｈ１９８８）に示されている。
【０００８】
【発明が解決しようとする課題】上記の方法は制御デー
タフローグラフが大規模複雑になった時でも実行可能な
ように改良されてはいるものの、複数の演算が一つの演
算器を共有できるかどうかの判定、つまり複数の演算間
でそれらすべてが互いに排他であるかどうかの判定が容
易でない問題点があった。
タフローグラフが大規模複雑になった時でも実行可能な
ように改良されてはいるものの、複数の演算が一つの演
算器を共有できるかどうかの判定、つまり複数の演算間
でそれらすべてが互いに排他であるかどうかの判定が容
易でない問題点があった。
【０００９】さらに、その制御データフローグラフが陽
に示しておらずデータ依存関係を解析しないと判明しな
いような演算間の排他性を利用できず、演算器の共用能
力が下がるという問題があった。
に示しておらずデータ依存関係を解析しないと判明しな
いような演算間の排他性を利用できず、演算器の共用能
力が下がるという問題があった。
【００１０】また、従来法では、分岐内演算が条件分岐
の分岐演算よりも先に専攻されるようなスケジューリン
グを想定していなかった。このような場合には演算の排
他性が条件分岐演算が実行済みかどうかで動的に変化す
るが、そのような動的な排他性を求めることができない
という問題点があった。
の分岐演算よりも先に専攻されるようなスケジューリン
グを想定していなかった。このような場合には演算の排
他性が条件分岐演算が実行済みかどうかで動的に変化す
るが、そのような動的な排他性を求めることができない
という問題点があった。
【００１１】本発明の目的は、上記のような問題点を除
去して、複数の演算間で一つの演算器を共用できるかど
うかを一度に計算可能であり、制御データフローグラフ
に陽に示されていない演算間の排他性を利用でき、さら
に動的な演算間の排他性を利用できるような演算器・記
憶装置・データ転送装置共用可能性判定装置を提供する
ことである。
去して、複数の演算間で一つの演算器を共用できるかど
うかを一度に計算可能であり、制御データフローグラフ
に陽に示されていない演算間の排他性を利用でき、さら
に動的な演算間の排他性を利用できるような演算器・記
憶装置・データ転送装置共用可能性判定装置を提供する
ことである。
【００１２】
【課題を解決するための手段】本発明の演算器・記憶装
置・データ転送装置共有可能性判定装置は、回路の動作
の制御およびデータの流れを表す制御データフローグラ
フを入力とし前記制御データフローグラフの演算間の同
一の演算器に対する共有可能性を判定する装置であっ
て、制御データフローグラフ読み込み装置と、その読み
込まれた制御データフローグラフを入力とする実行条件
符号生成装置と、前記実行条件符号生成装置の出力を入
力とし演算間の実行排他性を出力する排他性解析装置と
を有する。
置・データ転送装置共有可能性判定装置は、回路の動作
の制御およびデータの流れを表す制御データフローグラ
フを入力とし前記制御データフローグラフの演算間の同
一の演算器に対する共有可能性を判定する装置であっ
て、制御データフローグラフ読み込み装置と、その読み
込まれた制御データフローグラフを入力とする実行条件
符号生成装置と、前記実行条件符号生成装置の出力を入
力とし演算間の実行排他性を出力する排他性解析装置と
を有する。
【００１３】また、本発明の演算器・記憶装置・データ
転送装置共有可能性判定装置は、制御データフローグラ
フに陽に示されていない演算間の排他性をデータ異存関
係から導きだし、その演算間の排他性を示す演算実行条
件符号を生成するデータ依存実行条件符号生成装置を含
む。
転送装置共有可能性判定装置は、制御データフローグラ
フに陽に示されていない演算間の排他性をデータ異存関
係から導きだし、その演算間の排他性を示す演算実行条
件符号を生成するデータ依存実行条件符号生成装置を含
む。
【００１４】さらに、本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置は、演算の動作ステップ
を入力し、条件分岐の分岐を決定する条件判定演算が終
了した場合としない場合で動的に変化する分岐内演算の
排他性を示す演算実行条件符号を生成する動的実行条件
符号生成装置を含む。
タ転送装置共有可能性判定装置は、演算の動作ステップ
を入力し、条件分岐の分岐を決定する条件判定演算が終
了した場合としない場合で動的に変化する分岐内演算の
排他性を示す演算実行条件符号を生成する動的実行条件
符号生成装置を含む。
【００１５】
【作用】本発による演算器・記憶装置・データ転送装置
共有可能性判定装置は、制御データフローグラフをデー
タフローグラフ読み込み装置によって読み込み、そのグ
ラフの条件分岐内の各演算に対し、演算実行条件符号生
成装置によって後にのべる演算実行条件符号を付与し、
この符号を利用して演算排他性解析装置によって演算間
の排他性を解析し、演算器の共用性を判定したい演算す
べてが互いに排他である場合これらの演算は互いに同一
の演算器を共用できると判定する。
共有可能性判定装置は、制御データフローグラフをデー
タフローグラフ読み込み装置によって読み込み、そのグ
ラフの条件分岐内の各演算に対し、演算実行条件符号生
成装置によって後にのべる演算実行条件符号を付与し、
この符号を利用して演算排他性解析装置によって演算間
の排他性を解析し、演算器の共用性を判定したい演算す
べてが互いに排他である場合これらの演算は互いに同一
の演算器を共用できると判定する。
【００１６】また、制御データフローグラフを制御デー
タフローグラフ読み込み装置によって読み込み、そのグ
ラフの条件分岐内の各演算に対し、演算実行条件符号生
成装置によって、データ依存関係に基づき制御データフ
ローグラフに陽に示されていない演算の実行条件を導
き、それを示すような演算実行条件符号を付与し、この
符号を利用して演算間の排他性を解析し、演算器の共用
性を判定したい演算すべてが互いに排他である場合これ
らの演算は互いに同一の演算器を共用できると判定す
る。
タフローグラフ読み込み装置によって読み込み、そのグ
ラフの条件分岐内の各演算に対し、演算実行条件符号生
成装置によって、データ依存関係に基づき制御データフ
ローグラフに陽に示されていない演算の実行条件を導
き、それを示すような演算実行条件符号を付与し、この
符号を利用して演算間の排他性を解析し、演算器の共用
性を判定したい演算すべてが互いに排他である場合これ
らの演算は互いに同一の演算器を共用できると判定す
る。
【００１７】さらに、制御データフローグラフを制御デ
ータフローグラフ読み込み装置によって読み込み、その
グラフの条件分岐内の各演算に対し、動的演算実行条件
符号生成装置によって演算の実行される動作ステップを
解析し、条件分岐演算が実行済みか否かによって動的に
変化する演算間の排他性を示すような演算実行条件符号
を付与し、この符号を利用して演算間の排他性を解析
し、演算器の共用性を判定したい演算すべてが互いに排
他である場合これらの演算は互いに同一の演算器を共用
できると判定する。
ータフローグラフ読み込み装置によって読み込み、その
グラフの条件分岐内の各演算に対し、動的演算実行条件
符号生成装置によって演算の実行される動作ステップを
解析し、条件分岐演算が実行済みか否かによって動的に
変化する演算間の排他性を示すような演算実行条件符号
を付与し、この符号を利用して演算間の排他性を解析
し、演算器の共用性を判定したい演算すべてが互いに排
他である場合これらの演算は互いに同一の演算器を共用
できると判定する。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１９】図１は本発明の第一の実施例を示す説明図
である。同図において本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置は、制御データフローグ
ラフ１を読み込む制御データフローグラフ読み込み装置
２と、グラフ内の演算の実行条件を表すビット列を各演
算に付与する実行条件符号生成装置３と各演算の実行条
件符号により演算間の実行の排他性を判定する排他性解
析装置４とを有する。
である。同図において本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置は、制御データフローグ
ラフ１を読み込む制御データフローグラフ読み込み装置
２と、グラフ内の演算の実行条件を表すビット列を各演
算に付与する実行条件符号生成装置３と各演算の実行条
件符号により演算間の実行の排他性を判定する排他性解
析装置４とを有する。
【００２０】最初に、制御データフローグラフ１を制御
データフローグラフ読み込み装置２によって読み込む。
そしてデータフローグラフの演算ノード及び記憶要素ノ
ード（以後「レジスタノード」と呼ぶ），データの転送
を示すノード（以後「転送ノード」）それぞれに、実行
条件演算符号生成装置３によってそれぞれの演算の実行
条件符号（以後「条件符号」とよぶ）を付与する。（以
後、演算ノードとレジスタノード，転送ノードはその排
他性解析に関しては同様に扱えるので一般に演算とレジ
スタ，転送のことを単に演算と記し、演算ノードでレジ
スタノードや転送ノードを代表する。） 条件符号は以下の様な性質を持った符号であり、制御デ
ータフローグラフの演算ノード，レジスタノード，転送
ノードの実行条件を示す。
データフローグラフ読み込み装置２によって読み込む。
そしてデータフローグラフの演算ノード及び記憶要素ノ
ード（以後「レジスタノード」と呼ぶ），データの転送
を示すノード（以後「転送ノード」）それぞれに、実行
条件演算符号生成装置３によってそれぞれの演算の実行
条件符号（以後「条件符号」とよぶ）を付与する。（以
後、演算ノードとレジスタノード，転送ノードはその排
他性解析に関しては同様に扱えるので一般に演算とレジ
スタ，転送のことを単に演算と記し、演算ノードでレジ
スタノードや転送ノードを代表する。） 条件符号は以下の様な性質を持った符号であり、制御デ
ータフローグラフの演算ノード，レジスタノード，転送
ノードの実行条件を示す。
【００２１】図４は動作記述とその条件符号の例を示す
説明図、図５は図４の分岐構造を示す説明図である。
説明図、図５は図４の分岐構造を示す説明図である。
【００２２】条件符号は条件分岐の葉となる条件（分岐
構造を見た時の葉に相当する条件）の数だけの長さの符
号で葉条件が一つだけ‘１’を持つように定義する。図
４の動作記述の分岐構造は図５のようであり、分岐の葉
は３つある。よって、条件符号は３ビットとなる。図で
は上の方から順に左から１を立てているが、順番は任意
である。図５に示すように葉条件以外はその子どもの条
件の符号の論理和（符号をベクタと考えた時の論理和）
で与えられる。図４の（あ）に（１）から（６）のそれ
ぞれの演算に対応する条件符号を示す。
構造を見た時の葉に相当する条件）の数だけの長さの符
号で葉条件が一つだけ‘１’を持つように定義する。図
４の動作記述の分岐構造は図５のようであり、分岐の葉
は３つある。よって、条件符号は３ビットとなる。図で
は上の方から順に左から１を立てているが、順番は任意
である。図５に示すように葉条件以外はその子どもの条
件の符号の論理和（符号をベクタと考えた時の論理和）
で与えられる。図４の（あ）に（１）から（６）のそれ
ぞれの演算に対応する条件符号を示す。
【００２３】条件符号生成装置３はこのように決められ
た条件符号を制御データフローグラフ上のノードに付与
する。定義からある二つの条件符号が互いに同一場所に
‘１’成分を持たない時互いに排他的であることがわか
り、その場合その二つの条件符号をもったノードは同一
の演算器（またはレジスタ等）を共用できる。
た条件符号を制御データフローグラフ上のノードに付与
する。定義からある二つの条件符号が互いに同一場所に
‘１’成分を持たない時互いに排他的であることがわか
り、その場合その二つの条件符号をもったノードは同一
の演算器（またはレジスタ等）を共用できる。
【００２４】図２は本発明の第二の実施例を示す説明図
である。同図において本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置はデータ依存実行条件符
号生成装置３ａを含む。すなわち、生成する条件符号が
データ依存関係に基づく相互排他性を示す。
である。同図において本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置はデータ依存実行条件符
号生成装置３ａを含む。すなわち、生成する条件符号が
データ依存関係に基づく相互排他性を示す。
【００２５】ある演算結果がその後ろにつづく条件分岐
のすべての葉条件で利用されず、かつそれ以降でも利用
されない時、その演算結果を計算する演算とその結果を
利用しない条件で実行される演算は排他的である。例え
ば図４の（１）のｘの値は（６）の葉条件では利用され
ない。よって（６）が実行される条件が成立する時はｘ
の値は計算する必要がない。したがって（１）と（６）
が実行されるのは排他的である。
のすべての葉条件で利用されず、かつそれ以降でも利用
されない時、その演算結果を計算する演算とその結果を
利用しない条件で実行される演算は排他的である。例え
ば図４の（１）のｘの値は（６）の葉条件では利用され
ない。よって（６）が実行される条件が成立する時はｘ
の値は計算する必要がない。したがって（１）と（６）
が実行されるのは排他的である。
【００２６】このようなデータ依存の実行条件符号は制
御データフローグラフの分岐終了ノードの直前の演算ノ
ードの第一の実施例で説明した条件符号を与え、それ以
外のノードは自分の直後ノード（直後にあるノード）の
条件符号の論理和で条件符号を得る。例えば演算２と演
算５は分岐終了ノードの直前ノードであり［１００］と
［００１］という条件符号をつける。演算１の直後ノー
ドは演算２と５であるから演算１の条件符号は［１０
１］となる。この時図４の（１）（図６の演算１）と図
４の（６）（図６の演算４）の条件符号は［１０１］と
［０１０］となり、これは上述したデータ依存関係にも
とづく相互排他性を示している。図４の（い）に上記の
条件符号を示す。
御データフローグラフの分岐終了ノードの直前の演算ノ
ードの第一の実施例で説明した条件符号を与え、それ以
外のノードは自分の直後ノード（直後にあるノード）の
条件符号の論理和で条件符号を得る。例えば演算２と演
算５は分岐終了ノードの直前ノードであり［１００］と
［００１］という条件符号をつける。演算１の直後ノー
ドは演算２と５であるから演算１の条件符号は［１０
１］となる。この時図４の（１）（図６の演算１）と図
４の（６）（図６の演算４）の条件符号は［１０１］と
［０１０］となり、これは上述したデータ依存関係にも
とづく相互排他性を示している。図４の（い）に上記の
条件符号を示す。
【００２７】図３は本発明の第三の実施例を示す説明図
である。同図において本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置は動的実行条件符号生成
装置３ｂを含む。すなわち、生成する条件符号が動的な
相互排他性を示す。
である。同図において本発明の演算器・記憶装置・デー
タ転送装置共有可能性判定装置は動的実行条件符号生成
装置３ｂを含む。すなわち、生成する条件符号が動的な
相互排他性を示す。
【００２８】動的な相互排他性は条件分岐の分岐テスト
が実行済みか否かで動的に変化する相互排他性のことで
ある。例えば、図６の制御データフローグラフの演算の
動作ステップが図７のように決定していたとする。する
と演算４，演算５を実行する時には、条件演算７の実行
が終了していない。よって、演算４と演算５のどちらを
実行したらいいのか動作ステップＳ２では決定できない
から両方の演算を実行しなければならず、この二つの演
算は相互に排他ではなく、演算器を共用できない。
が実行済みか否かで動的に変化する相互排他性のことで
ある。例えば、図６の制御データフローグラフの演算の
動作ステップが図７のように決定していたとする。する
と演算４，演算５を実行する時には、条件演算７の実行
が終了していない。よって、演算４と演算５のどちらを
実行したらいいのか動作ステップＳ２では決定できない
から両方の演算を実行しなければならず、この二つの演
算は相互に排他ではなく、演算器を共用できない。
【００２９】このように条件演算がある演算の実行より
前に終了しているかどうかで演算間の排他性は動的に変
化する。このような動的な実行条件符号は、実行の終了
していない条件演算の条件符号と条件符号をもとめたい
演算の条件符号の論理和をとることによって得られる。
ただし、ここで分岐条件演算は対象となる演算の実行を
制御する分岐テスト演算に限る。即ち条件演算を求めた
い演算の条件符号と条件演算の条件符号が同じ位置に
‘１’をもたなければお互い無関係であり、このような
条件演算とは論理和をとらない。
前に終了しているかどうかで演算間の排他性は動的に変
化する。このような動的な実行条件符号は、実行の終了
していない条件演算の条件符号と条件符号をもとめたい
演算の条件符号の論理和をとることによって得られる。
ただし、ここで分岐条件演算は対象となる演算の実行を
制御する分岐テスト演算に限る。即ち条件演算を求めた
い演算の条件符号と条件演算の条件符号が同じ位置に
‘１’をもたなければお互い無関係であり、このような
条件演算とは論理和をとらない。
【００３０】図７に上記の動作ステップが与えられた時
の条件符号を示している。また、図４の（う），（え）
に条件演算（２）と（５）がそれぞれ未実行な場合、実
行した場合の条件符号を示す。
の条件符号を示している。また、図４の（う），（え）
に条件演算（２）と（５）がそれぞれ未実行な場合、実
行した場合の条件符号を示す。
【００３１】次に、排他性解析装置４は任意の複数の演
算間の排他性を解析し、一つの演算器でそれらの演算が
実行可能かどうか、即ちそれらの演算で一つの演算器を
共用できるかどうか判定し、その判定結果を出力する。
即ち、排他性を調べたい任意の演算の条件符号を調べ同
一のビット位置に１がなければ、それらの演算はすべて
互いに排他であり、一つの演算器を共用できることがわ
かるので、同一の演算器を共有できることを出力する。
もし、一個所でも‘１’を共有すればそれらのノードは
同一の演算器を共有できないので、共有できない旨を出
力する。
算間の排他性を解析し、一つの演算器でそれらの演算が
実行可能かどうか、即ちそれらの演算で一つの演算器を
共用できるかどうか判定し、その判定結果を出力する。
即ち、排他性を調べたい任意の演算の条件符号を調べ同
一のビット位置に１がなければ、それらの演算はすべて
互いに排他であり、一つの演算器を共用できることがわ
かるので、同一の演算器を共有できることを出力する。
もし、一個所でも‘１’を共有すればそれらのノードは
同一の演算器を共有できないので、共有できない旨を出
力する。
【００３２】
【発明の効果】本発明によれば、コンパイラや自動機能
設計の時、制御データフローグラフの構造を解析するこ
となく演算ノードや記憶要素ノードが同一の演算器やレ
ジスタを共用できるかどうかを判定する装置を提供する
ことが可能である。
設計の時、制御データフローグラフの構造を解析するこ
となく演算ノードや記憶要素ノードが同一の演算器やレ
ジスタを共用できるかどうかを判定する装置を提供する
ことが可能である。
【００３３】また、明示的に示された演算間の相互排他
性より広い相互排他性を求めることができるため、より
多くの演算が同一の演算器を共有することができる可能
性があり、コンパイラが出力する機械語や自動機能設計
が合成する合成回路の品質（速度、チップ面積／回路規
模）を向上することができる。
性より広い相互排他性を求めることができるため、より
多くの演算が同一の演算器を共有することができる可能
性があり、コンパイラが出力する機械語や自動機能設計
が合成する合成回路の品質（速度、チップ面積／回路規
模）を向上することができる。
【００３４】さらに、動的な相互排他性が求められるの
で、コンパイラや自動機能設計に用いた際条件分岐内の
演算を条件分岐のテストを行なう演算より先に実行する
ような場合にも同一演算を共用可能がどうか判定でき
る。したがってコンパイラや自動機能設計システムの性
能を改善することができる。
で、コンパイラや自動機能設計に用いた際条件分岐内の
演算を条件分岐のテストを行なう演算より先に実行する
ような場合にも同一演算を共用可能がどうか判定でき
る。したがってコンパイラや自動機能設計システムの性
能を改善することができる。
【図１】本発明の第一の実施例を示す説明図。
【図２】第二の実施例を示す説明図。
【図３】第三の実施例を示す説明図。
【図４】動作記述の例とその条件符号を示す説明図。
【図５】図４の分岐構造を示す説明図。
【図６】第二の実施例によって得られる条件符号を示す
説明図。
説明図。
【図７】第三の実施例によって得られる条件符号を示す
説明図。
説明図。
１ 制御データフローグラフ ２ 制御データフローグラフ読み込み装置 ３ 実行条件符号生成装置 ４ 排他性解析装置
Claims (3)
- 【請求項１】 回路の動作の制御およびデータの流れを
表す制御データフローグラフを入力とし前記制御データ
フローグラフの演算間の同一の演算器に対する共有可能
性を判定する装置であって、制御データフローグラフ読
み込み装置と、その読み込まれた制御データフローグラ
フを入力とする実行条件符号生成装置と、前記実行条件
符号生成装置の出力を入力とし演算間の実行排他性を出
力する排他性解析装置とを有することを特徴とする演算
器・記憶装置・データ転送装置共有可能性判定装置。 - 【請求項２】 制御データフローグラフに陽に示されて
いない演算間の排他性をデータ異存関係から導きだし、
その演算間の排他性を示す演算実行条件符号を生成する
データ依存実行条件符号生成装置を含むことを特徴とす
る請求項１記載の演算器・記憶装置・データ転送装置共
有可能性判定装置。 - 【請求項３】 演算の動作ステップを入力し、条件分岐
の分岐を決定する条件判定演算が終了した場合としない
場合で動的に変化する分岐内演算の排他性を示す演算実
行条件符号を生成する動的実行条件符号生成装置を含む
ことを特徴とする請求項１または２記載の演算器・記憶
装置・データ転送装置共有可能性判定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141227A JPH05334466A (ja) | 1992-06-02 | 1992-06-02 | 演算器・記憶装置・データ転送装置共有可能性判定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141227A JPH05334466A (ja) | 1992-06-02 | 1992-06-02 | 演算器・記憶装置・データ転送装置共有可能性判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05334466A true JPH05334466A (ja) | 1993-12-17 |
Family
ID=15287076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4141227A Pending JPH05334466A (ja) | 1992-06-02 | 1992-06-02 | 演算器・記憶装置・データ転送装置共有可能性判定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05334466A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245250A (ja) * | 2008-03-31 | 2009-10-22 | Nec Corp | 記述処理装置、記述処理方法およびプログラム |
| JP2010039677A (ja) * | 2008-08-04 | 2010-02-18 | Fujitsu Ltd | 設計支援プログラム、設計支援装置、および設計支援方法 |
| US8250502B2 (en) | 2006-09-29 | 2012-08-21 | Nec Corporation | Automated synthesis apparatus and method |
-
1992
- 1992-06-02 JP JP4141227A patent/JPH05334466A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8250502B2 (en) | 2006-09-29 | 2012-08-21 | Nec Corporation | Automated synthesis apparatus and method |
| JP2009245250A (ja) * | 2008-03-31 | 2009-10-22 | Nec Corp | 記述処理装置、記述処理方法およびプログラム |
| US8375376B2 (en) | 2008-03-31 | 2013-02-12 | Nec Corporation | Description processing device, description processing method, and recording medium |
| JP2010039677A (ja) * | 2008-08-04 | 2010-02-18 | Fujitsu Ltd | 設計支援プログラム、設計支援装置、および設計支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fallah et al. | OCCOM: Efficient computation of observability-based code coverage metrics for functional verification | |
| JP5403362B2 (ja) | パターン検査システム、パターン検査装置、方法およびパターン検査用プログラム | |
| JP2563663B2 (ja) | 論理設計処理装置およびタイミング調整方法 | |
| US8904367B1 (en) | Auto pipeline insertion | |
| US20060195828A1 (en) | Instruction generator, method for generating instructions and computer program product that executes an application for an instruction generator | |
| US6611779B2 (en) | Automatic test vector generation method, test method making use of the test vectors as automatically generated, chip manufacturing method and automatic test vector generation program | |
| US20140157218A1 (en) | Model-based retiming with functional equivalence constraints | |
| US6990438B1 (en) | Method and apparatus for observability-based code coverage | |
| US6964027B2 (en) | System and method for optimizing exceptions | |
| JP2000207440A (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
| CN117370767B (zh) | 基于大数据的用户信息评估方法及系统 | |
| US7257786B1 (en) | Method and apparatus for solving constraints | |
| JPH05334466A (ja) | 演算器・記憶装置・データ転送装置共有可能性判定装置 | |
| CN109032946B (zh) | 一种测试方法和装置、计算机可读存储介质 | |
| WO2000022523A1 (en) | Apparatus and method for program optimizing | |
| JP3272915B2 (ja) | スタティックタイミング解析装置 | |
| JP2001209670A (ja) | 高位合成方法、および、高位合成方法の実施に使用される記録媒体 | |
| US7398424B2 (en) | False path detection program | |
| US20080282237A1 (en) | Method and Apparatus For Generating Execution Equivalence Information | |
| WO2019142266A1 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
| JPH08180094A (ja) | アーキテクチャ・シミュレータ | |
| JPH05334465A (ja) | 演算器・記憶装置・データ転送装置必要数計数装置 | |
| JPH05334391A (ja) | 制御回路生成装置 | |
| Wessels et al. | Analyzing and improving delay defect tolerance in pipelined combinational circuits | |
| Hughes et al. | Design-flow graph partitioning |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000118 |