JPH05334435A

JPH05334435A - マルチチャンネルイメージ処理システムをしきい化し、構築する方法およびそのためのシステム

Info

Publication number: JPH05334435A
Application number: JP4283460A
Authority: JP
Inventors: Charles K Pope; キンバリポウプチャールズ
Original assignee: NCR International Inc
Current assignee: NCR International Inc
Priority date: 1991-10-03
Filing date: 1992-09-30
Publication date: 1993-12-17
Also published as: CA2063650A1

Abstract

(57)【要約】【目的】文書から走査で得られたイメージデータを処理
し、通信等に利用可能な圧縮された２進イメージデータ
を発生するシステム１０および方法を与える。【構成】文書１２の走査開始後、全文書の走査完了前
に、イメージデータは並列処理される。走査線１４にお
いてイメージャー１８により発生したピクセルイメージ
データの走査線はスプリッター３２を使用して複数のチ
ャンネル＃１-＃Ｎに分割する。複数のチャンネル各々
においてしきい化および圧縮が並列に行われる。しきい
化はイメージデータを２進数にしきい化するが、しきい
化すべきピクセルを含む検査ウインドウおよびスケーリ
ング因子を含んだ一覧表とからウインドウ中央のピクセ
ルを周囲ピクセルと比較してしきい化するので、ノイズ
等によるエラーが除去できる。また各チャンネルに重複
するピクセル領域を与え、これを使ってチャンネル境界
のエラーを回避する。圧縮は走査方向と垂直な方向に、
ＣＣＩＴＴグループ４のような標準的圧縮アルゴリズム
に従って行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は文書等から得たイメージ
データを処理すると共に通信その他の用途のため当該イ
メージデータの圧縮された２進データを作成する方法と
システムに関する。とくに本発明はマルチチャンネルイ
メージ処理システムのしきい化（thresholding）および
構築（configuration）を行う方法と装置に関する。

【０００２】

【従来の技術】経理システム等では小切手その他の伝票
などの文書を文書移送装置で文書トラック上を移動させ
ながらイメージャーで走査することが行われる。一般に
イメージャーは文書がイメージャーを通過する際に単一
走査線に沿って走査する。このようなシステムでは、当
該システムの解像度および大きさに応じて異なるが、単
一走査線にピクセル（画素）が例えば６４０個存在す
る。

【０００３】ピクセルは走査線上に在る文書のある部分
から来るイメージデータを表す。一般的に走査線から来
るピクセルはアナログ信号である。しかしこれは普通、
システムでその後の処理をするため、アナログ／ディジ
タル変換器により８ビットバイトのデータに変換され
る。文書がイメージャーを通過するに伴い連続走査デー
タが得られる。

【０００４】上記のように文書のイメージ化で得られる
ピクセルデータは、例えばビデオディスプレーあるいは
ＣＲＴ上に文書のイメージを発生すること等に使用でき
る。そのように表示したとき、そのイメージを見ている
オペレータは文書に関連した金額等のデータを金融シス
テムの一部であるキーボードから入力することにより、
データを完結させることができる。

【０００５】

【発明が解決しようとする課題】近年、イメージデータ
の処理に要する時間を短縮することにより文書のスルー
プットを増大させる試みがなされている。

【０００６】本発明はイメージデータの処理に要する時
間の短縮にも同様に関係がある。本発明の議論は説明の
簡単のため、金融システムに関して説明するが、本発明
は一般にファクシミリ通信等におけるイメージデータの
処理にも使用することができることは明白であろう。

【０００７】本発明の特徴の一つは、走査線から得られ
るイメージデータあるいはピクセルの並列処理を容易化
するアーキテクチャを与えることである。この並列処理
は走査線にあるピクセルを複数の処理チャンネルに分割
することにより実行される。

【０００８】上記アーキテクチャは、処理チャンネルを
追加するだけで低速度から高速度に直接移行することが
できる。

【０００９】処理チャンネルを追加することにより、あ
るいは単一処理チャンネルにメモリ空間を追加すること
により、走査線におけるピクセル密度を変え、走査対象
の大きさを変えることができる。

【００１０】現在利用可能なイメージ化装置を例に取る
と、一、二、四、八個の出力チャンネルを有する。本発
明のアーキテクチャは、当該システムに使用されるべく
選択された特定のイメージ化装置から得られる出力チャ
ンネルの数を、当該システムで使用される並列処理チャ
ンネル数に独立なものとすることができる。

【００１１】本発明のアーキテクチャによって、走査線
から導出されるピクセルデータを中間的格納をすること
なく処理することが可能となると共に、処理チャンネル
に同一のプロセッサを使用することが可能となる。

【００１２】本発明のもう一つの特徴は、毎秒８０,０
００,０００ピクセルの入力を受信し、それらを処理
し、ＣＣＩＴＴ圧縮アルゴリズムに合致したフォーマッ
トで配送することができることである。上記の入力数は
現在の技術レベルを考慮したに過ぎず、将来はもっと高
くすることができよう。

【００１３】本発明は２進データの圧縮に関連して議論
するが、ここに開示する発明思想はグレイスケールの圧
縮にも適用できるものである。

【００１４】本発明はマルチチャンネルイメージ処理シ
ステムをしきい化し、構築する方法および装置に関す
る。

【００１５】

【課題を解決するための手段】第一の局面として本発明
の方法は、ピクセルからなる連続的走査線（連続的ピク
セル走査線）として得られたイメージデータをしきい化
する方法であって、各該走査線内の各ピクセルがグレイ
スケール値を有する場合に（ａ）しきい化すべき中央の
ピクセルを含んだマトリックス状の前記ピクセルを所定
数含む検査ウインドウを設定するステップと、（ｂ）Ｎ
を整数、２^Nは該所定数の最大公約数、２^Fは該所定数を
該最大公約数で除して得られるスケーリング因子、Ｆは
０より大きく１より小さい数とするとき、必要に応じて
２^N因子および２^F因子を決定するステップと、（ｃ）該
スケーリング一覧表を与えるステップであって該一覧表
に第一および第二アドレスを与えると該表からその出力
としてしきい値を与える一覧表を与えるステップと、
（ｄ）該検査ウインドウ内のピクセルのグレイスケール
値を加算して総和を与えるステップと、（ｅ）該総和を
該２^N因子で除して該第一アドレスを発生するステップ
と、（ｆ）しきい化すべき該中央ピクセルのグレ
イスケール値を該第二アドレスとして利用するステップ
と、（ｇ）該第一および第二アドレスを該一覧表に与え
て該中央ピクセルに対する該しきい値出力を与えるステ
ップとを含むイメージデータしきい化方法である。

【００１６】もう一つの局面で本発明は、文書の走査で
得られるイメージデータをしきい化する方法を与える。
この場合イメージデータは連続的ピクセル走査線の形に
与えられ、かつピクセル列およびピクセル行を形成し、
各ピクセルはグレイスケール値を有する。この方法は
（ａ）前記文書の一部分についてマトリックスを形成す
べく所定数の該ピクセル行および列を含む検査ウインド
ウを使用するステップと、（ｂ）該検査ウインドウ内の
一部ピクセルのグレイスケール値から導かれる平均グレ
イスケール値と前記検査ウインドウ中央のピクセルのグ
レイスケール値とを比較することにより、前記検査ウイ
ンドウの中央ピクセルをしきい化するステップとを含
む。

【００１７】さらにもう一つの局面で本発明は、ディジ
タルグレイスケール値を有する連続的ピクセル走査線
として得られたイメージデータをしきい化する装置であ
って、しきい化すべき中央ピクセルを含んだマトリック
ス状の前記ピクセルを所定数含む検査ウインドウを含む
検査ウインドウ手段であって該マトリックスが列および
行を含み、前記連続的走査線が該列を形成するようにさ
れた検査手段と、Ｎを整数、２^Nは該所定数の最大公約
数、２^Fは該所定数を該最大公約数で除して得られるス
ケーリング因子、Ｆは０より大きく１より小さい数とす
るとき、必要に応じて２^N因子および２^F因子を決定する
手段と、該スケーリング因子を含みしきい値を有する一
覧表であって、第一および第二アドレスを与えると出力
としてしきい値を与える一覧表と、該検査ウインドウ内
のピクセルのグレイスケール値を加算して総和を与える
手段と、該総和を該２^N因子で除して該第一アドレスを
発生する手段と、しきい化すべき該中央ピクセルのグレ
イスケール値を該第二アドレスとして利用するステップ
と、該第一アドレスと、第二アドレスとしてのしきい化
すべき該中央ピクセルのグレイスケーリング値とを該一
覧表に与える手段とを含むイメージデータしきい化装置
である。

【００１８】さらに別の局面で与える本発明は、文書を
走査して得られるイメージデータを処理するシステムを
構築する方法であって、該イメージデータが連続的ピク
セル走査線の形態で表わされ、（ａ）ピクセル走査線内
のピクセル数を使用してピクセルフレーム高を表すステ
ップと、（ｂ）該ピクセルフレーム高を、各々にチャン
ネルイメージ高を有する複数の処理チャンネルに分離す
るステップであって、検査ウインドウを得るためピクセ
ル走査線に沿って所定数のピクセルを使用するフレーム
高分離ステップと、（ｃ）重複するピクセル群の少なく
とも一つを各該処理チャンネルに加えて各該処理チャン
ネル毎にチャンネルスレッシュホルダー高に到達させる
ステップと、（ｄ）各該処理チャンネル毎に走査線ピク
セル番号（ＳＳＰＮ）および終了走査線ピクセル番号
（ＥＳＰＮ）をチャンネル＃０について：ＳＳＰＮ₀＝０ＥＳＰＮ₀＝ＳＳＰＮ₀＋（ＣＴＨ₀−１）チャンネル＃１について：ＳＳＰＮ₁＝ＥＳＰＮ₀−
（ＫＤｙ＋１）ＥＳＰＮ₁＝ＳＳＰＮ₁＋（ＣＴＨ₁−１）チャンネル＃０について：ＳＳＰＮ_n＝ＥＳＰＮ_n-1
−（ＫＤｙ＋１）ＥＳＰＮ_n＝ＳＳＰＮ_n＋（ＣＴＨ_n−１）ただし、ＣＴＨ＝チャンネルスレッシュホルダー高、ＫＤｙ＝該検査ウインドウに対する、該ピクセル走査線
に沿った所定ピクセル数のようにチャンネル＃０から始め、チャンネル＃ｎで終
了するように割り当てるステップとを含むシステム構築
方法である。

【００１９】上記その他の利点は添付の図面、以下の説
明および前記特許請求の範囲から一層よく理解されよ
う。

【００２０】

【実施例】図１は本発明に基づくシステム１０の好まし
い実施例の全体を示すブロック線図である。前述したよ
うにシステム１０は一般に対象物のイメージを処理すべ
きすべての場合に使用することができる。このイメージ
の一般的な二つの用途例として、例えばイメージのファ
クシミリ通信あるいは金融機関での金融文書の処理に使
用することができる。便宜上、本発明は文書の処理に関
して例示する。

【００２１】対象物のイメージ化を実行するときはイメ
ージ化すべき対象物とイメージャーすなわちスキャナと
の間に相対運動を与える。議論を簡単にするため、対象
物１２（これは文書でよい）が在来の対象物移送装置１
６により、領域１４（以下、この領域を走査線１４と呼
ぶ）へ運動される結果、イメージ化対象領域が在来のイ
メージャーすなわちスキャナ１８と作動的関係に置かれ
る、と想定する。走査線１４に位置される対象物１２の
部分に関するピクセルデータを得るために必要な照明、
合焦システム、およびセンサはすべてスキャナ１８に含
まれる。ピクセルとは走査線における文書の一領域を占
める画素をいい、一般的に正方形である。システム１０
の解像度とイメージ化すべき文書の大きさにもよるが、
走査線１４において数百個のピクセルが得られる。ピク
セルデータの一走査線が得られた後、ピクセルデータの
次の走査線を得るため、対象物移送装置１６は対象物１
２の新たな領域を提示すべく対象物１２を移動させる。
このプロセスは対象物全体が走されるまで反復される。
従来、適当なコントローラ２０を使って適当な制御信号
およびクロックで対象物移送装置１６およびスキャナ１
８を制御している。

【００２２】スキャナ１８（図１）は在来の電荷結合デ
バイス（ＣＣＤ）型のスキャナでよい。これは走査線１
４から得られたデータの各ピクセルに対するバッファ
（図示してなし）を含む。そのバッファは各当該ピクセ
ルのアナログ値を格納する。これらのＣＣＤスキャナは
複数の出力チャンネル（例えば一、二、四、あるいは八
以上の出力チャンネル）を持つのが普通である。図１に
示すスキャナは二つの出力チャンネル＃Ｓ１および＃Ｓ
２を含む。走査線１４からの第一ピクセルのアナログ値
（関連のバッファに格納される）を（チャンネル＃Ｓ１
から）出力するため、スキャナ１８は第一クロックを使
用する。走査線１４からの第二ピクセルのアナログ値
（関連のバッファに格納される）を（チャンネル＃Ｓ２
から）出力するため、第二クロックが使用される。第三
ピクセルのアナログ値をチャンネル＃Ｓ１から出力する
ため、第三クロックが使用される。このプロセスは、デ
ータ走査線に関連するすべてのピクセルがスキャナ１８
から出力されるまで反復される。以下同様にピクセルか
らなる連続走査線が処理される。

【００２３】スキャナ１８からのアナログデータが上記
のようにチャンネル＃Ｓ１および＃Ｓ２から出力される
際に、各ピクセルのアナログ値はそれぞれアナログ／デ
ジタイザ（Ａ／Ｄ）変換器２２、２４により２進６ビッ
ト値に変換される。データに属する各ピクセルはグレイ
の６４個の「影（shades）」の一つを表す。６４個の影
は完全な白から完全な黒までの範囲にわたり、当該デー
タに属するピクセルは各々関連のピクセルアナログ値か
ら導出される。これらのピクセルすなわちＡ／Ｄ変換器
２２、２４の出力は修正器（correctors）２６、２８に
入力される。

【００２４】修正器２６、２８の機能は受信されたピク
セルを受取り、いろいろのパラメータに従ってそれらを
平衡化することである。例えば修正器２６、２８は走査
線１４のいろいろの部分に生じるかも知れない照明の差
異を修正する。一般的に、走査線を照明している光の強
度は走査線１４の両端よりも中央で大きい。また修正器
２６、２８は走査プロセスにおけるピクセル感度その他
の擾乱を補償する。これらの面については後で詳細に説
明する。修正プロセスの一環として、ピクセルデータの
各８ビットバイトは６ビットに減縮される。これは最高
位６ビットのみを保持し、最低位２ビットを脱落させる
ことにより行う。また修正器２６、２８はそれらのデー
タを出力するに際してそのデータがスプリッター（spli
tter）３２へ回送されるときにピクセルデータからなる
走査線３０として出現するようにする。

【００２５】スプリッター３２の機能は、ピクセルデー
タ走査線３０を取り込み、その走査線を、並列処理され
る複数の個別処理チャンネル（processing channel）に
分割することである。当然に、選択される処理チャンネ
ルの数は変えることができ、その数は特定の用途に依存
する。ここに説明する実施例では図示した処理チャンネ
ル数は四である。すなわちそれらはチャンネル＃１、チ
ャンネル＃２、チャンネル＃３、およびチャンネル＃Ｎ
である。これらの各処理チャンネルは構造上同一であ
り、ピクセルデータ走査線３０を等分に受け取る。例え
ば、もしも走査線１４が９００ピクセルを含むなら、ピ
クセルデータ走査線３０には９００ピクセル分のピクセ
ルデータがあるし、従って各チャンネル＃１、＃２、＃
３、および＃Ｎにより処理されるピクセル（但し重複す
るピクセルを除く）は２２５個ある。ピクセルデータ走
査線３０を並列に処理することにより、データのスルー
プットは単一チャンネル処理のときよりも非常に増大さ
れる。

【００２６】第二実施例では図２６に示すスプリッター
３３の目標は、重複するピクセルを含めて各チャンネル
に同数のピクセルを受信させることである。これについ
ては図２６に関して議論するときに明らかにする。

【００２７】処理チャンネル＃１、＃２、＃３、および
＃Ｎは各々スレッシュホルダー（thresholder）および
圧縮器（compressor）を含む。例えばチャンネル＃１は
スレッシュホルダー＃１および圧縮器＃１を含み、これ
に対応してチャンネル＃Ｎはスレッシュホルダー＃Ｎお
よび圧縮器＃Ｎを含む。チャンネル＃１、＃２、＃３、
および＃Ｎはすべて同一なので、以下には＃１に関して
のみ議論する。

【００２８】スレッシュホルダー＃１（図１）に関して
言うと、これの一般的機能はスレッシュホルダー＃１に
割り当てられたピクセルデータ走査線３０部分内に含ま
れるピクセルデータの各６ビットバイトをスプリッター
３２により単一の２進ビットに換算することである。例
えば２進数０で白ピクセルを示し、２進数１で黒ピクセ
ルを示すことができる。しきい化オペレーションを行う
ため、「検査ウインドウ（examination window）」が使
用される。ピクセルデータのうちしきい化すべき特定の
６ビットバイトは検査ウインドウの中央に配置される。
このウインドウは例えばピクセルデータの隣接する行お
よび列から得られる３ｘ３マトリックス状のピクセルデ
ータを含むことができる。今考えている中央ピクセルは
次いで検査ウインドウ内の周囲ピクセルと比較され、中
央ピクセルが２進数０か、あるいは２進数１かの決定が
なされる。これについては後で詳述する。

【００２９】スレッシュホルダー＃１から来る黒および
白ピクセルの内、チャンネル＃１に割り当てられたピク
セルデータ走査線３０部分に対するピクセルは、＃１圧
縮器により圧縮される。本実施例ではこの圧縮技術はフ
ァクシミリ通信等で使用される標準的技術であるＣＣＩ
ＴＴグループ４を指す。

【００３０】圧縮器＃２、＃３、および＃Ｎは、スプリ
ッター（splitter、分離器）３２によりそれらに割り当
てられたデータ走査線部分に対しｔ、類似の圧縮を行
う。圧縮器＃１、＃２、＃３、＃Ｎ各々の出力は図１に
示す併合器（consolidator）３４に入力される。合併器
３４の機能は上記圧縮器からくる圧縮済みのデータを取
り込み、すべてのゾーン（zone、領域）に対するそれら
圧縮済みデータを合併（consolidating）すなわち連結
する（concatenate）。これについては後で詳述する。
合併器３４の出力３６は次いで利用装置３８へ回送され
る。利用装置３８は例えば受話器へ通信するためのモデ
ムあるいは圧縮済みのデータをさらに処理または表示す
るために利用する金融システムの一部でよい。当然なが
ら合併器３４から来る圧縮済みデータを走査線１４で見
た２進イメージに変換するためには圧縮解除されなけれ
ばならない。

【００３１】本発明の特徴の一つは、図１に関して述べ
た複数のチャンネル＃１-＃Ｎによる並列処置が実行さ
れる間、合併器３４の出力３６において、隣接するチャ
ンネル＃１-＃Ｎ間に全く「縫い目（seams）」が生じな
いことである。「縫い目」とはここでは隣接するチャン
ネル＃１-＃Ｎの境界付近に存在する正しからぬピクセ
ルデータを意味する。正しからぬピクセルデータとは例
えば正しくないしきい化によるものである。「ピクセル
データの「縫い目」は例えば金融文書の処理において障
害となりえる。なぜならば「縫い目」は小切手等の文書
上の金額が現われる箇所に生ずるかも知れないからであ
る。

【００３２】縫い目がどのように回避されるかを説明す
るため、一般的にスプリッター３２がその機能をどのよ
うに行うかを説明することが有益である。図２はこの点
に関してスキャナ１８に関連する走査線１４とチャンネ
ルと間の関係を示している。スキャナ１８が図１に示す
２チャンネルを有するときは走査線１４の各ピクセルは
図２（ｂ）に示すようにチャンネル＃Ｓ１および＃Ｓ２
間に分割される。システム１０が四チャンネルを有する
スキャナ１８-１（スキャナ１８のような）を採用する
ときは、走査線１４の各ピクセルは図２（ｃ）に示すよ
うにチャンネル＃Ｒ１-＃Ｒ４間に分割される。チャン
ネル＃Ｓ１、＃Ｓ２の出力は、Ａ／Ｄ変換器２２、２４
並びに修正器２６、２８により処理された後、図１に示
すようにピクセルデータ走査線３０を発生させるべく結
合されることを思い出されたい。同様にしてスキャナ１
８-１（図２（ｃ））に四チャンネル＃Ｒ１-＃Ｒ４が使
用されると、それらの出力は同様に結合されてピクセル
データ走査線３０を発生する。ピクセルデータ走査線３
０内の（スプリッター３２における）ピクセルデータの
順序は図２（ａ）に示す走査線１４の順序に対応する。
しかし、場合によってはピクセルシーケンス変換が必要
であろう。図には走査線１４が頂部から底部へ進むよう
に示されているが、用途によっては文書の底部から頂部
へ走査が進行するようにさせたほうが便利である。その
例は小切手、伝票等の金融文書に本発明を使用する場合
である。これらの文書はいろいろの幅のものがあるが、
それらはすべてスキャナ１８を通過するときはトラック
の底に配置される。もしも走査線１４における文書の最
大高が４インチで、文書によってはただの３インチであ
るなら、走査線１４の頂部には有用な情報がないことに
なる。そのような用途のために走査線１４の底から進む
ことにより、走査線１４から導出されるイメージを表示
するときに（上記例において）イメージデータの頂部１
インチを除去することができる。走査線１４の背景は黒
なので、対象物１２が走査線１４に現われるときの色変
化は文書の開始および有用データの開始を示すために使
用することができる。例示の簡単のため、以下の説明で
は実際の走査開始は走査線１４の頂部であり、その底部
に進むと仮定する。

【００３３】ピクセルデータ走査線３０は図３に示すチ
ャンネル＃１-＃４に（スプリッター３２により）分割
される。図３に関して四つのチャンネルを説明するが、
その数はいろいろの用途に応じて変更することができる
ことを了解されたい。ここで議論している目的上、ピク
セルデータ走査線３０内には９００ピクセルがあると仮
定する。発生すべき各チャンネルはその中に同数のピク
セルを含むべきで、従って四つのチャンネル３０-１な
いし３０-４各々の中にピクセルは２２５個ある。ピク
セルデータ走査線３０を上記のように分割することに加
え、チャンネル３０-１ないし３０-４各々に対しある予
定数の「隣接」ピクセルが次のように追加される。もし
もこの予定数が１であるなら、チャンネル３０-１の頂
部には１個のピクセルが追加され、このチャンネルの底
部には１個のピクセルが追加され、図３に示すゾーン３
０-１-１を発生する。各ゾーンの「頂部」および「底
部」と言うのは図３でそれらがどのように位置している
かを示す用語である。チャンネル３０-１の隣接頂部ピ
クセル「Ｔ」はピクセルデータ走査線３０の頂部境界か
ら来るもので、このゾーンの底ピクセルＢはチャンネル
３０-２の頂部ピクセルから来るものである。本実施例
では頂部ピクセル「Ｔ」はスプリッター３２自身により
挿入され、２進数０すなわち白ピクセルである。これに
対応して、ゾーン３０-２-１の頂部ピクセルＴはゾーン
３０-１の底部ピクセルから来、ゾーン３０-２-１の底
部ピクセルＢはゾーン３０-３の頂部ピクセルから来
る。残りのゾーン３０-３-１および３０-４-１も同様に
構成される。ゾーン３０-４-１はピクセルデータ走査線
３０の底部境界から来る。本実施例ではこの底部ピクセ
ルＢ（２進数０）はスプリッター３２自身により挿入さ
れる。追加される隣接ピクセルの上記予定数は使用する
特定のしきい化方式に依存する。この点については後で
詳細に説明する。明らかであろうが、図示したピクセル
は図解を助けるため、図３では著しく拡大してある。

【００３４】図３に関して上に説明したゾーン３０-１-
１、３０-２-１、および３０-３-１はそれぞれ図１のス
プリッター３２から来るチャンネル＃１ないし＃３とな
る。図３に示すチャンネル＃４は図１に示すチャンネル
＃Ｎに相当する。ピクセルデータ走査線３０を並列処理
するため、図３のチャンネル＃１から来るピクセルデー
タはスレッシュホルダー＃１および圧縮器＃１により処
理され、同様にしてチャンネル＃２、＃３、＃４から来
るピクセルデータはそれぞれスレッシュホルダー＃２と
圧縮器＃２の組み合わせ、スレッシュホルダー＃３と圧
縮器＃３の組み合わせ、スレッシュホルダー＃４と圧縮
器＃４の組み合わせにより処理される。スレッシュホル
ダー＃１および圧縮器＃１の組みから出される出力は前
述したように図１に示す合併器３４に印加される。本節
で説明した＃２ないし＃４のスレッシュホルダーおよび
圧縮器の組みも同様である。

【００３５】図３に関して上述したいろいろのゾーンお
よびチャンネルはピクセルデータ走査線３０内の各ピク
セルについて６ビットバイトのデータをしきい化（thre
sholding）するのに使用される。その結果、データは
「白」を表す２進数０または「黒」を表す２進数１に換
算される。しきい化オペレーションを詳細に議論する前
に全体のオペレーションを説明しておくことが有用であ
ると思われる。この観点から言うと、しきい化は各チャ
ンネル＃１-＃４についてそれぞれ関連のスレッシュホ
ルダー＃１-＃４により行われる。しきい化オペレーシ
ョンはしきい化すべきピクセルをその周囲のピクセルと
比較することにより行われる。この比較を行うため、検
査ウインドウが使用される。

【００３６】図４には簡単に示す検査ウインドウあるい
はしきい化ウインドウ４２が示されている。最も簡単な
状況下では検査ウインドウは９ピクセルのマトリックス
を含んでおり、しきい化すべきピクセル４４が検査ウイ
ンドウ４２の中央に位置されている。例として、検査ウ
インドウ４２が走査線１４-１０、１４-１１、１４-１
２および行４４８、４４９、および４５０から来るピク
セルを範疇に収めるように位置していると仮定しよう。
これらの行はチャンネル＃２に対してスレッシュホルダ
ー＃２が処理する行である。行４４９内のピクセルもチ
ャンネル＃３に対する頂部ピクセル「Ｔ」となるという
点でチャンネル＃３の行う処理に使用される。ピクセル
データ走査線３０内のピクセル数は上述したように９０
０である。行４４９はこの例ではチャンネル３０-２
（図３）内の最低ピクセルに相当する。ここでピクセル
４４（図４）が走査線１４-１１内に生ずる、チャンネ
ル３０-２（図３）の最終行すなわち最低行のピクセル
（行４４９）であると仮定しよう。検査ウインドウ４２
内のピクセル４６はゾーン３０-２-１内の底部ピクセル
Ｂに相当する。ゾーン３０-ｆ２-１は実際にはスプリッ
ターチャンネル＃２である。ここで注意すべき点は、し
きい化されるピクセルはゾーン３０-１および３０-２内
にあるピクセルのみであることである。図３のゾーン３
０-１-１内に含まれるＴおよびＢの様なピクセルはチャ
ンネル３０-１内のしきい化するピクセルの処理に使用
するが、これらのピクセルは実際にはチャンネル３０-
１の一部としてしきい化されることはない。またゾーン
３０-２-１内の底部ピクセルＢはチャンネル３０-３の
頂部（本例の行４５０）のピクセルに相当することにも
注意されたい。このことは、チャンネル＃２に関連する
処理が行われ-るときはチャンネル３０-２から来るピク
セル４４のしきい化にもチャンネル３０-３から来るピ
クセル４６（図４）が使用されることを意味する。異な
るゾーンに関係するピクセルのこの僅かな重複が、並列
処理を行うときの隣接チャンネル間の「縫い目」あるい
は不良しきい化を防止する。これは本発明の特徴であ
る。例示の簡単のため、ただ一つのピクセル例えばＢま
たはＴのみが示されているが、重複ゾーン内には一つ以
上のピクセルがあってもよい。

【００３７】しきい化すべき中央ピクセル４４が２進数
１または２進数０にしきい化された後、本例の走査線１
４-１１内の残りのピクセルについて処理を反復するた
め、検査ウインドウ４２が一時に一行づつ下方に移動さ
れる。走査行＃８９９内のピクセルの処理に使用した底
部ピクセルＢは前述したように２進数０で、前述したよ
うに「境界」データとして入れられている。走査の底に
到達した後、検査ウインドウ４２は図４で見て例えば左
上に移動される。このときしきい化すべきピクセル列は
走査線１４-１２となる。このとき行０および走査線１
４-１２がしきい化すべき最初のピクセルとなる。この
場合ゾーン３０-１-１（図３）に関わる頂部ピクセルＴ
は走査線１４の頂部境界を表す２進数０である。上記処
理の後、検査ウインドウ４２は（図５で見て）下方に移
動され、本例ではピクセル４８が次にしきい化される次
のピクセルとなる。走査行２２５をチャンネル３０-２
内の最高行とするとき、ピクセル４８は走査線１４-１
２および行２２５内に位置していることに注意された
い。検査ウインドウ４２が図５に示すように位置する
と、しきい化すべきピクセル４８は周囲のピクセルと比
較される。周囲のピクセルにはチャンネル３０-１（図
５）の最低ピクセルに相当するピクセル５０が含まれ
る。この方法により、スプリッターチャンネル＃２に関
連したイメージプロセッサ４０-２がピクセル５０を使
って、図３に示すチャンネル３０-１および３０-２間に
生じうるすべての縫い目を除去することができる。

【００３８】図４および図５から分かるように、検査ウ
インドウ４２が左へ移動されると、走査線１４-１０に
関連するデータまたはピクセルは脱落され、走査線１４
-１３に関連するデータまたはピクセルが拾われること
注意されたい。例えば１４-１０、１４-１１等の走査線
は図１に示す走査線１４から来る連続的データ走査線を
表す。検査ウインドウ４２を左へ移動することは前述し
たように対象物１２を走査線１４に相対的に（図１で見
て）右へ移動させて連続的走査線を検査することに相当
する。

【００３９】本実施例では検査ウインドウ４２は物理的
な大きさとして一辺が約８分の１インチの正方形のをも
つ。この大きさはスレッシュホルダー＃１-＃４の性能
が最適となるよう実験的に決定される。検査ウインドウ
４２内に含まれるピクセル数はスキャナ１８で得られる
ピクセル密度すなわち解像度に依存する。例えばもしも
スキャナが２００ピクセル／インチの解像度を与えるな
ら、走査線１４で８分の１インチの正方形を取り込む検
査ウインドウ４２は走査線に沿って測ったとき２５個の
ピクセルを含む。当然に、８．５インチ×１１インチ文
書等を扱う場合にはこのウインドウの大きさはもっと大
きくすることができる。またこのウインドウの大きさ
は、口座番号、金額等の重要な情報を含む小切手の表面
に較べて対象物１２の裏面をイメージ化する場合には、
もっと大きくしてもよい。

【００４０】検査ウインドウ４２（図４、図５）に使用
するこのしきい化方法は図６を参照して最もよく説明で
きる。検査ウインドウ４２内の各ピクセルが本例で６ビ
ットデータ（グレイスケール値）を表すことを思い出さ
れたい。検査ウインドウが評価すべきピクセル上に位置
しているとき、図４のピクセル４４のような中央ピクセ
ル（ＣＰ）がしきい化すべきピクセルである。

【００４１】本しきい化の手順における最初のステップ
は、図６のブロック５２で示すように検査ウインドウ４
２内の全ピクセルのグレイスケール値の和を得ることで
ある。この和は中央ピクセルを含む。次のステップはブ
ロック５４で示すように検査ウインドウ４２内のピクセ
ル数を得ることである。この実施例では検査ウインドウ
４２内に６２５個のピクセルがある。６２５個のピクセ
ルは２^Nおよび２^Fの要素に分離させることができる。こ
こに２^Nは（Ｎ＝９のとき）５１２である。方程式（１
１）および図１５（ａ）（ｂ）に関して後述するように
２^Fはスケーリング因子６２を与えるもので、一覧表（l
ook-up table）５８-１に含まれる。本実施例では２^Fは
１より大きく、２より小さな値で、Ｆは０より大きく１
より小さい。例えば、本実施例ではスケーリング因子６
２は６２５を５１２で除した数である。ブロック５６に
示すように、ここでは４２内のピクセルのすべてのグレ
イスケール値の和を２^Nで除するとき、その結果得られ
る値が現中央ピクセルＣＰと共に一覧表５８-１に対す
るアドレスとして使用される、と言うことを理解してお
けば足りる。一覧表５８-１の出力は図６に示すよう
に、しきい化されたピクセルすなわち２進化されたピク
セルとなる。一覧表５８の設計時に、あるオフセット値
（ブロック６０）がブロック５６に示す値に加算され、
一覧表５８-１内に含まれるスケール化および調整され
たグレイレベルが作られる。中央ピクセルＣＰを２進数
１または２進数０にしきい化するときは、ブロック５６
から与えられる値（グレイレベルの６ビット）および中
央ピクセルＣＰ（６ビット）が一覧表５８-ｆ１へのア
ドレスとして使用される。言い換えるとオフセット値６
０は既に一覧表５８-１に含まれており、一覧表５８-１
自体の中で別個の一覧オペレーションを必要としない。
この点については方程式（１１）に関連して後に詳述す
る。

【００４２】図９は図６に関連して説明したオフセット
値６０を全く有しない場合の一覧表のパラメータを示す
グラフである。オフセット値６０を含まない結果、しき
い化する線（thresholding line）（以下、しきい化線
という）６５は図９に示すようなものとなろう。図９で
は、中央ピクセル（ＣＰ）を２進数１または２進数０と
しきい化するか否かを決定するため、グレイスケール値
（図６のブロック５６）を一つの６ビットアドレスとし
て使用し、中央ピクセル値（ＣＰ）をもう一つの６ビッ
トアドとして使用する。図９に示すしきい化線６５には
関連のオフセット値がない。またしきい化線６５には関
連のスケーリング因子がない。オフセット、因子がない
状況は４２のようなしきい化ウインドウが整数２の冪乗
でないピクセル数を含むときに起きる。検査ウインドウ
４２が上述したように６２５個のピクセルを含むとき
は、スケーリング因子が必要である。図９について説明
を続けると、しきい化線６５上方に位置する中央ピクセ
ル値はすべて白ピクセルとしてしきい化され、しきい化
線６５下方の中央ピクセル値はすべて黒ピクセルとして
しきい化される。

【００４３】図６に関して説明したオフセット値６０
は、使用するスキャナ１８の特性、走査線１４上の照
明、読み取るべき文書の形態、およびシステム１０にい
かなる種類のしきい化を期待するかを考慮して実験的に
決定される。現時点ではこのオフセット値が実験的に導
出されること、およびそれが図９に示すしきい化線６５
をオフセットさせることを認識していれば足りる。

【００４４】図１０は図９に類似する。しかしこの曲線
６７はオフセット値６０（図６）を反映するしきい化線
を表す。実際、一覧表５８-１はオフセットされ、調節
されたすなわちスケール化されたグレイスケール値を含
み、そのグレイスケール値（ブロック５６６ビット）
および中央ピクセルＣＰ（６ビット）が中央ピクセルを
しきい化するためのアドレスとして使用される。定性的
に表現すると、これらオフセット値は例えば文書の背景
情報を抑制するのに使用される。図１０は本節で触れた
調節を反映することができるよう、点線のしきい化線６
５からずれたしきい化線６７を示す。

【００４５】しきい化がどのように起きるかを例示する
ため、二つの仮想例を挙げる。もしも平均グレイスケー
ル値が４０であり、中央ピクセル（ＣＰ）が値３８を有
するとき、もしも図９に示すしきい化線６５を使用する
と中央ピクセル（ＣＰ）は黒ピクセルのしきい化を受け
る、すなわち２進数１の評価を受ける。グレイスケール
値が４０で、中央ピクセル（ＣＰ）が値３８を有すると
き、もしも図１０に示すしきい化線６７を使用すると中
央ピクセル（ＣＰ）は白ピクセルにしきい化され、また
は２進数０にしきい化される。言い換えると、文書の背
景が明るくなるにつれて中央ピクセルを黒すなわち２進
数１にしきい化するには中央ピクセルが背景よりも顕著
に黒くなければならない。このことは図１１に示すよう
に白の背景６７-２上の黒いマーク６７-１により表され
る。中央ピクセルは黒ピクセルまたは２進数１にしきい
化されるうえで、背景が黒くなるにつれて背景よりもは
るかに暗くなければならない必要性が小さくなる。この
ことはやや暗い背景６７-４上の黒いマーク６７-３によ
り表される。暗い背景６７-４が関連する後者の状況は
図１０上の二方向矢印６７-５により表現されている。
このように一覧表５８-１に現われる値は特定用途に適
合するように負荷することができる点に注意されたい。

【００４６】図１０（ｂ）は図６に示す一覧表５８-１
中に何が存在するかの概略を示すグラフである。再度要
約すると、図９はオフセットもスケーリングも含まな
い。図１０はオフセット（図６の６０など）を含むが、
スケーリング因子は含まない。図１０（ｂ）は図６に関
連して前述したようにオフセット６０およびスケーリン
グ因子６２を共に含む。実際、スケーリング因子６２は
曲線６９を図１０（ｂ）で見て右へずらせる。これは図
１０（ｂ）でｘ軸に２^Fを乗じることにによる示され
る。

【００４７】しきい化プロセスについての説明を続け
る。図７はこのプロセスに使用されるいくつかのパラメ
ータを例示する（但し縮尺は無視してある）。検査ウイ
ンドウ６６は高さＫＤｙ、幅ＫＤｘを有する。前述した
ように、本発明の特徴の一つは検査ウインドウ６６の大
きさが特定の用途に適するように構築しうることであ
る。

【００４８】ここに示す実施例では検査ウインドウ６６
（図７）は２５ピクセルの高さ（ＫＤｙ）と２５ピクセ
ルの幅（ＫＤｘ）を有する。正方形の検査ウインドウを
与えるため、ＫＤｙはＫＤｘと等しくしてある。頂部お
よび底部の境界６８、７０（前述した重複部分）は以下
のように検査ウインドウ６６の大きさに関係する。図７
に示すように頂部境界６８および底部境界７０がある。
このことはウインドウサイズが２５ピクセルの場合、頂
部境界６８に１３行の重複があり、底部境界７０には１
２行の重複しかないことを意味する。頂部境界６８にお
ける余計なピクセル行は図１に示す圧縮器＃１ないし＃
Ｎで使用する圧縮方法に必要である。言い換えると、例
えばあるデータ行を圧縮する前の基準線が必要である。
基準となる行はまたゾーン３０-２に対する行２２５
（図３）のような各ゾーン内の頂部行にとっても必要で
ある。この点に付いては後で詳述する。

【００４９】図７に関連して本しきい化法の議論を続け
るに当たり、検査ウインドウに関連して使用されるいく
つかの方法を考慮することが有効である。図８（ａ）は
メモリキュー（queue）＃１および検査ウインドウ６６
と関連して使用されるメモリキュー＃２を示す。メモリ
キュー＃１は新ピクセル-中央ピクセル（ＮＰ-ＣＰ）キ
ューと呼称する。メモリキュー＃２は中央ピクセル-旧
ピクセル（ＣＰ-ＯＰ）キューと呼称する。メモリキュ
ー＃１、＃２は中に所定数のステージ（stage）を含む
周辺メモリと見做すことができる。これらステージはシ
ステム１０で使用が予想される最大文書高、使用イメー
ジャーの解像度、並列処理に使用されるチャンネル数、
および検査ウインドウ６６内のピクセル数等のパラメー
タにより決定される。検査ウインドウ６６内のピクセル
数はウインドウの寸法に反映する。ウインドウの寸法は
ＫＤｙ＝ＫＤｘのように表すことができる。ＮＰ-ＣＰ
キュー＃１は所定数のステージまたはピクセルを有す
る、と考えることが便利である。その所定数とは、検査
ウインドウ６６が連続ピクセル列を処理して行く際、新
ピクセルＮＰ_i（図７）をそのキューに入れ、検査ウイ
ンドウ６６の移動を反映するようにその新ピクセルをこ
のキューの中を移動させることができる数である。ＮＰ
-ＣＰキュー＃１の中を連続的に所定回数移動が行われ
た後、新ピクセルＮＰ_iがこのキューに入ると同時に中
央ピクセルＣＰ_iがＮＰ-ＣＰキュー＃１から出力され
る。ＮＰ-ＣＰキュー＃１から出力された中央ピクセル
ＣＰ_iが中央ピクセル-旧ピクセル（ＣＰ-ＯＰ）キュー
＃２中にコピーされる。ＣＰ-ＯＰキュー＃２の中を所
定回数移動が行われた後、この同じ中央ピクセルＣＰ_i
が、検査ウインドウ６６から削除された旧ピクセルＯＰ
_iになる。中央ピクセルＣＰは上記しきい化オペレーシ
ョンのため抽出され、新ピクセルＮＰおよび旧ピクセル
ＯＰが抽出されて図８（ｂ）（ｃ）に示すキュー＃１、
＃２に関連する行和計算に使用される。

【００５０】図８に示すキュー＃１、＃２間の相互関係
は次のように表すことができる。方程式（１）全ピクセルメモリ＝ＮＰ-ＣＰキュー＃
１＋ＣＰ-ＯＰキュー＃２図８に示すピクセルキュー＃１、＃２の長さは次のとお
りである。チャンネルスレッシュホルダー高はピクセルで表され
る。方程式１ないし方程式４は換算係数１を使用してい
る。異なる換算係数を使う場合、これらの方程式は少々
変わる。第二実施例に対するこれらの変更は後で説明す
る。上記方程式中の「ＴＲＵＮＣ」という用語は数を整
数に縮めることをいう。これについても後で説明する。
図７のウインドウ６６等内のすべてのピクセル行が、図
６に関連して説明したように平均グレイレベルの計算に
使用されるときは換算係数１が採用される。もしも平均
グレイスケールレベルの計算に三行おきのピクセル行が
使用されるときは換算係数３が採用される。図８（ａ）
に示すピクセルキュー＃１、＃２はサーキュラーメモリ
であることに注意されたい。それらは単にループ型メモ
リを実施するためのアドレス指定方式を表し、システム
１０で利用する。語「Ｄ１、Ｄ２、Ｄ３（Ｄはデルタと
読む）は方程式（２）、（３）、（４）における以下の
ような設計事項を表すのに使用している。１．図１３に示す遅延パイプライン７８、９２、および
９８。これらはすべての用途について定数である。２．特定用途の各走査線に必要とされるオーバーヘッド
ピクセル数。オーバーヘッドピクセルについては後述す
る。図７から分かるように検査ウインドウ６６が図７で
見て下方に移動するにともない、また検査ウインドウ６
６を充満する程度の十分な走査が蓄積された後、新ピク
セルＮＰ_iがＮＰ-ＣＰキュー＃１に追加されると共に検
査対象の中央ピクセルＣＰ_iがそこから除去されること
が分かる。前述したように中央ピクセルＣＰ_iはＣＰ-Ｏ
Ｐキュー＃２中にコピーされ、旧ピクセルピクセルＯＰ
_iがそこから除去される。

【００５１】検査ウインドウ６６（図７）に関連する処
理について一般的説明をしたので、以下にこの処理を詳
細に説明する。検査ウインドウ６６はピクセルで一杯に
なったと仮定し、また処理が時刻（ｔ＝ｉ）に開始する
と仮定する。時刻（ｔ＝ｉ）において、いろいろのキュ
ー（図８（ａ）（ｂ）（ｃ））から出力されるデータは
次の通りである。ピクセルキュー＃１＝ＣＰ_i；ピクセルキュー＃２＝ＯＰ_i；入力行和キュー＃１＝ＩＲＳＵＭ_i 頂部行和キュー＃２＝ＴＲＳＵＭ_i 同時刻（ｔ＝ｉ）における上記同じキューへのデータ入
力は次の通りである。ピクセルキュー＃１＝ＮＰ_i；ピクセルキュー＃２＝ＣＰ_i；出力行和キュー＃１＝ＯＲＳＵＭ_i 底部行和キュー＃２＝ＢＲＳＵＭ_i 検査ウインドウ６６でデータを処理するに使用する方程
式がいくつかある。これらの方程式は時刻（ｔ＝ｉ＋
１）において次のようにデータを処理するためのもので
ある。方程式（５）ＢＲＳＵＭ_i+1＝ＮＰ_i＋ＩＲＳＵＭ_i 方程式（６）ＡＳＵＭ_i+1＝ＡＳＵＭ_i＋ＢＲＳＵＭ
_i+1−ＴＲＳＵＭ_i 方程式（７）ＯＲＳＵＭ_i+1＝ＴＲＳＵＭ_i-2−ＯＰ_i

【００５２】方程式（５）、（６）、（７）は図７との
関係でよりよく理解できる。検査ウインドウ６６内に含
まれるピクセルの計算を助けるための方法を採用する。
各ピクセルはこの時点で６ビットデータである。検査ウ
インドウ６６が（図７で見て）下方に移動するに伴い、
一時に一行づつ新ピクセル（ＮＰ）が拾い上げられ、旧
いピクセル（ＯＰ）が前述したように脱落する。時刻
（ｔ＝ｉ）には検査ウインドウ６６内に底部行和ＢＲＳ
ＵＭ_iが含まれている。時刻（ｔ＝ｉ）には新ピクセル
（ＮＰ）は入力行和ＩＲＳＵＭ_iは含まれない。しかし
一クロック後、方程式（５）に示すように入力行和は新
ピクセルを加算され、図７に示すように底部行和ＢＲＳ
ＵＭ_i+1となる。このときＢＲＳＵＭ_i+1は検査ウインド
ウ６６内の総和に直ちに加算でき、一クロック後の検査
ウインドウ６６内の最低行の行和となる。

【００５３】検査ウインドウ６６の底に関係して上記説
明に対応する処理が検査ウインドウの頂部で生じる。時
刻（ｔ＝ｉ）に検査ウインドウ６６（図７）内の最高部
行和はＴＲＳＵＭ_iである。検査ウインドウ６６内のこ
の頂部行和は図示したように時刻（ｔ＝ｉ）の直前には
ＴＲＳＵＭ_i-1である。言い換えるとこれは検査ウイン
ドウ６６の外側にあり、旧ピクセル（ＯＰ）を含む。一
クロック後、この旧ピクセル（ＯＰ）は方程式（７）で
示されるように頂部行和（これはＴＲＳＵＭ_i- ₂であ
る）から差し引かれ、出力行和ＯＲＳＵＭ_i+1となる。
時刻（ｔ＝ｉ）には出力行和はＯＲＳＵＭ_iである。方
程式（６）からわかるように、時刻（ｔ＝ｉ＋１）にお
いて検査ウインドウ６６により囲まれる領域内のピクセ
ルの和は、（領域和ＡＳＵＭ_i+1＋底部行和ＢＲＳＵＭ
_i+1−頂部行和ＴＲＳＵＭ_i）に等しい。

【００５４】図１３はスレッシュホルダー（例えば図１
に示すチャンネル＃１と関連するスレッシュホルダー＃
１）内に含まれる回路７２中でどのようにデータ処理が
起きるかを示す図である。回路７２に使用する値は時刻
（ｔ＝ｉ）に対するものである。従ってこの時刻につい
て使用した方程式（８）、（９）、（１０）は方程式
（５）、（６）、（７）に類似する。これらの方程式は
次のとおりである。方程式（８）ＢＲＳＵＭ_i＝ＮＰ_i-2＋ＩＲＳＵＭ_i-2 方程式（９）ＡＳＵＭ_i＝ＡＳＵＭ_i-1＋（ＢＲＳＵＭ
_i−ＴＲＳＵＭ_i-1）方程式（１０）ＯＲＳＵＭ_i＝ＴＲＳＵＭ_i-2−ＯＰ_i 時刻（ｔ＝ｉ）において図８（ａ）（ｂ）（ｃ）に示す
キューに出入りするデータはすべて図に示すように添え
字「ｉ」を有する。

【００５５】図１３に関して、新ピクセルＮＰ_iは加算
器７４で加算される。この加算器からの出力は底部行和
ＢＲＳＵＭ_iを発生するため遅延パイプライン７６によ
り遅延される。図１３に示す諸要素にはクロック７８が
結合されており、回路７２はこの回路周辺にデータを進
行させるため、そのクロックで調時される。しかしこの
図を簡単化するため、クロック７８はラッチ８０に接続
されているクロックのみを示す。方程式（８）からわか
るように、底部行和ＢＲＳＵＭ_iは、ＢＲＳＵＭ_iに対し
て二クロック前に起きた新ピクセルＮＰおよび入力行和
から導出される。クロック７８からの出力は加算器８２
に印加される。

【００５６】加算器８２（図１３）は底部行和ＢＲＳＵ
Ｍ_iと頂部行和ＴＲＳＵＭ_i-1との間の差を与える機能を
有する。これは方程式（９）のかっこ内の部分で与えら
れる。頂部行和ＴＲＳＵＭ_iはラッチ８０から入力さ
れ、インバータ８４により反転されてＴＲＳＵＭ／_i-1
を発生する。ここに斜線「／」は反転されたことまたは
「バー」条件を示す記号である。このインバータ８４か
ら出される値は加算器８２によりＢＲＳＵＭ_iから「減
算」される。加算器８２からの出力は別の加算器８６に
入力され、ここで方程式（９）に規定する最終的総和が
実行される。先行クロック期間における領域和ＡＳＵＭ
_i-1はラッチ８８内に格納されており、加算器８２から
の出力の到来時に加算器８６に入力され、方程式（９）
で示すように領域和ＡＳＵＭ_iを発生する。

【００５７】図１３に示す出力行和ＯＲＳＵＭ_iは方程
式（１０）から導出され、出力行和から旧ピクセルＯＰ
を差し引く演算が回路７２により実行される。この点に
関して、ピクセルＯＰ_iはインバーター９０により反転
され、その後、この信号を一サイクル遅延させるため遅
延パイプライン９２を通過され信号ＯＰ／_i _-1を発生す
る。この信号ＯＰ／_i-1は加算器９４に入力される。ラ
ッチ８０の出力端から来る頂部行和ＴＲＳＵＭ_iは二ク
ロック間遅延パイプラインを通過され、信号ＴＲＳＵＭ
_i-2を発生する。この信号ＴＲＳＵＭ_i-2はさらに加算器
９４に入力される。頂部行和すなわち信号ＴＲＳＵＭ
_i-2は実際は図７に示す出力行和ＯＲＳＵＭ_i+1と旧ピク
セルＯＰ_iの和で、この信号が遅延パイプライン遅延パ
イプライン１００より一クロック遅延されて出力行和Ｏ
ＲＳＵＭ_iが得られる。

【００５８】図１３に示す入力および出力は図８（ｂ）
（ｃ）に示す回路で利用される。図１に示すスレッシュ
ホルダー＃１-＃Ｎの各々に回路１０２（図８（ｂ））
がある。これに対応してスレッシュホルダー＃１-＃Ｎ
の各々に回路１０４がある。回路１０２はキューコント
ローラ１０６、１０８、マルチプレクサ１１０、および
既に説明した行和キュー＃１を含む。キューコントロー
ラ１０６、１０８は同一の構造であり、従ってキューコ
ントローラ１０６についてのみ説明する。

【００５９】キューコントローラ１０６（図１４）の機
能は、データが格納されるべき行和キュー＃１内のロケ
ーションに対するアドレスを与えることである。キュー
コントローラ１０６は基準値（ｘ）が格納されるラッチ
１１２を含む。基準値（ｘ）は、行和キュー＃１が含ま
れるＲＡＭ１１４内で使用されるべき使用可能な最終ア
ドレスを表す。ゼロアドレスが開始アドレスであり、こ
のキュー長はゼロアドレスと最終利用可能アドレスすな
わち基準値（ｘ）との間のアドレス長である。この基準
値（ｘ）は比較器１１６に入力され、比較器１１６のも
う一方の入力にはアドレスカウンタ１１８の出力が入
る。アドレスカウンタ１１８はそれがリセットされると
きに必ずこの比較器の第一入力にゼロを出力する。スト
ローブまたはクロック１２０を使用してゼロ位置から基
準値（ｘ）に向けてアドレスカウンタ１１８に増分をあ
たえる。これはマルチプレクサ１１０を経由して行和キ
ュー＃１（ＲＡＭ１１４）へのアドレスを与えるためで
ある。アドレスカウンタに増分が与えられるとその出力
は線１２２を介して比較器１１６に入力される。アドレ
スカウンタ１１８の出力が基準値（ｘ）に達すると、こ
の比較器がリセット信号を発行し、上記の行和キュー＃
１へのアドレスを与えるプロセスを反復すべくアドレス
カウンタ１１８をリセットする。

【００６０】キューコントローラ１０８（図８（ｂ）お
よび図１４）は上上記キューコントローラ１０６と同一
に機能する。機能上、キューコントローラ１０８は行和
キュー＃１から読み取る出力行和ＯＲＳＵＭ_iに対する
アドレスを制御するのに使用され、キューコントローラ
１０６は行和キュー＃１中に読み込む入力行和ＩＲＳＵ
Ｍ_iのアドレスを制御する。マルチプレクサ１１０に対
する選択信号はクロック１２０から導出される。マルチ
プレクサ１１０が必要なのは、図７に示す検査ウインド
ウ６６に関わる各加算オペレーション期間中に二つの異
なるアドレスがアクセスされるからである。言い換える
と、キューコントローラ１０６は検査ウインドウ６６に
加算されるべきＩＲＳＵＭ_iに対するアドレスを指向す
る。そしてキューコントローラ１０８は検査ウインドウ
６６から削除されるべき出力行和ＯＲＳＵＭ_iに対する
アドレスを指向する。

【００６１】図８（ｃ）に示す回路１０４はキューコン
トローラ１２４を含む。このコントローラは行和キュー
＃２に対する相対的アドレスポインターとして機能す
る。従来このキューコントローラ１２４は、旧データ
（ＴＲＳＵＭ_i）が行和キュー＃２から読み出されると
共に新データ（ＢＲＳＵＭ_i）がその中に読み込まれる
アドレスを与えるための単一アドレスポインターとして
機能する。キューコントローラ１３４、１３６は、これ
らが従来図８（ｉ）に示す関連のキュー＃１、＃２内の
単一アドレスに指向するためのポインターとして使用さ
れる、と言う点で、キューコントローラ１２４と同様に
機能する。例えば、キューコントローラ１３４は中央ピ
クセルＣＰ_iが除去されると共に新ピクセルＮＰ_iが挿入
されるところのＮＰ-ＣＰキュー＃１内の単一アドレス
を指向する。次のクロックでキューコントローラ１３４
は上記プロセスを反復するため新アドレスを指向する。

【００６２】スレッシュホルダー＃１-＃Ｎの各々につ
いて関連のチャンネル毎に「ラップアラウンド（wrap a
round、折り重ね）」部分がある。例えばもしも図７に
示す行データがチャンネル＃１に関わると、頂部境界６
８は文書または対象物１２の頂部縁に重複する部分を与
え、また前述したように底部境界７０が重複部分からチ
ャンネル＃２中に入ってくる。検査中の中央ピクセルが
その関連のチャンネル（図３の行２２４）の最低行に位
置するところまで、検査ウインドウ６６が図７に示す位
置から下降したときは、検査ウインドウ６６内に含まれ
る底部１２行はチャンネル＃２の頂部１２行（行２２５
-２３６）から導出され、検査ウインドウ６６の頂部１
３行が行２１２-２２４から得られる。このことは行２
２４内のピクセルはチャンネル＃１内のピクセルのみな
らずチャンネル＃２内の重複行２２５-２３６との関係
の下にしきい化されることを意味する。ウインドウの中
央ピクセルを図３の行２２５に位置させるため検査ウイ
ンドウ６６がさらに一行下降すると、検査ウインドウ６
６は図７に示す頂部境界６８の頂部行を拾い始める。こ
れはチャンネル＃１に対する重複が、頂部境界６８によ
り与えられ、上記重複行がチャンネル＃２から得られる
からである。各チャンネルに関するかぎり、重複領域内
にあるピクセル自体はしきい化されず、各チャンネルの
限界に近接するチャンネル内のピクセルを評価する上で
周囲ピクセルとして使用されるだけである。

【００６３】同様にして、チャンネル＃２に対する重複
はチャンネル＃１の底部１３行とチャンネル＃３の頂部
１２行により得られる。このプロセスは図３に示す残り
のチャンネル＃２-＃４について反復される。各チャン
ネル＃１-＃４は各々それ自身の検査ウインドウ６６を
有することを思い出されたい。関連の検査ウインドウ６
６が下降され、中央ピクセルが本例の場合行８９９に位
置することとなるとき、検査ウインドウ６６（チャンネ
ル＃４）はその中に底部境界７０（図７）の底部１２行
を含むであろう。検査ウインドウ６６が本例でさらに一
行「下方移動」すると、検査ウインドウ６６はその中に
チャンネル＃４の頂部行＃６７５を含むであろう。これ
は上記チャンネル各々との「ラップアラウンド」に起因
する。この時点で検査ウインドウ６６（チャンネル＃
４）が左へ（図７）一列移動する。その結果新データ走
査線が上記計算プロセスを反復すべく検査ウインドウ６
６内に示めされる。図７との関連で説明したこの手順は
次の新走査のために反復される。この手順が上記のよう
にチャンネル＃１および＃４について行われる間、同一
の手順が残りのチャンネル＃２、＃３について行われ
る。その場合すべてのチャンネル＃１-＃４は実質上同
一のクロックで動作する。実際には図１に示すスレッシ
ュホルダー＃１および圧縮器＃１は単一のボード上に位
置しており、同様にスレッシュホルダー＃２および圧縮
器＃２は別の一ボード上に位置する。同じことが図１に
示す残りのスレッシュホルダー＃３および＃Ｎと対応す
る圧縮器＃３および＃Ｎについて言える。スレッシュホ
ルダー＃１および圧縮器＃１のような各組みはそれ自身
のクロックを有するというほうが多分もっと正しい。し
かし上記スレッシュホルダーおよび関連の圧縮器の各組
みについてクロックはすべて同一周波数で動作する。こ
れらの各組みに固有の個別的クロックを与えればノイズ
および静電磁効果を最小限にすることができる。

【００６４】図８（ａ）に示す前述の回路１３０は、新
ピクセルＮＰ_i、中央ピクセルＣＰ_i、および旧ピクセル
ＯＰ_iを取得するのに使用される。これらピクセルは図
７の検査ウインドウ６６に関わる処理に利用される。回
路１３０は走査線１４から到来するピクセルの流れを受
信するためのラッチ１３２を含む。この場合、各チャン
ネルに対するピクセルはスプリッター３２（図１）から
到来する。回路１３０はまたキューコントローラ１３
４、１３６を含む。これらはそれぞれＮＰ-ＣＰピクセ
ルキュー＃１およびＣＰ-ＯＰピクセルキュー＃２内の
アドレスの割当を制御するのに使用される。キューコン
トローラ１３４、１３６はキューコントローラ１０６と
同一で、ほぼ前述したように働く。

【００６５】上記説明を要約する。図７は検査ウインド
ウ６６がいろいろの走査線に沿ってどのように移動され
るか、また入力行和ＩＲＳＵＭ_iおよび出力行和ＯＲＳ
ＵＭ_iの様ないろいろの和がどのように検査ウインドウ
６６との関係で使用されるかを示す。ここで前に議論し
た各チャンネル＃１-＃４毎に検査ウインドウ６６があ
ることを思い出されたい。図８（ａ）、（ｂ）、（ｃ）
は検査ウインドウ６６と関連する処置にいろいろのデー
タがどのように使用されるかを示す。図１３は検査ウイ
ンドウ６６に関わる処理に関連するいくつかのデータが
どのように導出されるかを示す。前述のように、中央ピ
クセルＣＰのしきい化は実際上、検査ウインドウ４２
内に含まれる中央ピクセルＣＰ周囲のピクセルとの相対
関係において行われることを図６に関連して一般的に説
明した。

【００６６】検査ウインドウ４２（図６）内に含まれる
平均グレイレベル５６は、検査ウインドウ４２内に含ま
れるピクセルに対するグレイスケール値すべてを総和
し、その和を検査ウインドウ４２内に含まれるピクセル
数で除することにより得られたことを思い出されたい。
図１５は平均グレイスケール値を計算するのに使用され
る回路１３８を示す。この計算は図７に示す検査ウイン
ドウ６６と関連して行われる。

【００６７】回路１３８（図１５（ａ））を議論する前
に、これに関与する数学を議論するのが適切である。こ
られの数学が図７に示す検査ウインドウ６６に関係する
からである。検査ウインドウ６６は行方向に沿った２５
ピクセルと列方向に沿った２５ピクセルを含む。全部で
６２５ピクセルが検査ウインドウ６６内に含まれる。検
査ウインドウ６６内の平均グレイスケール値は方程式
（１１）により与えられる。本実施例では検査ウインドウ６６内のピクセル数は６２
５である。方程式（１１）で分母の中のｎは２の９乗す
なわち５１２である。２のｆ乗は分数部分（これが６２
５／５１２＝１．２２である）で、これも一覧表５８
（図６）中に含められる。底を２とする１．２２の対数
は０より大きいが１より小さい。

【００６８】もしも検査ウインドウ６６が２進数の倍数
に等しい大きさのものなら、剰余はなく、１．２２とい
う分数値は含まれない。しかし本実施例では図６および
図１０との関連で前述したようにこの残る部分が一覧表
５８内に含まれる。上記の剰余部分は図１５（ｂ）に示
すスケーリング化および調整化した一覧表」５８-１に
含まれる。ここで考えている中央ピクセルＣＰ_iおよび
２^Nで除した全グレイスケール値は一覧表５８-１へのア
ドレスとして使用される。この表の出力が２進化された
ピクセルである。

【００６９】図１５（ｂ）に示す一覧表５８-１は図１
０に示すグラフに例示する調整済み一覧表と等価であ
る。しかし一覧表５８-１は前節で説明したように因子
２^FでＸ軸に沿って再度のスケーリング（縮尺）を受け
ている。このスケーリングは図１５（ｂ）に示す二つの
入力が一覧表５８-１へのアドレスとして印加されると
き、方程式（１１）に埋め込まれた除算処理を自動的に
果たす。

【００７０】方程式（１１）に関する除算を行うため、
図１５（ａ）に示す回路１３８が使用される。回路１３
８はマルチプレクサ１４０を含む。このマルチプレクサ
は図１３に示す加算器８６からの領域和ＡＳＵＭ_i（検
査ウインドウ６６用）を受信する。ここに説明する実施
例では検査ウインドウ６６に含まれるグレイスケール値
すべての和（総和）は約２０ビット幅の値である。マル
チプレクサ１４０を使用するとき、この和（２０ビット
幅）を「ｎ」で（方程式（１１）に関して説明したよう
に）除することは、「データの最下位９ビットを除く」
ことに相当する。このように９ビットを除くことによ
り、１１ビット長の値を発生する。この値は検査ウイン
ドウ６６内に含まれる平均グレイスケール値を表す。こ
の値はラッチ１４２内に格納され、図１５（ａ）の参照
番号１４４で示される。方程式（１１）の分母の２^Fの
部分は一覧表５８に含まれることを思い出されたい。検
査ウインドウ６６に対するこの平均グレイスケール値は
（図１５に参照番号１４４で示す図６ではボックス５６
で示す）および中央ピクセルＣＰ_i（これは図８（ａ）
のＮＰ-ＣＰから来る）は一覧表５８-１へのアドレスと
して印加され、前述したように中央ピクセルを２進数１
または０にしきい化する。システム１０に関わる各チャ
ンネル毎にこのような回路１３８一つがある。

【００７１】システム１０内でどのようにしきい化が実
行されるかを説明したので、このシステム内でどのよう
に圧縮が行われるかを議論するのが適切である。前述し
たように、図１に示す各スレッシュホルダーには圧縮器
＃１のような関連の圧縮器が一つある。たとえばスレッ
シュホルダー＃１は図３に関連して説明したようにピク
セル＃０からピクセル＃２２４までの範囲のピクセルを
処理するのに使用される。スレッシュホルダー＃１等の
出力は、圧縮器＃１に関連して図１５（ａ）との関係で
説明したように、関連の一覧表から出力される２進化さ
れた値である。

【００７２】本発明の特徴の一つは、走査線１４におけ
るデータが垂直方向（図１で見て）に走査される結果、
複数の連続データ列を発生することができ、図１に示す
各チャンネル＃１-＃Ｎについて複数の行データに圧縮
が行われる、と言う点である。たとえば代表的な先行技
術のＣＣＩＴＴ符号化法は８．５×１１インチの文書の
行沿いにデータを走査し、文書の行について圧縮を行う
ものである。前述したように、ここで使用する圧縮方法
はＣＣＩＴＴグループ４の方法であり、これは現に符号
化中の（すなわち目標の）ライン上のピクセルと先行の
（すなわち基準の）ラインとの間の相互関係を利用する
点で、相対的アドレス符号化方法であるということがで
きる。この特定の方法は、目標ライン上のデータを圧縮
するのに使用する基準ラインを必要とする。図７に関し
て前述したように頂部境界６８はその中に底部境界７０
よりも一行多く行を有する。この理由は、この方法によ
ればある特定のチャンネルについてのデータを圧縮する
ときは常に使用すべき基準行またはラインがあることに
なるからである。たとえば、図３に示すチャンネル３０
-２の頂部行＃２２５を圧縮するとき、基準ラインとし
てチャンネル３０-１の底部行＃２２４が使用される。
これに対応して、チャンネル３０-１の頂部行０が圧縮
されるべきときは、頂部境界６８の底部行（図７）が基
準ラインとして使用される。チャンネル＃１の行＃１が
圧縮されるべきときは、チャンネル＃１の行＃０が基準
ラインとして使用される。この方法により、図１に示す
各圧縮器-＃Ｎは独立に動作することができ、割り当て
られた特定のデータに関して並列に動作する。

【００７３】前述したように本実施例では走査は垂直方
向に、すなわち列に沿って行われ、圧縮は水平にすなわ
ち行方向に行われる。この点に関して、図１６は例とし
て連続的な列１４-２１、１４-２２、１４-２３に沿っ
て走査される文書１２を示す。図１７は図１６からいく
つかの連続データ列がどのようにメモリ１４６内に配置
されるかを示す。この場合システム１０内の各圧縮器＃
１-＃Ｎ毎にそのようなメモリが設けられている。各
列、たとえば１４-２１に付けた番号０-２２４は図１に
示す第一チャンネル３０-１内の各走査線の特定ピクセ
ル位置に関連されている。図１７に示す各ロケーション
内のデータはこの時点で既に２進数１または０にしきい
化されている。データは列に沿うシーケンスの形で受信
されるが、ライン＃１、ライン＃２等と示されているデ
ータ行に沿って圧縮されている。これは本発明の一つの
特徴である。この走査は図１６で見て、頂部から底部へ
行われ、走査はこの図で見て右から左へ進むと仮定しよ
う。上記のＣＣＩＴＴ符号化法を使用するとき、図１６
にウインドウ＃Ｎと記されたウインドウ内で７ビットの
データが検査される。ウインドウ＃Ｎがデータ（図１
６）の頂部最上位置にああるときは、最初の７列（列１
４-２１ないし１４-２７）が検査、圧縮される。これは
図１７に示すライン＃１に対応する。ウインドウ＃Ｎは
次に図１６で見て一行下の位置に下方移動して列１４-
２１ないし１４-２７のデータを検査し圧縮する。これ
は図１７に示すライン＃２に対応する。このプロセスは
本例のチャンネル＃１の最後である行２２４（図３）に
ウインドウ＃Ｎが到達するまで反復される。その後、ウ
インドウ＃Ｎは（図１６で見て）一列左へ移動され、文
書の頂部から開始する。この動作によりライン＃１のた
めに列＃１４-２１に関連するデータが脱落され、列＃
１４-２８に関連するデータが拾われる。このプロセス
は対象物１２上のすべてのデータが詰め込まれるまで反
復される。

【００７４】上記ＣＣＩＴＴ符号法を使用するとき、一
般的にどのように符号化が行われるかを説明することが
有用であろう。この符号化法は一般的に基準ラインの色
ビットに変化がある場合に今考えているターゲットライ
ン（図１７のライン＃１、ライン＃２等）内の「色変
化」ビットを符号化するものである。色変化ビット（ch
ange of color、ＣＯＣ）は基準ライン内におけるもの
である。この色変化ビットを以下、ＣＯＣビットと呼
ぶ。図１７はスレッシュホルダー＃１-＃Ｎ（図１）か
らしきい化されたピクセルを受信するときのメモリ組織
化フォーマットとみることができ、また当該しきい化さ
れたピクセルから導出されるＣＯＣビットに対するフォ
ーマットと見ることができる。この点に関して説明する
と、あるしきい化されたピクセルはその色に変化がある
か否かを決定するため、最近時に先行したしきい化ピク
セルと比較される。もしも色に変化があると、考えてい
るしきい化ピクセルに２進数１のＣＯＣビットが割り当
てられる。もしも色に変化がない（すなわち共に黒また
は白である）と、考えているそのしきい化ピクセルに２
進数０が割り当てられる。ＣＯＣビットを得るため、具
体的には排他的ＯＲゲートが使用される。この点につい
ては後述する。

【００７５】図１８は考えているＣＯＣビットがある先
行のＣＯＣビットにどのように符号で比較されるかを示
す略線図である。たとえばＣＯＣビット１４８はターゲ
ット行内で今考えているビットであり、行１５０が基準
行である。前述したように、符号化に使用される２進数
１はこの行のピクセルの色に変化、すなわち、白から黒
へあるいは黒から白への変化、があることを示す。２進
数０は当該基準行に色の変化がないことを示す。考えて
いるピクセルに対する２進数１はまたそのロケーション
にあるターゲット行のピクセルの色に変化があることを
も示す。同様にして、考えているピクセルに対する２進
数０はそのターゲット行の先行ピクセルからの色変化が
ないことを示す。この時点で復習しておくと、スレッシ
ュホルダー＃１-＃Ｎから到来するしきい化済みデータ
は２進数１または０の形になっており、その場合２進数
１はデータの存在を示す。このしきい化されたデータは
図２０に示す回路（後で説明する）により処理されて本
節で既に説明したように基準行およびターゲット行内の
ＣＯＣビットに到達する。

【００７６】図１８で、比較は左から右へ行われる。そ
こに示すいろいろの符号は今考えているＣＯＣビット１
４８に関連する。たとえば色変化は基準ライン１５０内
の位置３（位置０の左）に現われ、今考えているＣＯＣ
ビット１４８に色変化があると、この状況に対する位置
符号化（position coding）はＶ_R（３）で表される。こ
の符号化の関係式は図１９のチャート＃１の行＃１の欄
＃１に示されている。位置符号化のこの「Ｒ」は基準行
１５０に生じたピクセル色変化が「右向き」であること
を意味する。位置符号化の「Ｖ」は「垂直」すなわち先
行行を差す。基準行１５０における色変化が位置０で起
きると、これに対する位置符号化はチャート＃１の行＃
４、欄＃１に示すようにＶ（０）で表される。もしもピ
クセルの色変化が図１８の位置２（これは位置０の右
側）で起きると、位置関係式はＶ_L（２）で表される。
この状況はチャート＃１の行＃６に示めされる。この状
況はまた、考えているＣＯＣビット１４８が基準行１５
０の基準位置の「左」に位置することを意味する。もし
も基準行１５０内のすべてのビットが２進数「１」であ
ると、これは基準行がチェッカーボード（つまり白およ
び黒のピクセルがその基準行の長さに沿って交互する）
のようになっていることを意味する。もしも基準行内で
すべて「０」であるなら、これは当該行部分におけるピ
クセルはすべて白であるかあるいはすべて黒であること
を意味する。

【００７７】基本的には図１８に示すものはスレッシュ
ホルダー＃１-＃Ｎから来るしきい化されたピクセルを
符号化する迅速かつ能率的な方法である。もしもＣＯＣ
ビットが図１８に示すパターンまたは符号化の一つにあ
てはまらないなら、本システムは「ラン長（run lengt
h）」の符号化という水平符号化に頼る。

【００７８】チャート＃１に続いて説明を続ける。欄＃
２はこの中に、図１８に関連して議論した基準の表示を
含んでいる。チャート＃１の欄＃３は欄＃２の表示を符
号化する新しい方法を表す。たとえば位置符号化Ｖ
_R（３）は（７）で表され、位置符号化Ｖ_L（３）は
（１）で表される。このような符号化方法はシステム１
０のメモリ必要条件を低減してくれる。図１９の行＃８
は「ラン長の符号化」の型式を表し、行＃９は「パス」
状況を表す。これら二つの状況は後述する。

【００７９】図２０は上記の符号化を実行するのに使用
できる回路図１５２である。前述したように図１に示す
チャンネル各々にこのような回路が一つづつ存在する。
回路１５２はスレッシュホルダー＃１から到来するデー
タを処理すると仮定する。これは、しきい化されるピク
セルが図３に示すピクセル０ないし２２４から来るもの
であることを意味する。チャンネル＃１に対する２進化
されたピクセルは図１５に関して説明したように関連の
一覧表５８から到来する。

【００８０】図２０の議論を続ける。関連の一覧表５８
から来るＰ_iのような２進化されたピクセルが、図１７
のライン＃１で示すような一つの連続的ピクセルストリ
ングを表すような状態で導体１５４を介してＲＡＭ１５
６に入力される。ＲＡＭ１５６は関連のチャンネルに対
して丁度一列分のピクセルを格納する。そして第二列ピ
クセルがＲＡＭ１５６に到着するに伴い第一列ピクセル
がそこから出力される。言い換えると、列１４-２２
（図１７のライン＃２）からのピクセル０がＲＡＭ１５
６に到着すると列１４-２１（図１７のライン＃１）が
ＲＡＭ１５６の出力０を去り、排他的ＯＲゲート１５８
に入力される。導体１５４に到来するピクセルＰ_iも排
他的ＯＲゲート１５８のＡ入力端に入力される。排他的
ＯＲゲート１５８の二つの入力端に差があるときは常に
その出力は２進数「１」をもつ。これが意味するところ
は、列１４-２１の第一ピクセルと列１４-２２の第一ピ
クセルとの間にピクセル色の変化があると言うことであ
る。図１７を見ると、ライン＃１の位置１６０のピクセ
ルとライン＃１の位置１６２のピクセルとの間で色変化
があるときは常に排他的ＯＲゲート１５８の出力は２進
数「１」となる。もしも差がないと、出力は２進数
「０」となる。色のこれらの変化は前述したように「色
ビットの変化」（ＣＯＣ）と呼ぶ。今説明したことから
分かるであろうが、走査は図１６に示すように列を単位
に行われるが、ＣＯＣビットの実際の圧縮は図１７に示
すように行を単位に行われることに注目されたい。図１
７を見ると、（図１６の）列は水平成分として現われ、
行（ライン＃１、＃２等）は鉛直成分として現われる。
行毎にＣＯＣビットを比較することは本発明の特徴の一
つである。

【００８１】図２０の議論を進める。ＲＡＭ１５６に対
するアドレスはカウンタ１６１により与えられる。この
カウンタは、処理すべき次列のピクセルに対するアドレ
スを与えるプロセスが反復されるに先立ち、ＲＡＭ１５
６に対する正しいアドレスを与えるため、０ないし２２
４を計数する。ＲＡＭ１５６へのアドレスは「Ｌ」と簡
単に記したアドレス線を介して与えられる。このアドレ
ス線「Ｌ」は処理対象のピクセルが属する行番号または
ライン番号（図１６）を表す。カウンタ１６１に増分を
与えるためクロック１６３が使用される。チャンネル＃
１ないし＃Ｎ（図１）は一ピクセル入力あたり一クロッ
クの同一クロック周波数で動作する。

【００８２】処理の次のステップ（図２０）は排他的Ｏ
Ｒゲート１５８から出力をとり、この出力を４ビット幅
のＲＡＭ１６４を通すことである。たとえばライン＃１
（図１７）に対する排他的ＯＲゲート１５８からのＣＯ
Ｃビットは、ＲＡＭ１６４の０入力端に入力され、カウ
ンタ１６０により与えられるアドレス「Ｌ」に入力され
る。ＲＡＭ１６４の「０」出力は従前通りこのＲＡＭの
「１」入力端に接続される。ＲＡＭ１６４の「１」出力
はこのＲＡＭの「２」入力に結合される。「２」出力は
「３」入力に接続される。ＲＡＭの「３」出力は導体１
６６上に出現する。実際、ＲＡＭ１６４から来る出力は
排他的ＯＲゲート１５８からの出力に対して相対的に４
列分（図１６で見て）遅延される。ＣＯＣビットの列１
４-２２はこのＲＡＭの「０」入力に入る。ＣＯＣビッ
トの列１４-２１はこのＲＡＭの出力端に現われる。排
他的ＯＲゲート１５８の出力から来る色ビット変化は、
ＲＡＭ１７０の「０」入力端に入力される前に、フリッ
プフロップ１６８を通過する際に一ライン分遅延する。
これによって一行分（図１６で見て）の遅延が実行され
る。ＲＡＭ１６４に関して説明した遅延を与えるため、
ＲＡＭ１７０の「０」出力はＲＡＭ１７０の「１」入力
に入力される。ＲＡＭ１７０の出力は全体的に１７２と
記した導体上に出現し、比較器１７４に入力される。起
こる事象を要約すると、列１４-２８（図１６）に関連
するＣＯＣビット列がＲＡＭ１７０の「０」入力端に入
るとき、列１４-２１ないし１４-２７に関連するＣＯＣ
ビットがそれぞれＲＡＭ１７０の出力端「０」ないし
「７」において利用できる。ＲＡＭ１７０から来る８個
のＣＯＣビットはたとえばライン＃１に出現する８個の
ビットに類似する。８個のＣＯＣビットの他の例は、図
１９に示す欄＃１の行＃１-＃７に現われるものであ
る。ＣＯＣビット１７６（図１９）はＲＡＭ１７０から
導体１７２-４上に到来する。このビットは当該行内の
四クロック早期のＣＯＣビットを表す。これに対してＣ
ＯＣビット１７８は七つ早期のビットを表し、ビット１
７８はＲＡＭ１７０から導体１７２-７上に到来する。
ＣＯＣビット１８０（図１９）は今考えているＣＯＣビ
ットで、導体１６６上のＲＡＭ１６４から比較器１７４
に入力される。このときが上記ＣＣＩＴＴ符号化が起き
る時点である。図１９の欄＃１および行＃１に示すこの
状況は前述したように欄＃２にＶ_R（３）と示すように
符号化される。言い換えると、考えているＣＯＣビット
１８０は、図１９に示すビット１７８の右へ三つずれた
位置である。図１９の欄＃２に示す位置符号化にあては
まらないこれらの状況の場合は「長さ全体の符号化（ru
n length encoding）」が使用される。

【００８３】ラン長符号化は図２０の回路１５２の内、
ＲＡＭ１８２および１８４の周辺にグループ化されてい
る部分により実行される。この回路は比較器１７４から
「水平」コードが発行される度に作動開始される。この
ことは符号化が図１９に示す行＃１-＃７に示す位置符
号化にあてはまらないときは上記特定の符号化が開始さ
れる、と言うことを意味する。言い換えると、＋／−３
ピクセル位置範囲内で行「ｎ−１」に起きた色変化と較
べて色変化がないピクセルストリングが特定行「ｎ」
（図１７のライン＃２等）中にある。ＲＡＭ１８２、１
８４は本実施例では４Ｋ×１６ビットＲＡＭである。こ
れらのＲＡＭはカウンタ１６１から供給されるアドレス
（Ｌ）を有し、データはクロック（ｃ）によりＲＡＭ中
にクロック入力される。

【００８４】上記ラン長符号化の説明を続ける。比較器
１７４から導体１８６を介して「パス（pass）」以外の
出力が得られると仮定する。この２進数１はＮＯＲゲー
ト１８８の一入力端に入力され、このゲートの残りの入
力端には、導体１６６に接続されている導体１９０を介
してＲＡＭ１６４の出力端から来る信号が入力される。
上に議論したように導体１６６は考えているＣＯＣビッ
トを含むことを思い出されたい。導体１８６上の２進数
１（これは比較器１７４から来る）はＮＯＲゲート１８
８の出力端に２進数「１」を発生させる。この「１」は
ＡＮＤゲート１９０の一入力端に入力される。通常、Ａ
ＮＤゲート１９０上の色ビット変化は２進数０である。
この時点でＲＡＭ１８２の出力が２進数０であると仮定
しよう。この出力は導体１９２を介して、加算器１９４
の一入力端に入力される。加算器１９４の他の入力端は
２進数１を受信すべく結線されている。ＲＡＭ１８２の
出力は次いで加算器１９４を経由して帰還され、ＲＡＭ
１８４に計数を累積する。この計数は１４ビットバス導
体１９２を通過してＲＡＭ１８２内のロケーションに格
納される。その行またはライン＃はこのＲＡＭのＬ入力
により決定される。このようにして、ある与えられた行
「ｎ」内の同一色のピクセル数がＲＡＭ１８２のロケー
ション「Ｌ」に累積される。ピクセル色に変化あるいは
遷移があるときはＡＮＤゲート１９０を経由して到来す
る２進数１を使用してＲＡＭ１８２内の計数をＲＡＭ１
８４中にクロック入力する。この時点で同一色の連続ピ
クセルのラン（run 続き）の実際の色もＲＡＭ１８４中
にクロック入力される。この実際のピクセル色は導体１
９８およびインバータ２００を介して得られる。ＲＡＭ
１８４の出力は、ＲＡＭ１８２のロケーションＬに累積
されている水平「ラン」のＣＣＩＴＴ符号化に使用され
る。このラン長は、行「ｎ」に対するＡＮＤゲート１９
０上の色ビット「１」の最終変化があって以来の累積ピ
クセル数に等しい。

【００８５】図２１は圧縮器２００の全体的略線図であ
る。このような圧縮器が図１に示す各圧縮器＃１-＃に
設けられている。回路１５２（図２０）はこの圧縮器２
００の一部である。図２０に関して説明したことを図２
１を使って要約しておくことは有効である。さきに述べ
たように圧縮器２００（（図１に示す圧縮器＃１等）へ
の入力はその関連のスレッシュホルダー（図１に示すス
レッシュホルダー＃１等）からのシリアル単一ビットピ
クセルであり、これらピクセルは一時に一列あて到来す
る。圧縮はこれらの列どうしが並んだときピクセル行に
沿って行われる。

【００８６】このプロセスの第一段階は、受信する次列
ピクセルをその行内の先行ピクセルに比較することを含
む。変化検出器２０２（図２１）は一行内のピクセルの
色が、ピクセル点の変更直後に変化したことを示す。Ｒ
ＡＭ１５６および排他的ＯＲゲート１５８（図２０）は
この変化検出器２０２の一部である。

【００８７】圧縮器２００（図２１）内の処理の次の段
階は、現在行（すなわちターゲット行）内のピクセル変
化を、今考えているピクセルの３ピクセル前方および３
ピクセル後方の範囲内で生じた先行行（すなわち基準
行）内の変化と比較することである。この比較はしきい
化されたピクセルに対応するＣＯＣビットについて行わ
れることを思い出されたい。比較は図１９に関して説明
した通りに行われる。この比較は変化検出器２０２の出
力を、ＲＡＭ１６４、１７０（図２０）および比較器１
７４を含む相対アドレス検出器２０４を通してシフトす
ることにより達成される。先行行（すなわち先行ライ
ン）（図１７）の出力は７ビットＲＡＭ１７０を介して
シフトされ、他方、現在行の出力はＲＡＭ１６４を通し
てシフトすることにより４ピクセル分遅延される。ＲＡ
Ｍ１６４と比較器１７４の出力は比較器１７４内で比較
される。この比較は、図１９に関連して説明した７鉛直
モードの一つを示すためである。比較器１７４は在来の
ものでよく、図１９に関連して説明したコードを決定す
るための論理回路を含む。比較器１７４の出力は鉛直モ
ード２０６およびパスモードと水平モード２０８を含
む。もしも先行のすなわち基準行内の二つのＣＯＣビッ
トが、現在行内に対応するＣＯＣビットをもたないまま
にシフトされていると、パスモードが示され、当該変化
は消去される。図１９の行＃９の欄＃４に示すようにパ
スモードは単一コード（０００１）により示される。こ
のモードは実際上「基準ラインまたはライン内の二つの
ＣＯＣビットビットを抜かし、次のＣＯＣビットから符
号化を開始せよ」ということを意味する。万一鉛直モー
ドまたはパスモードにあたはまることなくピクセルが色
変化すると、水平モードが示される。

【００８８】先にラン長符号化と呼んだ水平モードの場
合、そのランの長さと色とが知られていなくてはならな
い。この点に関して言うと、ラン長カウンタ２１２は常
にアクティブである。このラン長カウンタ２１２は図２
０に示す加算器１９４およびＲＡＭ１８２を含みランの
色は導体１９８を通して受信される。ＣＯＣビットに変
化があるときは必ず前述したように１８２で計数が始ま
る。ＲＡＭ１８２での計数はＣＯＣビットに変化がなく
なるまで続く。次の変化が起きるとすぐに、ピクセルの
当該「ラン」の色と共に現在ＲＡＭ１８２にある計数が
最終ランレジスタ２１４（これは図２０に示すＲＡＭ１
８４に相当する）に転送される。この計数が転送された
後、新たな計数がＲＡＭ１８２で始まる。相対アドレス
検出器２０４（図２１）およびラン長カウンタ２１２の
出力は一覧表２１６に結合される。鉛直モードまたはパ
スモードが検出されると、ＲＡＭ１８４の出力は無視さ
れ、一覧表は比較器１７４のみの出力に依存する。水平
モードではＲＡＭ１８４の出力は一覧表２１６を駆動す
る。一覧表２１６の出力は選択したモードおよび内容に
対して適当な「修正された相対的アドレス（ＲＥ-Ａ
Ｄ）コード（ＣＣＩＴＴグループ４の習わしにしたがっ
て指定される）を表す。これらのＲＥ-ＡＤコードは変
動ビット長をもつ。これらのコードは先頭の０を省略し
た合併された形で発生される。各コードは別個のフィー
ルド内に所定のワード長を有する。一覧表２１６からの
コードはコードパッカー２１８に入る。このコードパッ
カー２１８は前記別個のフィールド内の前記ワード長を
使用し、選択されたモードに対する完全なコードを構築
し、当該先行行に続けて直ちにそのコードを調整（just
ify）する。この点については後で詳述する。

【００８９】図１９に示す例についていくつかの注釈を
付記しておく。前述したようにターゲット行内のピクセ
ルまたは関連のＣＯＣビットの鉛直符号化は、先行行内
すなわち基準行内の７個のピクセルに適用される。これ
らのピクセルは当該ＣＯＣビットの前方３ビットおよび
後方３ビット、およびターゲット行内のＣＯＣビットの
すぐ上のピクセルを含む。図１９において、これらのＣ
ＯＣビット１７６、１７８は基準行内に位置しているの
で、「Ｎ−１」行内に駐在しているとも言うことができ
る。他方、ＣＯＣビット１８０はターゲット行（第Ｎ
行）内に位置している。図１９の行＃１-＃７における
例は、ターゲット行（第Ｎ行）内のＣＯＣビットを、基
準行（第Ｎ−１行）内の２進数１のＣＯＣビットに比較
することができる場合を例示するものである。図１９の
行＃８内には基準行が全くないことに注意されたい。こ
のことはＣＯＣビット２２０が基準行２２２内のＣＯＣ
ビットに比較できないことを意味する。言い換えると、
図１９の行＃８に示す配置は行＃１-＃７に示すＶモー
ド（鉛直モード）の一つでも、あるいは行＃９のＰモー
ド（パスモード）でも表すことができない。この状況を
水平符号化状況と呼ことにする。この水平符号化状況
は、ラン長カウンタ２１２に関して説明したターゲット
行内のＣＯＣビットを符号化するためにシステムはラン
長符号化に頼らなければならない、ということを意味す
る。いろいろのＶコードについてＣＣＩＴＴ符号化に基
づくコードワードは図１９の欄＃４に示す。たとえば行
＃５の欄＃２に示すＶコードに対するコードワードは
「０１０」である。これらのコードワードは一覧表２１
６内に格納され、後述するアクセスが行われると一覧表
２１６から出力される。

【００９０】図２２は回路２２４の略線図である。この
回路は図２１に関して説明した一覧表２１６を含む。コ
ードパッカー２１８への入力は比較器１７４および図２
０に示すＲＡＭ１８４から来る。一覧表２１６はＲＯＭ
２２６、２２８からなり、これらのＲＯＭは前記ＣＣＩ
ＴＴコードを発生するのに使用される。これらのコード
は図１９の欄＃４に示すコードおよび前記ラン長コード
である。

【００９１】既に説明したように図２２の回路２２４は
比較器１７４の出力およびＲＡＭ１８４の出力を前記Ｃ
ＣＩＴＴコードに翻訳する機能を行う。水平モードが検
出されるとき、図２０に示す比較器１７４の出力をラッ
チ２３０が受理し、同様にラッチ２３２、２３４がＲＡ
Ｍ１８４（図２０）の出力を受理する。バス１８５内に
はＲＡＭ１８４を出て回路２２４に入る１３本の導体が
ある。その最上位（ＭＳＢ）６ビットはラッチ２３２に
入り、最下位（ＬＳＢ）６ビットはラッチ２３４に入
る。「色」ビットはバス１８５内の１３本の導体の一つ
に担持される。ラッチ２３０に関して、比較器１７４の
出力は前述したように鉛直、パス、および水平導体を経
由してラッチ２３０に入力される。一例を挙げると一層
いろいろの出力を理解しやすいであろう。

【００９２】図２２（ｂ）に示すチャートは、一覧表２
１６につながるバス２３６（図２２）上にいかなるデー
タが存在するかを示す。たとえばもしも符号化プロセス
が図１９の行＃３、欄＃２に示すＶ_R（１）状況を示す
なら、省略型式の符号は欄＃３の（５）を示し、一覧表
２１６からの所望のコード出力は欄＃４に示す「０１
１」である。欄＃３のデータから、このデータを表すに
は３個の２進数ビットが適当であることが明白である。
ここに述べる実施例では、上記（５）は２進数「０１
０」と符号化され、チャート２３８のビット＃１-＃３
を占める。これらの３ビットはバス２４０-１を経由し
て回路２２４（図２２（ａ））に入る。ビット位置＃０
は色ビットである。しかし上記Ｖコードを利用するとき
は、「気にするな（don't care bit）」ビットとなる。
これは同じの鉛直Ｖコードが在来の上記符号化法で黒ま
たは白の２進データに対しても使用されるからである。
しかし、水平符号化を使用するときはこのビット位置が
重要である。図２０に示す比較器１７４によりパスモー
ドが示されるときはビット位置＃４は「１」すなわち
「真」となるが、Ｖコードが発生されるときはこれは
「０」である。導体２４０-２上にパスコードまたはＶ
コードが出現するときはラッチ２３０の出力から来るビ
ット＃５、＃６はそれぞれ強制的に必ず２進数「１」に
される。これはビット位置＃７となる。この実施例では
導体２４０-２上の「１」はラッチ２３０をイネーブル
化するのに使用される。言い換えるとラッチ２３０はＶ
コードおよびパスコードを取り扱うためにイネーブル化
され、ラッチ２３２、２３４は水平コードを取り扱うた
めにイネーブル化される。ビット＃５、＃６はＶコード
内の有効ビット数を示すために使用される。有効ビット
数は３であり、二つの２進数ビット位置のみを必要とす
る。２４０-２上の「０」はラッチ２２４を作動停止す
る。

【００９３】図２０の比較器１７４により「水平」モー
ドが発生されると、導体２３３上に出現する信号により
ＲＡＭ１８４の出力は図２２に示すラッチ２３２、２３
４内にラッチ留めされる。図２０で回路１５２のうちＲ
ＡＭ１８４を含む下半分は黒ピクセルのストリングまた
は白ピクセルのストリングに対する水平コードを発生す
る回路部分であることに注意されたい。ピクセルのスト
リングはその長さを３ないしたとえば１００まで変える
ことができる。図２０のＲＡＭ１８４の出力は１３導体
バス１８５上に担持される。その最上位（MSB）６ビッ
トはラッチ２３２（図２２）に指向され、最下位（LS
B）６ビットはラッチ２３４に指向される。図２２には
１３番目のビットすなわち色ビットが「Color」と示し
てある。このビットはＲＯＭ２２６、２２８をアドレス
指定するためのビット＃０となる。このデータがラッチ
２３２、２３４内にラッチ留めされた後、二クロックを
使用して水平モードおけるラン長符号化のための完全コ
ードを発生する。第一クロックはＲＯＭ２２６にＭＳＢ
＃１-６を印加するのに使用され、第二クロックはＲＯ
Ｍ２２８にＬＳＢ＃１-６を印加するのに使用される。
ＲＯＭ２２６、２２８をアドレス指定するためのビット
位置に関して言うと、図２２（ｂ）が参考になる。ビッ
ト＃０は「色」ビットを含み、ビット＃４は「１」を含
み、この特定のアドレスが水平符号化のためのものであ
ることを示す。ビット＃１-３およびビット＃５-７はＲ
ＯＭ２２６をアドレス指定するため、第一クロックサイ
クルでＭＳＢ＃１-６のために使用される。同様にして
これと同一のビット位置（図２２（ｂ）がＲＯＭ２２８
をアドレス指定するため、第二クロックサイクルでＬＳ
Ｂ＃１-６に対して使用される。

【００９４】図２２（ｃ）はＲＯＭ２２６、２２８内で
どのようにデータが格納されるかを示すメモリマップで
ある。上記ＣＣＩＴＴグループ４に関していうと、これ
ら特定のコードは三つのセグメントに分割される。それ
らは、１）ＬＳＢラン長コード、すなわち「終了子（te
rminator）コード、２）ＭＳＢラン長コード、すなわち
「穴埋め（makeup）」コード、３）鉛直／パス／水平コ
ード、である。本発明の重要な特徴はこれらのコードが
２５６バイトＲＯＭに適合することである。

【００９５】図１９に示す符号化から、欄＃４に示すコ
ードワードは１ビット（欄＃４参照）から７ビット（欄
＃１参照）まで変化することができる。メモリ空間を節
約し、処理時間を低減するため、図２２（ａ）のＲＯＭ
２２６は８ビットデータを格納し、ＲＯＭ２２８は４ビ
ットデータを格納する。最下位ビット（これは１ないし
７まで長さが変わる）はＲＯＭ２２６内に格納され、Ｒ
ＯＭ２２８内のビットはＲＯＭ２２６内の有効ビットの
長さを示すことにのみ使用される。メモリ空間を節約す
るこの機能は図２１に示すコードパッカー２１８により
実行される。

【００９６】コードパッカー２１８のオペレーションを
説明するため、コードパッカー２１８がどのように機能
するかを示す略線図である図２３が有効である。前述し
たように図２１の一覧表２１６から来る個別のエントリ
ー（データ内容）はいろいろのコードワードから成る。
たとえば図２３の表２４２は、エントリー番号、コード
ワード、有効ビットに対する欄を含む。エントリー番号
１-５はサンプルエントリーに関する。これらのコード
ワードｌは図１９の欄＃４に示すコードワードに関係す
る。表２４２の有効ビットは、コードワード内の最下位
ビット（ＬＳＢ）のうちどのくらい多くのビットが有効
ビットであるかを示す。図２３のブロック２４４はコー
ドワードに対して８ビットが与えられることを示し、関
連のコードワードに４ビットが与えられることを示す。
たとえば表２４２のエントリー＃１は「１」というコー
ドワードを示し、ブロック２４４の有効ビット部は
「１」を示す。これはこのコードワードにはただ一つの
有効ビットしかないことを示している。表２４２のエン
トリー＃３はコードワード「００００１１」を有し、そ
の関連の有効ビット列は「６」を示す。これはこのブロ
ック２４４-１が６を表す２進表示すなわち「０１１
０」を有することを示す。コードパッカー２１８の機能
は、例示した数例に示すようにその長さが変わることが
できるコードワードをとることであり、そのコードワー
ドを８ビットバイトにパック（pack、詰め込み）するこ
と（packing、パッキング）である。

【００９７】コードパッカー２１８は図２３に示すよう
に組合せ論理回路２４６および剰余メモリ２４８を含
む。表２５０は可変長のコードワードがどのように８ビ
ットバイト中にパックされるかを示すのに使用される。
当然に、このパッキングは１６ビットワードに詰め込む
こともでき、必要であればそれ以外の長さにすることが
できる。表２５０は「パス番号「（パスＮｏ）」、入
力、出力剰余、パック済みコードと命名された欄を有
する。表２４２からのエントリー１-５が連続的にパッ
クされると仮定する。これらのエントリーは表２５０に
示す入力＃１-＃５に相当する。パス＃１でエントリー
Ｎｏ．１に対するコードワードが組合せ論理回路２４６
にはいる。この時点では出力剰余に基づく出力はなく、
パック済みコードに基づく出力もない。その理由はただ
１ビットがあるだけでブロック２５２に示すパック済み
コードを満たす８ビットがないからである。パス＃２
で、エントリーＮｏ．２からコードワード「０１１」が
組合せ論理回路２４６に入る。この時点で剰余メモリ２
４８から「１」の出力剰余があるが、パック済みコード
に基づく出力はない。ここで指摘すべき点は、上記「パ
ッキング」プロセスの期間中にコードワードが加算され
るとき、剰余ブロック２５４内に出現する部分的パック
済みのコードに有効ビットが「加算される」ことであ
る。たとえば表２５０に示す第三バスにおいて剰余ビッ
トは「０１１１」である。ブロック２５４-１に出現す
る有効ビットは２進数「０１００」すなわち「４」であ
り、これはエントリーＮｏ．１からの「１」有効ビット
をエントリーＮｏ．２からの有効ビット「３」に加算す
ることにより得られる。表２５０に示す第四パスで、出
力剰余「０１１１」がパス＃３の「００００１１」入力
の最右４ビットにパックすなわち結合される。これがコ
ードパッカー２１８から得られる最初のパック済みコー
ドである。表２５０のパスＮｏ．４から分かるように、
パスＮｏ．４に対する出力剰余は「００」である。これ
はパスｌＮｏ．３からの入力の最左２ビットを表す。ブ
ロック２５４-１に出現する有効ビットは、すでに８ビ
ットがパックされて出力された事実を反映するように調
節される。それゆえブロック２５４-１内に残留する有
効ビット数は２進数「２」となる。これは本例では表２
５０のパスＮｏ．４に対する出力剰余「００」に相当す
る。

【００９８】上記のことを要約しておくと、コードパッ
カー２１８（図２１、図２３）は図１９の欄＃４に関連
して議論したコードワードをとり、それらを一つづつ一
連の８ビットバイトに適合するように加算して行く。実
際、このようにして一連の連続コードが得られ、それは
一連の列データについて進んで行く際の一行内のピクセ
ル色（黒／白）の変化を表す。コードパッカー２１８か
ら到来するパク済みコードはＲＡＭメモリ２５６（図２
１）に送られ、当該コードに対する行番号がＲＡＭメモ
リ２５８内に格納される。

【００９９】図２４はメモリ２５６および２５８に対す
るメモリ組織を示す。ここで指摘すべき点の一つは、図
２３のブロック２５２にパックされたコードは図１６の
ウインドウＮについて示したウインドウ位置に関連する
整った８ビットバイトの形で必ずしも来ないことであ
る。言い換えると、あるウインドウ位置に対するコード
ワードは、上述したＶ（０）状況に対する図１９の欄＃
４に示したように非常に短いかも知れないのである。こ
のことはこの行位置およびウインドウについては出力
（パック済み８ビットバイト）がないことを意味する。
図１９に関連したこの符号化のための評価は、図１６で
見て次の下位ウインドウ位置に進んで行われる。図２３
のブロック２５２からの最初のパック済みコードが図２
４に示す行Ｎ＋５について生ずると仮定する。これが本
例におけるブロック２５２からの最初の出力なので、こ
のＮ＋５エントリーはメモリ２５８の開始点近くに配置
される。その開始点は「０」で表され、メモリ２５８の
終わりは「終り」で示されている。また、メモリ２５８
の各アドレスに対する関連コードを格納するための対応
のアドレスがメモリ２５６内にある。これらのメモリア
ドレスは「Ｌ」で、これは図２０に関連して先に説明し
た通りに発生される。要約すると、これらが図１９の欄
＃４に示すコードワードである。

【０１００】ここに述べる実施例ではＮ＋５エントリー
に関連するコードワードは図２４のブロック２６０内に
配置される。次に、ブロック２６２、２６４、２６６に
示すように行Ｎに対していくつかのエントリーと、それ
らに関する、図２６２-１２６４-１、２６６-１に示す
エントリーとがあると仮定しよう。この後、図２４に示
すように行Ｎ＋３、Ｎ＋２、およびＮに関連するエント
リーと、これらに関連するブロック２６８、２７０、２
７２にそれぞれ配置されるコードとがある。実際のコー
ドはこれらのブロックに記載が省略されている。上述し
たことから、ある特定の行「Ｎ」に対するエントリーは
メモリ２５８内のいくつかの場所に位置できる、と言う
ことが言える。また、もしも列１４-２に始まり対象物
１２の一番左（図１６で見て）で終わるすべての列が白
であった（すなわち色の変化がなかった）なら、たとえ
ば最初の行全体に対して一つの符号化を行うことも考え
られる。このような場合は最初の行全体に対する符号化
はメモリ２５８の底付近に配置することができよう。こ
の手順を一般的観点から見る方法は、図１６のウインド
ウ＃Ｎが下方へ移動し、次いで一列左へシフトされると
きに格納が行われる、と考えることである。この手順は
ウインドウが対象物１２の左端に到達するまで反復され
る。

【０１０１】図２４のメモリ２５６にあるデータが対象
物１２のイメージに対する圧縮された符号である。この
場合のこのデータに対する行番号はメモリ２５８内に配
置される。これらの符号は完結されると、前述したよう
にメモリ２５６内に置かれる。行＃Ｎに対する最初のエ
ントリーはブロック２６２に配置され、その関連のコー
ドワードはブロック２６２-１内に配置されることに注
意されたい。ブロック２６２-１内のコードワードは、
単に作成されるコードの連続性を示すために連続的に付
番されているに過ぎない。ブロック２６４-１、２６６-
１、２７２についても同じことが言える。

【０１０２】上記議論は図１で見て圧縮器＃１について
進めてきたが、システム１０の残りの圧縮器も上記の圧
縮を行っていることを思い出されたい。走査線１４から
のデータは本例では四つのチャンネルに分割されたの
で、各チャンネルからの出力を統合する（consolidate
または concatenate）必要がある。この機能は図１
に関して説明した合併器３４により行われる。実際の統
合プロセスはハードウェアでもソフトウェアででも与え
ることができる。

【０１０３】上記統合は本例では行＃１または行＃Ｎに
関連するすべてのアドレスに対してメモリ２５８（図２
４）を探索することにより実行される。この探索はメモ
リ２５８の始めから開始し、その終りに向けて作業を進
めることにより実行される。この点に関して言うと、＃
Ｎ行に対するコードはブロック２６２-１、２６４-１、
２６６-１、および２７２に出現するコードをこの順に
一体的に加算する、すなわち「ストリング化する」こと
により、統合される。次に＃Ｎ＋１、＃Ｎ＋２、＃Ｎ＋
３、等に対するコードは、このチャンネルに対するすべ
ての行が処理されるまで統合される。上記チャンネル＃
１に対しては、図３からわかるように行＃０-＃２２４
がある。

【０１０４】図１に示す圧縮器＃２、＃３、＃Ｎからの
データはチャンネル＃１に関して説明したように統合さ
れる。各チャンネルからのデータが一旦統合されると、
このデータは一つのファイルすなわちデータストリーム
にグループ化される。言い換えるとチャンネル＃１から
の行＃２２４に対するデータが統合された後、行＃２２
５（図３）に対するデータがその後でグループ化され
る。この結果本実施例では＃０ないし＃８９９のデータ
の行すべてがグループ化される。このことはこれらデー
タ行が今や利用手段３８（図１）にデータを送ることが
できるフォーマットに成っていることを意味する。この
データが合併器３４から利用手段３８に送られるとき
は、送信の開始時に送られるいくつかの従前のコードが
ある。これらのコードは、たとえば一行内のピクセル
数、存在するデータ列の数等である。これらの数は各チ
ャンネル＃１-＃Ｎについて同一である。一旦データが
上記フォーマットになれば上記ＣＣＩＴＴ符号化に基づ
くデータ処理を扱う従来のアルゴリズムが利用できる。
これらは公知のことであるので、これ以上ここに説明し
ない。

【０１０５】本発明でさらに得られるいくつかの利点は
次のとおりである。（１）本発明はシステム１０の「出力端」におけるデー
タを最小限にする。その結果多数の送信手段を送信に使
用することができるようになる。（２）イメージを処理するのに大容量の内部メモリが必
要でない。（３）対象物１２に対するピクセルデータのすべてを処
理開始前に累積することはしないので、システム１０に
対する入力から出力までの潜在時間が最小限化される。

【０１０６】図１に関連して前に説明したスプリッター
３２についてさらに詳細を説明する。スプリッター３２
の機能はピクセルデータ走査線３０をとり、これを前述
したように並列処理する複数の個別的プロセッサチャン
ネルに分割することである。この点に関して、図２５は
並列処理のため二つのチャンネルをチャンネル＃１およ
びチャンネル＃２に与えるにあたり、スキャナ１８内の
二つの電荷結合装置（ＣＣＤ）がどのように利用される
かを略線図の形で示す。図２５の分解図は図２（ｂ）に
示すものと首尾一貫している。しかし、図２５にはピク
セル０ないし７のみが示されており、本実施例のピクセ
ル８-９００は省略されている。

【０１０７】四つのチャンネルが与えられるべきである
ときは、チャンネル各々に含まれるピクセルの分解は図
２（ｃ）に示される通りである。この場合、一チャンネ
ルに含まれるピクセルは図２５に関連して述べた方法で
分割される。スプリッター３２はスキャナ１８から来る
ピクセルシーケンスを再配列することはしない。このス
プリッターは常に、スキャナ１８からシーケンス状態で
来るデータを受理しなければならない。もしもたとえば
走査線データが一時に４ピクセルの割でスプリッター３
２に送信されるなら、時刻ｔ₁にピクセル０、１、２、
３がスプリッター３２に送信され、時刻ｔ₂にピクセル
４、５、６、７がスプリッター３２に送信され、以下同
様に送信される。ｚう２５（ｂ）は前述したピクセルシ
ーケンス変換を行うためのピクセルシーケンス変換回路
１９を示すもので、この回路はスキャナ１８とスプリッ
ター３２との間にある。本発明の特徴の一つはシステム
１０に使用される処理チャンネルの数が、あるスループ
ットすなわちピクセル処理速度を達成するように選択す
ることができることである。

【０１０８】特定のアプリケーションまたは用途に必要
とされるピクセル処理速度は、いくつかの因子に依存す
る。これらの因子に含まれるのは、文書移送速度、イメ
ージ化すべき文書の高さ（この文書高は一般的に単一カ
メラ走査線と適合する）、水平方向（Ｘ方向）イメージ
ャー解像度、および鉛直方向（Ｙ方向）カメラ解像度で
ある。これらの因子は数学的に以下のように表すことが
できる。アプリケーションのピクセル速度＝ピクセル／走査線 × 走査線／秒。また、アプリケーションのピクセル速度＝移送速度 × 文書高 × ピクセル解像度 × 走査
解像度とも書ける。

【０１０９】本実施例では図１の＃１-＃Ｎ等の各処理
チャンネルはピクセル処理速度２０メガピクセル／秒
（ＭＰＰＳ）を達成できる設計となっている。しかし図
３に関連して説明した重複領域のため、処理速度は上記
最大処理速度より小さい。実効最大ピクセル速度（ＥＭ
ＰＲ）は次方程式で与えられる。ここでＮ＝チャンネル数ＫＤｙ＝しきい化ウインドウ66（図７）の鉛直寸法（単
位はピクセル）解像度＝走査線１４における、ピクセル数／インチ上記方程式（１１）は文書または対象物１２上に存在す
る頂部境界および底部境界情報を含まない実施例に関す
る。図３に関して、この頂部および底部境界情報はチャ
ンネル３０-１-１に関連するＴと、チャンネル３０-４-
１に関連するＢとに関係する。この点は後で明らかにす
る。

【０１１０】対象物１２上の境界情報は前節で議論した
ように重要な内容を含まない。それゆえそれが除去され
ればシステム１０の性能を高める。このことは頂部およ
び底部境界情報に関わる負荷の幾分かを処理チャンネル
間に再分布させることなのである。この点は図２６に示
す。

【０１１１】図２６はスプリッター（図１のスプリッタ
ー３２に関係があるので３３と記す）の第二実施例の略
線図である。この第二実施例は処理すべきデータ量を低
減する努力から生まれた。本明細書の中で前に図７に示
すウインドウが換算係数「１」を使用すると述べたが、
これはウインドウ内のすべての行のデータが中央ピクセ
ルのしきい化に使用されることを意味する。前にやは
り、ウインドウ６６内の中央ピクセルのしきい化に換算
係数「３」も使用できる、と述べた。これはウインドウ
６６内の三行毎のデータのみを中央ピクセルのしきい化
に使用することを意味する。この方法に関わる一つの問
題は、図３に関連して説明したチャンネルの重複部に完
全に良好なデータの「縫い目」が作れないことである。
チャンネルにおける重複が増大するにつれ、チャンネル
の性能はシステム１０の性能を減少させる方向に働く。
チャンネルにおける重複が減少すると、システム１０の
メモリ必要条件も減少する。

【０１１２】システム１０のスループットを再び増大さ
せる試みにおいて、文書の頂部および底部に現われる重
複部分を除去する努力が成された。これらの部分は文書
または対象物１２の縁に現われる。対象物１２の縁部分
に対する頂部および底部重複部分が除去してチャンネル
間の負荷を再分配すると、システムの全体的性能は再び
向上する。この設計変更の重要な点は、すべての回路が
本質的に同一であるのでいろいろのチャンネルの設計が
簡単になることである。言い換えると図３のチャンネル
＃１-＃４を見ると、これらはすべて、チャンネル＃
１、＃４のように対象物１２の縁を含むチャンネルであ
るか、あるいはチャンネル＃２、＃３のような内部チャ
ンネルであるかに拘わりなく、実質的に同一にデータ処
理を行う。

【０１１３】この点に関して図２６は全体として３３と
記したスプリッターの第二実施例を示す。この実施例で
は０ないし８９８までのピクセルは走査線３０内で使用
される。しかしこの走査線内のピクセルは図２６に示す
ように異なるチャンネルにグループ化される。チャンネ
ル＃１はピクセル０ないし２３１を含み、チャンネル＃
２はピクセル２３２ないし４４９を含み、チャンネル＃
３はピクセル４５０ないし６６７を含み、チャンネル＃
４はピクセル６６８ないし８９８を含む。これらは図３
のグループ化と比較することができる。重複部分がある
場合、チャンネル３３-１-１は＃０ないしＢ-２４４の
ピクセルを含み（トップ（Ｔ）の重複なし）、チャンネ
ル３３-２-１はＴ-４３６ないしＢ-６８０のピクセルを
含み、チャンネル３３-４-１はＴ-６５４ないし８９８
のピクセルを含み、図示するように底部境界は底部ピク
セル（Ｂ）を含まない。

【０１１４】図２６の各チャンネル＃１-＃４に含まれ
るピクセルの数はそれぞれ２４５、２４５、２４５、２
４５である。上述したようにしきい化に対する換算係数
３を考えるとき、すべてのチャンネルが適切に働くため
には３の整数倍を用いる必要がある（２４９÷３＝８
３）。本実施例ではその倍数は８３である。これは頂部
および底部重複（および重複ピクセル）を含めるとき、
図２６のチャンネル各々が２４９ピクセルを含むべきこ
とを意味する。図２６のチャンネル＃１、＃２、＃３お
よび＃４は２４５ピクセルを有することに注意された
い。これは「走査終了（End of Scaning、ＥＯＳ）」
オーバーヘッドピクセルに加えて、二つの整合ピクセル
がチャンネル＃１、＃２、＃３、＃４各々の底部に加え
られることを意味する。この点は図２８および２９の議
論で明かとなろう。各チャンネル＃２、＃３、＃４に対
する頂部（Ｔ）重複は１４ピクセルに等しい。たとえ
ば、２１８および２３１と付番したピクセルを含めて両
者間に１４ピクセルがある。ピクセル数２４９に到達す
るに必要な任意のピクセルを関連のチャンネルの底部に
追加する。たとえばスプリッター３３のチャンネルは底
部重複領域に追加された二つの整合ピクセルを有する。
これらの追加されたピクセルはピクセル＃２４４および
＃２４５と二つのＥＯＳオーバーヘッドピクセルであ
る。この特徴を別の面から見ると、スプリッター３３は
二つの整合ピクセルを各チャンネルに加え、これら整合
ピクセルの０、１、２を使用するか否かはその後の関連
スレッシュホルダー次第である、と言うことである。こ
れらの追加されたピクセルは底部重複領域（Ｂ-２４４
の次）に起きるので、それらは図７の検査ウインドウ６
６等の検査ウインドウ内の背景ピクセルを与えるために
のみ使用され、前述したようにチャンネル間の「縫い
目」に何らエラーを発生しない。言い換えると、チャン
ネル＃１に対してしきい化されるのはピクセル０ないし
２３１のみである。これらのピクセルがスレッシュホル
ダー＃１によりしきい化されるときはその結果が圧縮器
＃１に送られる。考えているピクセルが重複領域内にあ
り、また検査ウインドウ内にあるときは、それがしきい
化できるとしてもしきい化した出力は関連圧縮器に送ら
れることはない。たとえば本実施例でしきい化されたピ
クセル＃０ないし＃２３１は簡単なカウンタと復号器
（図示してなし）を使用して圧縮器＃１に転送すること
ができる。＃２３２、＃２３３等の、チャンネル＃１の
底部重複領域にあるピクセルに対するしきい化出力は圧
縮器＃１に送られない。チャンネル＃２を考えていると
きはピクセル＃２３１、＃２３２に対するしきい化出力
は圧縮器＃２に送られる。なぜならばこれらの二つのピ
クセルはチャンネル＃２の一部であるからである。

【０１１５】図２６に示すスプリッター３３の第二実施
例を議論するときに考慮しなければならない点がいくつ
かある。それは前に議論した換算係数に関する。前述し
た方程式（３）および（４）は一般的な場合、すなわち
換算係数１を採用できる場合である。これらの方程式は
例示の容易のために以下に再現する。換算係数３を使用
するときは図７に示すような重複領域を増大させる必要
がある。初めは頂部の重複として１３行を含み、底部の
重複として１２行を含んでいた。第二実施例では頂部に
一行を追加し、底部に一行を追加し、頂部の重複は全部
で１４行、底部の重複は１３行とした。第一実施例に対
する方程式を比較のためにここに反復するとである。

【０１１６】第二実施例のスレッシュホルダーに対する
方程式は次の通りである。ここにＰＧＳ＝ピクセルグループサイズＣＴＨ＝チャンネルスレッシュホルダー高Ｄ₂およびＤ₃は同じ長さである。方程式（３-１）および（４-１）は同一である
が、方程式（３）および（４）は異なることに注意され
たい。このことの本質的な意味は、新たなピクセルＮＰ
から中央ピクセルＣＰまでの、ピクセルグループを単位
として測った距離は、中央ピクセルＣＰから旧ピクセル
ＯＰまでのグループ距離に等しい、と言うことである。
ピクセルグループサイズは使用する換算係数に等しい。
言い換えると、換算係数３ではグループサイズは３に等
しい。上記方程式は図８（ａ）、（ｂ）、（ｃ）に示す
いろいろのコントローラおよびキューに関連して使用さ
れる。第二実施例に対する方程式を使用するスレッシュ
ホルダーから得られる出力は関連の圧縮器へ回送され、
そこで前述したように処理される。

【０１１７】図２６に示すスプリッター３３および図３
に示すスプリッター３２に関連するメモリ交換法（memo
ry swapping technique）についていくつかの点を注意
しておく必要がある。たとえば図１に示すスキャナ１８
は図２（ｂ）に関連して議論したように二つのチャンネ
ルを有することができ、あるいは図２（ｃ）に関連して
議論したように四つのチャンネルを有することができ
る。これらのチャンネルからの出力はスプリッター３２
におけるピクセルデータ走査線３０に経路化することが
できる。図１から分かるように、スプリッター３２、３
３（図３および図２６）に関連して二つのメモリユニッ
ト３２-Ａと３２-Ｂがある。メモリユニット３２-Ａは
データの連続的奇走査（odd scan）に使用でき、他方メ
モリユニット３２-Ｂはデータの連続的偶走査（even sc
an）に使用できよう。たとえば、走査＃０ではメモリユ
ニット３２-Ａまたは３２-Ｂのいずれの中にもデータが
ないが、走査＃０に対する走査線３０からのピクセルデ
ータが到着し始めるとすぐに、そのデータは図３および
図２６に示すように四つのチャンネルに分割されたうえ
でメモリユニット３２-Ｂ中に置かれる。走査＃０に対
する走査線３０の最終ピクセルが到着すると、メモリユ
ニット３２-Ｂ内のデータは前述したようにスレッシュ
ホルダー＃１-＃４各々に転送される。ここに説明して
いる例では走査＃１に対する到来ピクセルデータはメモ
リ３２-Ａ中に入れられて四つのチャンネルに分割され
る。走査線＃１に対する最終ピクセルデータが到着する
と、メモリユニット３２-Ａ内のデータは前述したよう
にスレッシュホルダー＃１＃１-＃４各々に転送され
る。そして走査線＃２に対するピクセルデータは３２-
Ｂ中に入れられる。このプロセスは対象物１２に対する
すべての走査が得られるまで反復される。図２６のポイ
ンターＰ-１、Ｐ-２、Ｐ-３、Ｐ-４等はそれぞれのチャ
ンネル内の同一ピクセルを指す。図２６の上記ポインタ
ーはすべて各チャンネルについて１００番目のピクセル
を指す。

【０１１８】上述したように図２６に示す第二実施例３
３を全体的に説明したので、その詳細を議論するのが有
効であろう。この点について図２７は略線図で、検査ウ
インドウ内のデータの処理量を最小限にするためどのよ
うにしてピクセルが一グループ当たり３ピクセルのグル
ープにグループ分けされるかを示す。たとえば図７に示
す第一実施例については検査ウインドウ６６内に存在す
る各行について計算された行和がある。図２６に示す実
施例３３では図２７に示す３ピクセルからなるグループ
について計算された行和がある。言い換えると、ウイン
ドウ内の一ピクセルグループ内に「１」と記されたピク
セルに対する行和がある。この行和は３個のピクセルか
らなるグループ内の「１」と記されたピクセルについて
とられていることに注意されたい。このことの意義は、
基本的に一検査ウインドウ内の行和の３分の１が平均値
としてしきい化に使用される、ということである。他
方、第一実施例では一検査ウインドウ内のすべての行和
がしきい化に使用される。当然に、上記第二実施例では
一検査ウインドウ内には「０」、「１」、「２」、と記
された一つ以上の行和がある（図２７）。但しその数は
特定のアプリケーションに依存する。

【０１１９】特定の走査線に対するピクセルグループ
は、図２８に示す配置でメモリ（図８（ａ）に示すＮＰ
-ＣＰキュー＃１等）内に置かれる。この実施例ではこ
れらのピクセルは３個のピクセルのグループに配列され
る。その場合の番号が図２８に「０」、「１」、「２」
と記されている。第一ピクセル位置は「ＦＰＰ」および
「０」と記され、当該走査線内の第四ピクセルは２７４
と記されている。これは三ピクセルのグループに関する
かぎりピクセルグループ＃２内でピクセル「０」とも記
されることもあろう。

【０１２０】一チャンネル内のピクセル数はスプリッタ
ー３３に関連して説明したように変わりうるので、各走
査線にはいくつかの「オーバーヘッド」ピクセルが含め
られる。これらは新しい走査線＃２が同一の位置から開
始することを可能にするようにするために含められてい
る。これはＦＰＰと記すと共に２７６とも記してある
（図２８）。このＦＰＰ（２７６と記す）は、ここに示
す例では新しい走査線すなわち第二の走査線＃２に対す
るピクセルグループ＃１の一部となっている。図２８に
示すメモリ配置は巡回メモリ（circular memory）を表
す。カッコ２７８内に示すものは第一走査＃１に関連す
るデータを表し、カッコ２８０内に示すデータは走査＃
２に関連する。メモリ内に含まれるべき走査線数は当該
検査ウインドウの大きさに依存する。この実施例では検
査ウインドウ中に２５の走査線が含まれる。

【０１２１】上記のオーバーヘッドピクセルに戻って、
ピクセルＬＰＰ（２８２とも記す）は走査線＃１に対す
る最終ピクセル位置である。２８４、２８６、２８８と
記した（これらはそれぞれＥＯＳ、ＥＯＳＢ、ＡＬＣ
１とも記す）ピクセルは第一ピクセル位置（ＦＰＰ）が
常に３ピクセルからなるグループ（以下、３-ピクセル
グループという）の同一位置に生じるように見かけのピ
クセルとして挿入される。すべてのチャンネルが常に３
-ピクセルグループ内のピクセル番号「０」から始まる
必要はない。しかし、一チャンネル内の走査線はすべ
て、３-ピクセルグループ内の同一ピクセル位置から始
まることが必要である。最終ピクセルはいずれの３-ピ
クセルグループ内の任意の三位置から始まることができ
るので、四つのピクセルまで追加することができる。こ
れらの追加されるピクセルのうちには、常に「走査の終
了（End Of Scan ＥＯＳ）」ピクセルと「走査Ｂの終
了（ＥＯＳＢ）」ピクセルがあり、また０、１、もし
くは２個の「整合」ピクセル（ＡＬＣ１、またはＡＬ
Ｃ２）」がある。ＥＯＳピクセルおよびＥＯＳＢピク
セルはＥＯＳオーバーヘッドピクセルと呼ぶことができ
る。また整合ピクセルＡＬＣ１およびＡＬＣ２は整合
オーバーヘッドピクセルと呼ぶことができる。４個のピ
クセルのグループ（ＥＯＳ、ＥＯＳＢ、ＡＬＣ１、お
よびＡＬＣ２）は一般にオーバーヘッドピクセルと呼
ぶことができる。図２９は特定のチャンネルに追加すべ
き整合ピクセルの数を決定するのに使用される一覧表を
示す。たとえば図２８に示す配列を考えると、第一ピク
セル位置（ＦＰＰ）は３-ピクセルグループ内のピクセ
ル＃０である。この０は図２９で鉛直列を選択するのに
使用される。図２８で、２８２と記される最終ピクセル
（ＬＰＰ）はピクセル位置＃２で起きる。この２は図２
９のＬＰＰに対するアドレスとして使用される。本例で
はＦＰＰおよびＬＰＰそれぞれのアドレス「０」および
「２」を結合することにより、一覧表２９０の出力は
「１」である。このことは図２８にピクセル２８８と示
す一整合ピクセルが３-ピクセルグループを完結して、
図２８に示す新たな走査線＃２についてＦＰＰ（２７
６）がピクセル位置０から開始することを可能にする。

【０１２２】３-ピクセルグループの処理について議論
を続けると、図３０は新たなピクセル（ＮＰ）、中央ピ
クセル（ＣＰ）、および旧ピクセル（ＯＰ）が図７の６
６等のウインドウに関係するときの相互関係を示す線図
である。しきい化すべき３-ピクセルグループは検査ウ
インドウ６６内で中央に置かれる。ここで注意すべき点
は検査ウインドウ６６内の３-ピクセルグループ内の各
ピクセルがしきい化されるが、行和データに寄与すべく
使用されるのは３-ピクセルグループ内の中央ピクセル
のみである、と言う点である。言い換えると、カッコ２
９２内の３-ピクセルグループにとってＮＰと記した中
央ピクセルのみが、新たな行和を更新（加算）するのに
使用される。したがってカッコ２９４内に含まれる３-
ピクセルグループのうちＯＰと記された中央のピクセル
のみが旧行和を更新する（そこから削除する）のに使用
される。

【０１２３】図３１は第二実施例になるスプリッター３
３で使用する、新ピクセル-中央ピクセル（ＮＰ-ＣＰ）
キュー２９６と、中央ピクセル-旧ピクセル（ＣＰ-Ｏ
Ｐ）キュー２９８とを示す。このＮＰ-ＣＰキュー２９
６は図３２に示すように各グループに３個ピクセルを格
納する。他方ＣＰ-ＯＰキュー２９８は中央ピクセルを
格納する。この中央ピクセルはやがて図３０に示すウイ
ンドウの移動を通してピクセルが進行するにともない旧
ピクセルとなる。ここで見られる一つの特徴はキュー２
９６、２９８間の共通アドレス番号によって図３２に示
す各キュー内の所望のピクセルを指すのに、一アドレス
ポインターを使用することができることである。

【０１２４】ＮＰ-ＣＰキュー２９６およびＣＰ-ＯＰキ
ュー２９８は図３３に略線図で示してある。これらの図
は検査ウインドウ６６に関連するいくつかの手順を行う
ための回路３００を示す。それらの手順はたとえば図１
３に関して説明したことと類似している。但し図１３に
示す実施例に対してはウインドウ内の各行毎に行和が計
算されたが、回路３００では三行目毎に行和が計算され
る。

【０１２５】図３３に見られるように、回路３００に到
来する各新ピクセルは、ピクセルまたは走査線データを
受信するシリアル-並列変換器３０２にはいる。この変
換器は到来するピクセルを３個のピクセルのグループに
グループ化する。これらのグループは図３１に示すＮＰ
-ＣＰ２９６キュー内に配置される。このキュー（Ｑ）
は図３３にさらにＮＰ-ＣＰ１、ＮＰ-ＣＰ２、ＮＰ-Ｃ
Ｐ３を含むことが詳細に示されている。これらのキュー
は図３２のピクセル位置０、１、２に相当する。図３３
にはＣＰ-ＯＰキュー２９８も示されている。各３-ピク
セルグループの中央ピクセルはＮＰ-ＣＰ２キューから
取られて６ビットバス３０４を経由してＣＰ-ＯＰに運
ばれる。処理のこの時点でピクセルはこの実施例では６
ビット長のグレイスケールである。到来ピクセルがＮＰ
-ＣＰキュー（図３３）の個別セクション内に格納され
た後、それらはやがて取り出されて１８ビットバス３０
８を介して並列-シリアル変換器３０６に入力される。
変換器３９６から出てくるこれらのピクセルは中央ピク
セルＣＰ₁ _i+1、ＣＰ₂ _i+1、ＣＰ₃ _i+1、としてしき
い化されるべき３-ピクセルグループを表す。これは図
３０でＣＰと記された３個の中央ピクセルに類似する。
もう一度言うと、これらの３個のピクセルＣＰの各々は
個別にしきい化されるが、図３０の検査ウインドウ６６
に対する行和は図３２に示すピクセル位置＃１から導出
される。言い換えると、図７に示す検査ウインドウに使
用したスレッシュホルダーに較べて、このスレッシュホ
ルダーの検査ウインドウ６６（図３０）には３分の１の
行和が含まれる。

【０１２６】図３３の議論を続ける。回路３００に使用
する方法は図７に示す検査ウインドウ６６に含まれる行
和の計算および図１３に示す回路に関する議論で使用し
た方法と類似している。この点に関して、バス３１０を
経由してキュー２９６のＮＰ-ＣＰ２から到来する新ピ
クセルＮＰ_iは、加算器３１２の一入力端に入力され
る。回路３００はまた、行和キュー＃１に関連するアク
ティビティーを制御するキューコントローラ３１４を含
む。この行和キュー＃１はラッチ３１４から旧行和ＯＲ
ＳＵＭ_i-2を受信し、行和キュー＃１から入力行和ＩＲ
ＳＵＭ_iを出力する。復唱すると、回路３００では三行
目毎の行が使用されるに対して図７のウインドウ配置で
は各行和が使用される。しかしこの処理方法は実質上同
一である。この点に関して、図７に関連して述べたよう
に検査ウインドウ６６の運動には「ラップアラウンド」
があるので、検査ウインドウ６６の上方に示す旧出力行
和ＯＲＳＵＭ_iは図７で見てウインドウが一走査線だけ
左へずれたとき、検査ウインドウ６６の底に示す入力行
和ＯＲＳＵＭ_iとなる。図３３の行和キュー＃１は、旧
行和が行和キュー＃１に入り、適当な入力行和がこのキ
ューを去るようにデータ間隔が配列されている、と言う
点で巡回メモリと同様である。この間隔は図３０に関し
て議論したことに合致している。

【０１２７】行和キュー＃１から到来する入力行和ＩＲ
ＳＵＭ_iは加算器３１２により加算されて底部行和ＢＲ
ＳＵＭ_i+2を発生する。この底部行和ＢＲＳＵＭ_i+2はラ
ッチ３１６中に入力される。これは図７に示す入力行和
ＩＲＳＵＭ_iに新ピクセル（ＮＰ）が加算されるのに類
似している。図３４は図３３に示す回路３００における
発生の仕方を反映したいろいろの行和の配列を示す。ラ
ッチ３１６から、底部行和ＢＲＳＵＭ_i+1が、行和キュ
ー＃２内に格納される。行和キュー＃２はこれを制御す
るコントローラ３１８を有する。この底部行和が検査ウ
インドウ６６および行和キュー２に入り、やがてキュー
＃２から出るときに頂部行和となる。再びいうが、行和
キュー＃２に関するこの間隔化付与方法およびアドレス
指定方法は図３０にに関して議論したパターンに従うも
のである。

【０１２８】回路３００で以下のように検査ウインドウ
６６（図３４）内の各三行毎に対する新領域和が計算さ
れる。図３４から、底部行和が検査ウインドウ６６（検
査ウインドウ６６は図示した方向に運動している）に入
る（加算される）に伴い、頂部行和が検査ウインドウ６
６から立ち去る（減算される）。この点に関して、行和
キュー＃２から到来する頂部行和ＴＲＳＵＭ_i+1は一時
的にラッチ３２０内に格納され、インバータ３２２によ
り変換されてＴＲＳＵＭ_i／（／はバーと読み、反転さ
れた値を表す）を与え、当該領域和から減算されるべく
領域加算器３２４の一入力に入力される。ラッチ３１６
から到来する底部行和ＢＲＳＵＭ_i+1も検査ウインドウ
６６の領域和に加算されるべく領域加算器３２４中に入
力される。領域加算器３２４の出力が領域和ＡＳＵＭ_i
であり、これはラッチ３２６中に入力される。このラッ
チからの出力（ＡＳＵＭ_i-1）は遅延されて領域加算器
３２４中に帰還される。回路３００には図３３に示して
ないパイプライン遅延がある。しかしそれらは構造およ
び機能において図１３に示した回路７２のそれに類似す
る。領域加算器３２４への最終入力、Ｃ_in＝１、は２の
補数減算を行うために必要とされる。処理のこの時点
で、領域和はこの実施例では検査ウインドウ６６内の三
行目毎のピクセルに対するグレイスケール値の和を表
す。この領域和（ＡＳＵＭ_i）は次いでマルチプレクサ
３２８を介して第二マルチプレクサ３３０およびラッチ
３３２中に入力される。この第二マルチプレクサ３３０
は値ＰＡＳＳＩＮＧ、ＣＥＮＴＥＲＰＩＸＥＬＳ、お
よび（ＡＳＵＭ_i＋１）／Ｎ（通常のしきい化オペレー
ションの場合）またはプログラムアドレス値（一覧表５
８-１内で使用する）の間で切り替えられる。マルチプ
レクサ３３０に入力されるバイアスＲＡＭ信号を使用し
て通常のしきい化期間中の領域和および中央ピクセル値
を選択する一覧表５８-１をプログラム化するときは、
プログラム化アドレス値を選択するのに「プログラム化
アドレス（ＰＧＭＡＤＤＲ．）値が使用される。ラッ
チ３３２からのこの領域和および中央ピクセルは、次い
で一覧表に送られ、そこで関連の中央ピクセルが図６に
関連して述べたようにしきい化される。図７の実施例と
図３３の実施例との間にはある相異がある。それは後者
では検査ウインドウ６６内の同一領域和が図３４に示す
中央グループ内の三ピクセルをしきい化するのに使用さ
れることである。三ピクセルからなるこの中央グループ
（図３４）は図３３ではピクセルＣＰ_i _i+1、ＣＰ₂
_i+1、ＣＰ₃ _i+1と示されている。

【０１２９】図３３に関していくつかの点を明らかにし
ておく必要がある。前述したように図３４の底部行和と
称したものは、検査ウインドウ６６を通過し、頂部行和
となり、検査ウインドウ６６が図３４に示す方向に移動
すると旧行和となり、やがてウインドウが再び走査線の
頂部へ移動して走査がこの図の右から左へ進行すると底
部行和となる。この点に関して、ラッチ３２０の出力
（ＴＲＳＵＭ_i）はラッチ３３４に与えられる。ラッチ
３３４の出力はＴＲＳＵＭ_i-1となり、この出力がラッ
チ３３６中に入力される。ラッチ３３６の出力は、ＴＲ
ＳＵＭ_i-2で、これは減算器３３８中に入力される。減
算器３３８の機能は、検査ウインドウ６６内の領域和を
発生するのに使用された行和（ＴＲＡＳＵＭ_i-2（図３
４））から旧ピクセルを差し引くことである。この旧ピ
クセルは図３４に示す旧ピクセルグループからの中央ピ
クセル（（１）と記すもの）である。この旧ピクセルＯ
Ｐ_iはＣＰ-ＯＰキュー２９８からラッチ３４０および集
合的にＡＮＤゲート３４２と記す六つのアンドゲート３
４２を通して減算器３３８に来る。ＡＮＤゲート３４２
は関連のコントローラ３５０（図３３）の決定に基づき
当該ピクセルキューが作動開始されたときのみ、データ
のゲート通過を許す。減算器３３８の出力（図３４に示
す出力行和ＯＲＳＵＭ_i）は旧ピクセルＯＰ_i分が除去さ
れており、ラッチ３４４を通された後、出力行和ＯＲＳ
ＵＭ_i-1となり、ラッチ３１４内に格納される。ラッチ
３３４、３３６、３１４等は回路３００内を通過される
データについて適当なシーケンスおよびタイミングを得
るためのパイプライン遅延を与えるのに使用される。

【０１３０】図３４に示す行和について指摘すべき点
は、この図は略線図であり、実際はこの図に示す行和は
ここに示す例の場合三行目毎の行和を表すことである。
さらに図３３に示すキュー＃１、＃２等のピクセルキュ
ーのアドレス範囲はＮＰピクセルグループとＣＰピクセ
ルグループ（これは図３０、３２、３４に関連して述べ
た）との間の（３個ピクセルからなる）ピクセルグルー
プの数に等しい。これはまた図３３に示すキュー＃２
（２９８）内のＣＰとＯＰピクセルとの間の中央ピクセ
ルの数にも等しい。前述したように図３３の右頂部に示
す中央ピクセルおよび領域和は中央ピクセルの６ビット
グレイスケール値を２進数１または０にしきい化するた
めの一覧表（図６）に回送される。

【０１３１】

【コンフィギュレーションのプロセス】本システム１０
のもう一つの部分はシステム１０を構築化するためのコ
ンフィギュレーションプロセス３４６に関係する。この
コンフィギュレーションプロセスの一般的ステップは次
の通りである。１．システム１０の特定アプリケーションに対する入力
パラメータを決定する。２．システム１０に必要な処理チャンネル数を決定す
る。３．システム１０内の各チャンネルに対するチャンネル
スレッシュホルダー高を決定する。４．各チャンネルに対する「開始」ピクセル番号および
「終了」ピクセル番号を計算する。５．最初のピクセル位置（ＦＰＰ）、最後のピクセル位
置（ＬＰＰ）、および各チャンネルに対する整合値（Ａ
ＬＤ）を計算する。６．各チャンネルに対するメモリキュー長を計算する。
これはピクセルキューおよび行和キューに関係する。７．領域和シフト分割器の値（area sum shift divider
value）を計算する。８．図６に関連して議論したバイアス曲線スケーリング
因子を計算する。９．重複ピクセル除去値（overlap pixel rmoval value
s）を計算する。１０．「走査開始ピクセル番号（Start Scan Pixel Num
bers, SSPN）および走査終了ピクセル番号（End Scan
Pixel Numbers, ESPN）を使用して、「開始スプリッタ
ーピクセルワード」すなわち最初のスプリッターピクセ
ルワード（Firsta Splitter Pixel Word, FSPW）および
最終スプリッターピクセルワード（LastSplitter Pixel
Word, LSPW）の番号を計算する。１１．開始スプリッターピクセルワードすなわち最初の
スプリッターピクセルワード（ＦＳＰＷ）内の最初のピ
クセルのピクセル位置を計算する。１２．最終スプリッターピクセルワードすなわち最後の
スプリッターピクセルワード（ＬＳＰＷ）内の最終ピク
セルのピクセル位置を計算する。１３．各チャンネル毎に保存すべきスプリッターピクセ
ルワードの数を計算する。

【０１３２】コンフィギュレーションプロセス３４６の
ステップ１に関して、上記入力パラメータは次の事項に
より決定されるアプリケーションピクセル速度に関係す
る。（ａ）文書速度（インチ／秒）（ｂ）走査線解像度（走査線／インチ）（ｃ）最大文書高（走査線／インチ）（ｄ）ピクセル解像度（ピクセル／インチ）一例としてある文書をある特定のアプリケーションでイ
メージ化する必要があり、そのイメージデータがシステ
ム１０により以下のパラメータで処理すべきものとす
る。（ａ）ｘ、ｙ方向のカメラ解像度が２００ピクセル／イ
ンチである。（ｂ）文書移送速度が３００インチ／秒である。（ｃ）文書の大きさが（走査線に関して）５インチであ
る。このパラメータに基づいてこのアプリケーションピクセ
ル速度（ＡＰＲ）は次のように計算される。ＡＰＲ＝２００×３００×５×２００＝６０×１０⁶ピクセル／秒

【０１３３】コンフィギュレーションプロセス３４６の
ステップ２に関して、処理チャンネル数は次のように決
定される。システム１０はデータ走査線の処理に重複を
使用するので最大実効ピクセル速度すなわち経験的速度
はここで、行ピクセル速度／チャンネルとは、一チャンネ
ルがデータを受理しうる最大ピクセル速度である。この
経験速度が確実にアプリケーション速度（ＡＰＲ）に等
しいかそれ以上であるようにしておくことが一般的に最
善である。上記方程式を「Ｎ」について解くと、この特
定にアプリケーションに対する必要チャンネル数が得ら
れる。ｘ方向およびｙ方向におけるカーネルすなわち
（検査ウインドウ６６のような）ウインドウのサイズを
共に２５ピクセルとし、かつコンフィギュレーションプ
ロセス３４６のステップ１について議論したパラメータ
を採用するとき、チャンネル数は４となる。

【０１３４】コンフィギュレーションプロセス３４６の
ステップ３については、各チャンネルに対するチャンネ
ルスレッシュホルダー高は次のように決定される。一般
的に言えることはチャンネルスレッシュホルダー高は一
チャンネルに割り当てられる全走査線ピクセルを表す。
この点に関していうと図３５はスレッシュホルダー高３
４８を示すが、これはゾーン３５１、頂部重複３５２
（有ると仮定したとき）、および底部重複３５４（有る
と仮定したとき）からなる。かっこ３５６は関連のスプ
リッターにより各走査線の終わりに挿入されるＥＯＳオ
ーバーヘッドおよび整合ピクセルを示す。

【０１３５】頂部重複に関して、次の方程式が適用され
る。これらの方程式は図２６に示すスプリッター３３の第二
実施例に関係する。図２６に示すような各チャンネルは
各走査線についてスプリッター３３から二つのＥＯＳオ
ーバーヘッドピクセルと二つまでの整合ピクセル（前
記）を受信する。各チャンネルはたとえば図３８に関連
して議論したようにメモリ整合用のオーバーヘッドピク
セルを使用する。これらオーバーヘッドピクセルは次の
ように実効ピクセル速度を与える方程式に現われる。ここにフレーム高＝文書高＊ピクセル解像度であ
る。（フレーム高は通常、ピクセル単位で測る）上記方程式内の「４」は上記４オーバーヘッドピクセル
に関する。上記方程式はスループットに関して最悪の場
合を表している。すなわちもしもオーバーヘッドピクセ
ルが４より少ないと、実効ピクセル速度は僅かながら増
大し、この特定のアプリケーションのスループットに相
対的なある余裕を与える。

【０１３６】コンフィギュレーションプロセス３４６の
ステップ４に関して、各チャンネルに対する開始および
終了ピクセル番号の計算は次のように実行される。簡単
のため、走査線（図１）はその中に１０００ピクセルを
有すると仮定する。また有る特定の処理速度について４
チャンネルが必要であると仮定する。さらにまたチャン
ネル＃０に対する最初のピクセルは「０」であると仮定
する。それゆえ、開始走査線ピクセル番号（ＳＳＰＮ）
は０である。このことから、終了走査線ピクセル番号（ＥＳＰＮ₀）＝ＳＳＰＮ₀＋Ｃ
ＴＨ₀−１である。前に議論したことから、ＫＤｙ＝２５であると
きのチャンネル０に対するチャンネルスレッシュホルダ
ー高（ＣＴＨ₀）は次の式で与えられる。それゆえ上記の結果から、ＥＳＰＮ₀＝２７０−１＝ピ
クセル２６９である。

【０１３７】前節で述べた例ではたとえば図２７および
図２８に関連して説明したように、当該ピクセルグルー
プにおけるＳＳＰＮおよびＥＳＰＮのピクセル位置を見
つけ出す必要がある。ここに述べている例はモジュール
（３）に関係する。すなわち、一ピクセルグループ内に
は３個のピクセルが有る。このことから一検査ウインド
ウ内のピクセルの各三行目毎に行和を計算することにな
る。この考えを一般化するため、図３６に換算係数１の
「ピクセルグループ１」を示す。この図はまた換算係数
３の「ピクセルグループ３」、換算係数５の「ピクセル
グループ５」を示す。前述したように図７の第一実施例
は検査ウインドウ６６内の行和として各行の和を使用す
る。図３４および図３７に関連して説明した第二実施例
に係るスプリッター３３およびスレッシュホルダーは検
査ウインドウ６６内の和として三行目毎の行を使用す
る。「ピクセルグループ５」は検査ウインドウ６６内の
行和として五行目毎の行を使用するよう設計されてい
る。検査ウインドウ６６内のすべての行和を使用する代
わりにそれより少ない行を使用する利点は、その処理速
度がピクセルグループ１の速度の１／ｒになるからであ
る。

【０１３８】ピクセルグループ３（図３６）内における
ピクセル位置を見つけることに関して議論を続ける。次
の方程式が使用される。ＦＰＰ＝（ＳＳＰＮ）ＭＯＤ（３）＝０ＬＰＰ＝（ＥＳＰＮ）ＭＯＤ（３）＝２上記いずれの場合についても整合ピクセルは、図２９に
示す一覧表２９０により決定される通り、（ＡＬＣ）＝
１である。

【０１３９】コンフィギュレーションプロセス３４６の
ステップ＃５は最初のピクセルの位置の計算に関する。
各チャンネルに対する最終ピクセル位置および整合値に
関して以下の点に注意する。図３７は特定のアプリケー
ションに要求されるある数のチャンネルに対する「負荷
分布」を示す一覧表である。特定のアプリケーションに
要求されるチャンネル数（Ｎ）は表の頂部に、またチャ
ンネル番号はその左側に示される。図３８はその特定ア
プリケーションが四チャンネルを有する場合に、各チャ
ンネルに対するチャンネルイメージ高（ＣＩＨ）がどの
ようにフレーム高（ＦＨ）に関係するかを示す。図３７
の一覧表に示す値は整数に丸められており、そのため負
荷が分布された後のすべてのチャンネルに対する改定後
のフレーム高は当該走査線内のピクセル数に厳密に一致
しないかも知れない。最悪の場合にはフレーム高の最終
端のピクセルが一つ失われる。

【０１４０】図３９は図３５と同様の略線図であるが、
図３９は当該チャンネルスレッシュホルダー高（ＣＴ
Ｈ）内の最初のピクセル位置と最終ピクセル位置との間
の相互関係を示す。一旦ＣＴＨが各チャンネルについて
知れると、各チャンネルに割当てられた「開始」走査線
ピクセル（ＳＳＰＮ）および「終了」走査線ピクセル
（ＥＳＰＮ）が次の公式で与えられる。チャンネル＃０：ＳＳＰＮ₀＝０ＥＳＰＮ₀＝ＳＳＰＮ₀＋（ＣＴＨ₀−１）チャンネル＃１：ＳＳＰＮ₁＝ＥＳＰＮ₀−（ＫＤｙ
＋１）ＥＳＰＮ₁＝ＳＳＰＮ₁＋（ＣＴＨ₁−１）：：チャンネル＃ｎ：ＳＳＰＮ_n＝ＥＳＰＮ_n-1−（ＫＤ
ｙ＋１）チャンネル＃ｎ：ＥＳＰＮ_n＝ＳＳＰＮ_n ＋（Ｃ
ＴＨ_n−１）上に示した値は各チャンネルの開始および終了限界を示
す。ＦＰＰ、ＬＰＰおよび整合ピクセルは図３９の底部
に示す方程式から計算できる。

【０１４１】図３９に示す例ではチャンネル頂部のピク
セル位置（ＦＰＰ）はピクセルグループ内のピクセル位
置＃「１」に位置しており、そのチャンネル底部の最終
ピクセル位置はその関連ピクセルグループ内のピクセル
位置＃０に位置している。ここに述べる例ではＦＰＰは
ピクセル位置＃１に位置し、ＬＰＰはピクセル値＃０に
位置するので、追加すべき整合ピクセル数は図２９の一
覧表２９０から決定されるように「１」である。

【０１４２】本コンフィギュレーションプロセスのステ
ップ６に関して、各チャンネルに対するメモリキュー長
は次のように決定される。たとえば図３３に示すＮＰ-
ＣＰキュー２９６およびＣＰ-ＯＰキュー２９８内のピ
クセル数またはアドレス数は次の方程式で与えられる。ここでＰＱＣ＝ピクセルグループアドレス分母中の３はピクセルグループのサイズ分子中の１３は利用可能な最小のウインドウまたはカー
ネルのサイズ分母中の６は２＊ピクセルグループサイズである。本節
で議論した新ピクセル（ＮＰ）、中央ピクセル（Ｃ
Ｐ）、および旧ピクセル（ＯＰ）の関係は図４０に示し
てある。検査ウインドウ６６は本実施例では正方形であ
るので、検査ウインドウ６６の水平方向（ｘ方向）の寸
法はｙ方向のウインドウ寸法ＫＤｙに等しい。

【０１４３】図３３に行和キュー＃１と示す、出力行和
のメモリキュー長から入力行和キューを差し引いた値
は、次の方程式で与えられる。ここで上記の「３」はピクセルグループサイズ、「２」
は二つのＥＯＳオーバーヘッドピクセル（ＥＯＳ、ＥＯ
ＳＢ）、であり、上記の式の「５」はＫＤｙ＝１３のときの行和
の最小数、「２」はウインドウまたはカーネルの増分ス
テップ、「１３」は利用可能な最小カーネルのサイズ、
「６」＝２＊ピクセルグループサイズＴＲＵＮＣは切り捨て、すなわち後続項の丸めを表す。
図４１は行和が上記方程式ＲＳＱ１に関係するときの
行和の配列を示す。これはまた走査線内の各ピクセルを
しきい化するとき、三行毎に計算が行われる実施例に対
するものである。走査線内のピクセルは当該ピクセルグ
ループ内の位置に関して付番されている。ＥＯＳオーバ
ーヘッドピクセル数は常に２ピクセルで、本実施例では
２個までの整合ピクセルが追加できる。図４１はＥＯＳ
オーバーヘッドピクセルおよび整合ピクセルを別個に示
す。しかしこれらの四つのピクセルは図３５では一グル
ープのオーバーヘッドピクセル３５６として図示してあ
る。

【０１４４】本コンフィギュレーションプロセスのステ
ップ７に関して、領域和シフトデバイダの値は次のよう
に決定される。図４２は一般的なウインドウ６６内の領
域加算器（area adder）を示す。本実施例では検査ウイ
ンドウ６６内の行和の最小数は５であり、上記方程式Ｒ
ＳＱ２で与えられる。図４２は行数の最小値（１３）
を示す。このウインドウに対して領域和として三行毎の
行を使用するときは５個の行がある。このウインドウ６
６については三ピクセルのグループ内の「１」と記した
ピクセルはウインドウ内でその端付近にあることに注意
されたい。検査ウインドウ６６内の最大行数は５１であ
り、これは式ＫＤｙ（最大）＝５１により与えられ
る。６６内で三行目毎の行が使用される本アプリケーシ
ョンの場合、行和の数はで与えられる。２５ピクセル平方のウインドウサイズの
場合、上記方程式は行和の数として９を与える。その場
合の配列は図４２と類似のものとなる。領域和ピクセル＝（Ｑ２およびウインドウ６６内の）行
和の数＊ＫＤｙここにＱ２＝図３３に示す行和キュー＃２に関する
量、最大シフト分割可能数＝Ｎ＝ＴＲＵＮＣ［Ｌｏｇ２（領
域和ピクセル数）］上記方程式は図３３に示すマルチプレクサ３２８との関
連で使用する。６ビットグレイスケール値は検査ウイン
ドウ６６（図４２等）内の行和により計算され、シフト
は図６のステップ５６に関連して議論したスケーリング
因子に到達すべく分割を行うことにより行われる、と言
うことを思い出されたい。

【０１４５】コンフィギュレーションプロセス３４６の
ステップ９について、重複ピクセル除去値は次のように
して得られる。図４３は一チャンネルの関連重複領域内
に位置するいくつかのピクセルがどのように除去される
かを示す略線図である。一般的にいえることであるが、
その重複領域内のピクセルはチャンネル境界付近のピク
セルをしきい化するのに使用される。しかしたとえば＃
１および＃２のような重複領域内のピクセルはスレッシ
ュホルダーによってたまたましきい化されてもシステム
１０の関連圧縮器＃１、＃２等（図１）によって使用さ
れない。図４３に関して、整合およびＥＯＳオーバーヘ
ッドピクセルは図示するチャンネルの場合、底部重複領
域の底より下方に位置する。この特定チャンネルは底部
および頂部重複領域を有する。なぜならばこのチャンネ
ルは、図２６等にに示す内部チャンネル（＃２または＃
３等）の一つであるからである。

【０１４６】図４３で見て検査ウインドウ６６が下方に
移動するにつれ、最後のオーバーヘッドピクセルが検査
ウインドウ６６に対する新ピクセル（ＮＰ）位置３５８
に位置するするに至る。このとき、位置３６０の中央ピ
クセルＣＰは依然としてチャンネルゾーンすなわちチャ
ンネルイメージ高（ＣＩＨ）内にある。ここで注意すべ
き点は図１のスレッシュホルダー＃１、＃２等はこれら
のユニット中に入力されるデータを、それが何であれ、
処理し続ける。前述したように図４３の位置３６２にあ
るピクセル（とりわけこのピクセル）は図のチャンネル
内の最後のピクセルであるピクセル３６０のしきい化に
使用される。しかし、このピクセル位置３６２にあるピ
クセルはこのチャンネル（ＣＩＨ）に対する有効なデー
タとして含むべきでない。位置３６４、３６６にあるピ
クセルについても同じことが言える。システム１０は圧
縮器への出力（中央ピクセル）が停止される（disable
d）前に最終オーバーヘッドピクセル後の新ピクセルを
いくつ計数しなければならないか、また次の走査線のた
めにスレッシュホルダーからの出力（中央ピクセル）が
再びオンにされる前に当該チャンネル内の有効データと
なる新ピクセルをいくつ計数しなければならないか、を
計算しなければならない。これらの計数値はそれぞれ、
「重複停止計数」および「重複イネーブル計数」と呼
ぶ。「重複」ピクセルを除去する回路は重複除去回路３
７０として図示されている。この回路は上記処理で除去
すべき中央ピクセルを計数するためのカウンタ３７２
（略線で示す）を含む。ＮＰピクセルグループが「ＥＯ
Ｓオーバーヘッドピクセル」領域（すなわち走査終了信
号が受信される領域）に入る位置に検査ウインドウ６６
が、達すると、図４４の重複ピクセルカウンタ３７２等
がイネーブル化されて計数を開始する。このカウンタ３
７２が「重複停止計数」値に達すると、スレッシュホル
ダー（これはＣＰ値を通過させる）の出力が停止され
る。後でこのカウンタ３７２が「重複イネーブル化計
数」に達すると、スレッシュホルダーの出力が再びオン
にされる。このプロセスを図４６に略線図で示す。「走
査終了」は上述した「重複イネーブル化」および「重複
停止」両方の計数プロセスを開始する。このプロセスは
頂部および底部重複に関わるピクセルを除去し、出力か
ら整合ピクセルおよびＥＯＳオーバーヘッドピクセルを
除去する。このように（重複除去回路３７０から来る）
有効なデータまたはしきい化済みピクセルのみがシステ
ム１０の各チャンネルに使用され、有効データはチャン
ネル間の「縫い目」付近に現われる。位置３６６（図４
３）にあるピクセルに達っした後、前述した関連圧縮方
式基準線３６７を与えるため関連圧縮器への出力がオン
にされる。基準線３６７はチャンネルイメージ高の外側
にある。この点は後に明確にする。

【０１４７】前節で述べた「重複停止計数」は次の式で与えられる。上記方程式のオフセットはチャンネルス
レッシュホルダー高の最終ピクセル位置（ＬＰＰ）と、
チャンネルに必要な、ＶＮＰ-ＣＰに相対的な整合ピク
セル数を考慮するものである。このことはオフセット値
を示す一覧表２９１（図４７）に関係する。上記「パイ
プライン遅延」は使用する装置に依存し、重複除去回路
３７０（図４４）の前に追加される段数を反映する。パ
イプライン遅延は３７４のような処理論理回路に関連す
る。この回路はノイズクリーナー等を含むことができ
る。本実施例ではパイプライン遅延は５ピクセル分であ
る。それゆえ、この実施例ではである。図４４に示す「走査終了ストローブ」の受信
後、出力をオンにする前に計数すべきピクセル数は「オ
ーバーヘッドイネーブル計数」と呼ばれ、次式で与えら
れる。オーバーヘッドイネーブル計数＝重複停止計数＋｛底部
重複＋ＡＬＣ＋オーバーヘッド＋頂部重複｝。上記の値は、圧縮器に捕捉されている中央ピクセルＣＰ
が、次の走査線１４内でチャンネルイメージ高ＣＩＨ内
に位置することを確実化する。チャンネルイメージ高Ｃ
ＩＨについては図４４に関して説明した。ここで頂部重
複は図４３の基準ライン３６７のような基準ラインを含
むことを思い出されたい。この基準ラインはシステム１
０に採用する特定圧縮方式で使用する。この基準ライン
３６７は、圧縮器が当該特定チャンネルのチャンネルイ
メージ高内の最初のデータ行から圧縮を開始するように
させるため、当該圧縮器に送られなければならない。言
い換えると、上記の重複イネーブル計数は一ピクセル分
減らされなければならない。したがって重複イネーブル
計数は次のようになる。重複イネーブル計数＝重複停止計数＋｛底部重複＋ＡＬ
Ｃ＋オーバーヘッド＋頂部重複｝−１。

【０１４８】コンフィギュレーションプロセス３４６の
ステップ１０に関して、このコンフィギュレーションプ
ロセスのステップ４で計算された各チャンネルに対する
開始および終了ピクセル番号は最初のおよび最後のスプ
リッターピクセルワードに使用される。一ピクセルワー
ドは各チャンネルについて受信すべき四つのピクセルか
らなるグループである。

【０１４９】コンフィギュレーションプロセス３４６の
ステップ１１に関して説明する。開始スプリッターピク
セルワードすなわち最初のスプリッターピクセルワード
（ＦＳＰＷ）内の最初のピクセルのピクセル位置は次の
ように計算される。前記スプリッター３２または３３は
図１に関して説明したように関連の各チャンネルに対し
て（一時に一つ）ピクセルを出力する。図１に示すスプ
リッター３２はスキャナ１８から到来するチャンネル＃
Ｓ１、＃Ｓ２から一時に一ピクセルワードを受信する。
スプリッターワードは四ピクセルを有する。２チャンネ
ルスキャナの場合、これらピクセルはスプリッター３２
に送られる前に最初に四ピクセルワードフォーマットに
変換されなければならない。もしも図示した二出力チャ
ンネルではなく四出力チャンネルを有するスキャナ１８
が使用されるなら、スプリッター３２中には図示した二
ビット／ワードでなく四ビット／ワードが入力される。
従って、四ピクセルの長さのピクセルワードがスプリッ
ター３２または３３に入力される状況に対応するために
は次の事項が適用される。

【０１５０】前にたとえば図３９に関して計算したＳＳ
ＰＮおよびＥＳＰＮ値を使用して次の事項が計算でき
る。１．一チャンネルに対する最初のスプリッターピクセル
ワード（ＦＳＰＷ）。２．一チャンネルに対する最終スプリッターピクセルワ
ード（ＬＳＰＷ）。３．受信すべきスプリッターピクセルワード数（ＳＰＷ
ＮＵＭ）４．最初のスプリッターピクセルワード内の最初のピク
セルの位置（ＦＰＬ）。５．最終スプリッターピクセルワード内の最初のピクセ
ルの位置（ＬＰＬ）。上記五つの事項に対する方程式は次の通りである。この方程式はコンフィギュレーションプロセス３４６の
ステップ１１に使用される。分母の「４」はピクセルワ
ード当たりのピクセル数に等しい。これがもしもピクセ
ルワードあたり２ピクセルにしたければ「２」に変更で
きる。この方程式はコンフィギュレーションプロセス３４６の
ステップ１０に使用する。３．ＳＰＷＮＵＭ＝（ＬＳＷＰＷ−ＦＳＰＷ）
＋１．この方程式はコンフィギュレーションプロセス３４６の
ステップ１０に使用する。４．ＦＰＬ＝ＳＳＰＮＭＯＤ４．これはコンフィギュレーションプロセス３４６のステッ
プ１１に使用する。５．ＬＰＮ＝ＥＳＰＮＭＯＤ４．これはコンフィギュレーションプロセス３４６のステッ
プ１２に使用する。

【０１５１】スプリッター３２および３３は上記のいろ
いろのパラメータに基づいて各チャンネル＃１-＃４等
に対する走査データを「分離する（split out）」こと
ができる。もう一つ強調しておくべき点は、スプリッタ
ー３３のため、各チャンネルが走査線１４から到来する
各走査線データ終了時に、各関連のスレッシュホルダー
に対してダミーピクセル（dummy pixels、見かけのピク
セル）を送ることである。これによって各スレッシュホ
ルダー＃１-＃４等は二つのＥＯＳオーバーヘッドピク
セルを有することができることになり、前述したように
整合ピクセルを二つまで追加することができるようにな
る。これは各チャンネル内の走査線データ各々について
言える。四つのピクセル（二つのＥＯＳオーバーヘッド
と二つの整合ピクセルの和）は次のＥＭＰＲ方程式に反
映されている。上記方程式でＥＭＰＲは経験的処理速度で、この方程式
は前述の実効ピクセル速度に類似する。上記の最大文書
高＊解像度は前に使用したフレーム高に同じである。

【０１５２】上記コンフィギュレーションプロセス３４
６は図４５に示す在来のコントローラ３７６で実行でき
る。コントローラ３７６はこのコントローラ３７６をス
プリッター３２および３３に結合するためのインターフ
ェースと、コントローラ３７６をホストに結合するため
のインターフェース３８０とを含む。もしも必要であれ
ばコンフィギュレーションプロセス３４６はＲＯＭ３８
４、ＲＡＭ３８６、キーボード３８８、ディスプレー３
９２、マイクロプロセッサ（ＭＰ）３９２、およびいろ
いろの上記エレメントを相互結合するためのインターフ
ェースと制御論理回路と３９４を含むことができる。こ
のコントローラ３７６の形態は図示したいろいろのエレ
メント間の相互的機能関係を示すように配列されるので
あって、図のコントローラは実際の形態を示すものでは
ない。

【０１５３】上記の手順で計算されるコンフィギュレー
ションパラメータは、図１等に示すスプリッター３２お
よびスレッシュホルダー（＃１-＃Ｎ）に関連した論理
回路内のレジスタ中に挿入される。これらのコンフィギ
ュレーションパラメータもしくは値は当該アプリケーシ
ョンのデータが処理されている間は固定されたままであ
る。何かのアプリケーションパラメータが変更される
と、新たにコンフィギュレーションパラメータが計算さ
れ、そのアプリケーションデータを処理する前に、上述
したようにレジスタに挿入されなければならない。自分
自身のアプリケーションパラメータおよび解像度ウイン
ドウサイズにのみ関心があるシステム１０のユーザーに
とって、上記の手順あるいはアルゴリズムは論理回路と
ユーザーとの間の「仲持ち」インターフェースとなるも
のである。本アーキテクチャのもう一つの特徴は、装備
されているリソース（メモリ）量による限界はあるもの
の、２進圧縮データが使用できる任意の移送アプリケー
ション（transport application）におけるデータ処理
に本アーキテクチャを使用できるという点である。

【０１５４】いくつかの注意点を付記しておく。図４８
は図１、図８（ａ）（ｂ）（ｃ）、図３３等において既
に説明したスレッシュホルダー＃１のようなスレッシュ
ホルダー＃１および関連の圧縮器のもっと一般的なブロ
ック線図である。この図４８はシステム１０で使用され
るある種のディスプレーおよびフィルターの特徴を示
す。この図は例えばスレッシュホルダー＃１のようなス
レッシュホルダーは一般的に、点線で示すデータシーケ
ンサー部分３９６および同様に点線で囲んだ決定論利回
路部分３９８を含むことを示している。

【０１５５】データシーケンサー部分３９６（図４８）
は図中のブロック４００で示すピクセルキュー（ＮＰ-
ＣＰ＃１）および（ＣＰ-ＯＰ＃２）、ブロック４
０２で示す入力／出力行和に対する行和キュー＃１、お
よび前に議論した頂部および底部行和に対する行和キュ
ー＃２を表すブロック４０４を含む。またデータシーケ
ンサー部分３９６は、キューコントローラ１３４、１３
６（図８（ａ）を表すピクセルキューコントローラ（Ｐ
ＱＣ）４０６と、キューコントローラ１０６、１０８
（図８（ｂ）およびコントローラ１２４（図８（ｃ））
を表す行和キューコントローラ（ＲＳＱＣ）４０８とを
含む。実際上、行和キューコントローラ４０８は底部行
和から頂部行和を引いて行和の差を作る。この差は出力
バス４２２を介してバイナライザー４１０に回送され
る。図４８に示す全体図は、図３３等に関連して説明し
た第二実施例を表す。

【０１５６】スレッシュホルダー＃１等の決定論利回路
部分３９８（図４８）は一般的にバイナライザー４２
０、バイアス曲線ＲＡＭ４１２、フィルター４１４、フ
ィルターキュー４１６、ディスプレーインターフェース
４１８、４２０を含む。このバイナライザー４１０は図
６に関連して前に議論した機能を行う。その場合、バイ
アス曲線ＲＡＭ４１２が一覧表５８-１を含む。行和キ
ューコントローラ４０８からの和の差はバス４２２を経
由してバイナライザー４１０に回送され、中央ピクセル
はバス４２４を経由してバイナライザー４１０に回送さ
れる。中央ピクセルまたは上記和の差はディスプレー４
１８上に表示できる。

【０１５７】これまでに説明したように、図４８のスレ
ッシュホルダー＃１等は重複ブロックを除去するため、
また検査ウインドウ６６等内のピクセルグループからノ
イズピクセルを除去するため、フィルター４１６を含
む。例えばもしもすべてが３×３検査ウインドウ内の周
囲ピクセルすべてが白ピクセルであり、このウインドウ
内の中央ピクセルが黒ピクセルで有ると、この時点にお
ける黒ピクセルは白ピクセルに変更される。なぜならば
この黒ピクセルがノイズである可能性が非常に高いから
である。これに対応して黒ピクセルに囲まれた白ピクセ
ルは黒ピクセルに変更される。これは本発明の重要な特
徴である。なぜならばこの特徴はこれがないシステムに
較べて圧縮イメージファイルを１０％小さくできるから
である。フィルターを通された出力は、前述した圧縮の
ため、関連の圧縮器＃１等へ送られる。この方法ではピ
クセル単位で圧縮アルゴリズム変更する必要は全くな
い。

【０１５８】

【効果】以上に説明したように、本発明は走査で得られ
たイメージデータの走査線はスプリッターを使用して複
数のチャンネルに分割され、文書の走査開始後、全文書
の走査完了まで、イメージデータは並列処理される。こ
のためデータのスループットは単一チャンネル処理によ
るよりも非常に増大できる。

【０１５９】その場合、複数のチャンネル各々において
例えば６ビットバイトのデータが２進数にしきい化され
るが、しきい化すべきピクセル周囲の平均グレイスケー
ル値を与える検査ウインドウとスケーリング因子を含ん
だ一覧表とからウインドウ中央のピクセルをしきい化す
るので、しきい化におけるノイズ等によるエラーが除去
できる。

【０１６０】また、各チャンネルは少なくとも一つの重
複するピクセル領域を有し、その重畳するピクセル領域
を前記ウインドウを用いて処理することにより、複数チ
ャンネル間に不正なの「縫い目」が発生するのを回避で
きる。

【０１６１】圧縮は走査方向と垂直な方向に、ＣＣＩＴ
Ｔグループ４のような標準的圧縮アルゴリズムに従って
行うことができる。

【０１６２】以上のデータ処理において本発明方法およ
び装置ではイメージ処理に大容量の内部メモリが必要で
ない。

【０１６３】またデータ処理の前に文書全体のデータを
蓄積しておく必要がないので、本システムの入力から出
力までの潜在時間を最小限にすることができる。

【図面の簡単な説明】

【図１】本発明に基づくシステムの好ましい実施例をブ
ロック線図で示す全体図である。

【図２】図１に示すスキャナに関連するチャンネルと走
査線との関係を示す略線図である。

【図３】図１に示すスプリッターによりピクセルデータ
の走査線がどのように分離チャンネルに分割されるかを
示す略線図である。

【図４】ピクセルデータをしきい化するのに使用される
検査ウインドウの略線図である。

【図５】図４に示す位置と異なる位置にある検査ウイン
ドウを示す略線図である。

【図６】検査ウインドウ内でどのようにしきい化が行わ
れるかを示す略線図である。

【図７】本しきい化プロセスで使用されるいくつかのパ
ラメータを示す略線図である。

【図８】検査ウインドウで得られるデータの処理に関連
するいくつかのデータキュー（ａ）、行和キュー
（ｂ）、および第二行和キュー（ｃ）を示す略線図であ
る。

【図９】しきい化に使用される一覧表のパラメータを示
すグラフである。

【図１０】しきい化の手順で調整済みグレイスケール値
を使用する方法を示すグラフ（ａ）、および図６の一覧
表に含まれるオフセットおよびスケーリングの特徴を示
すグラフ（ｂ）である

【図１１】しきい化の一状況を表す線図である。

【図１２】しきい化の別の一状況を表す線図である。

【図１３】図１に示すスレッシュホルダーの一つについ
てしきい化がどのように実行されるかを示す略線図であ
る。

【図１４】図８に示すキューコントローラの詳細を示す
略線図である。

【図１５】図７に示す検査ウインドウに含まれる平均グ
レイスケール値を計算するのに使用されるプロセスを示
す略線図（ａ）、および検査ウインドウ内の中央ピクセ
ルをしきい化するのに使用される一覧表を示す略線図
（ｂ）である。

【図１６】図１に示す対象物１２の正面図で、その上の
いろいろの走査列を示す図である。

【図１７】メモリの略線図で、図１に示す圧縮器に関わ
る圧縮を開始するため、図１のスレッシュホルダーから
来るしきい化済み２進データをどのようにメモリ内に配
置するかを示す図である。

【図１８】どのように圧縮符号化を実行するかを示す略
線図である。

【図１９】いろいろの符号化状況に対するいろいろの符
号を示す図である。

【図２０】図１９に関して説明する符号化を実行する回
路を示す図である。

【図２１】図１に示す各チャンネル毎に設けられる、図
１のシステムに使用される圧縮器の全体図である。

【図２２】図２０に示す圧縮器の出力をＣＣＩＴＴグル
ープ４コードに翻訳する機能を行う回路（ａ）、図２１
の一覧表をアドレス指定するのに使用するいろいろのビ
ットポジション（ｂ）、および（ａ）のＲＯＭにおける
データの組織を示すメモリマップ（ｃ）を示す図であ
る。

【図２３】図２１に示すコードパッカーがどのように機
能するかを示す略線図である。

【図２４】図２１に示すいくつかのメモリに対するメモ
リ組織を示す略線図である。

【図２５】走査線内の個々のピクセルが図１に示すスプ
リッターへ進む前にどのように組織化されるかを示す図
（ａ）、およびピクセルシーケンス変換回路を示す図
（ｂ）である。

【図２６】本発明の第二実施例でチャンネルがどのよう
に分割されるかを示す略線図である。

【図２７】図２６に示す第二実施例に関連するピクセル
群および行和の割当を示す略線図である。

【図２８】図２６に示す第二実施例に関連するメモリデ
ータの配列を示す略線図である。

【図２９】図２６に示す第二実施例に使用する一覧表で
ある。

【図３０】図２６に示す第二実施例に関連するいろいろ
のピクセル群の略線図である。

【図３１】前記第二実施例に関連するいくつかのピクセ
ルキューを示す略線図である。

【図３２】図２６に示す第二実施例で使用するアドレス
指定方式を示す略線図である。

【図３３】図２６に示す第二実施例に関連する回路の略
線図である

【図３４】図２６に示す第二実施例でいくつかの行和が
どのように扱われるかを示す図である。

【図３５】チャンネルスレッシュホルダー高に何が含ま
れるかを示す略線図である。

【図３６】換算係数「ｒ」でいろいろのピクセル群を示
す略線図である。

【図３７】いろいろのチャンネル数に対する負荷分布を
示す一覧表である。

【図３８】フレーム高（Ｆ．Ｈ．）に対するチャンネル
イメージ高（ＣＩＨ）の関係を示す略線図である。

【図３９】各チャンネルに対して第一ピクセルポジショ
ンおよび最終ピクセルポジションがどのように決定され
るかを示す略線図である。

【図４０】メモリキューがどのように確立されるかを示
す略線図である。

【図４１】行和キューがどのように確立されるかを示す
略線図である。

【図４２】スプリッターの第二実施例に使用する行加算
器の略線図である。

【図４３】関連チャンネル重複部分内に含まれるピクセ
ルがどのように除去されるかを示す略線図である。

【図４４】図４３に示す回路と関係をもつ回路を示す略
線図である。

【図４５】本システムで使用するコンフィギュレーショ
ンプロセスに使用するコントローラの略線図である。

【図４６】重複除去プロセスを示す略線図である。

【図４７】本発明の第二実施例に使用するオーバーヘッ
ドピクセルに関連する一覧表である。

【図４８】図１に示すスレッシュホルダーを示すブロッ
ク線図である。

【符号の説明】

１０本システム３０-１ないし３０-４ピクセルデータのチャンネル６６ウインドウ１３８平均グレイスケール値計算回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年４月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図９】しきい化に使用される一覧図表のパラメータを
示すグラフである。

【図１０】しきい化の手順で調整済みグレイスケール値
を使用する方法を示すグラフ（ａ）、および図６中のブ
ロック５８−１に示すオフセットおよびスケーリングの
特徴を示すグラフ（ｂ）である。

【図１１】しきい化の一状況を表す線図である。

【図１２】しきい化の別の一状況を表す線図である。

【図１５】図７に示す検査ウインドウに含まれる平均グ
レイスケール値を計算するのに使用されるプロセスを示
す略線図（ａ）、および検査ウインドウ内の中央ピクセ
ルをしきい化するのに使用される一覧図表を示す略線図
（ｂ）である。

【図２２】図２０に示す圧縮器の出力をＣＣＩＴＴグル
ープ４コードに翻訳する機能を行う回路（ａ）、図２１
中の一覧図表（ブロック２１６）をアドレス指定するの
に使用するいろいろのビットポジション（ｂ）、および
（ａ）のＲＯＭにおけるデータの組織を示すメモリマッ
プ（ｃ）を示す図である。

【図２９】図２６に示す第二実施例に使用する一覧図表
である。

【図３３】図２６に示す第二実施例に関連する回路の略
線図である。

【図３７】いろいろのチャンネル数に対する負荷分布を
示す一覧図表である。

【図４６】重複除去プロセスを示す略線図である。

【図４７】本発明の第二実施例に使用するオーバーヘッ
ドピクセルに関連する一覧図表である。

【符号の説明】１０本システム３０−１ないし３０−４ピクセルデータのチャンネル６６ウインドウ１３８平均グレイスケール値計算回路

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図２】

【図４】

【図５】

【図１１】

【図１２】

【図１】

【図３】

【図６】

【図９】

【図２９】

【図７】

【図１６】

【図１７】

【図８】

【図１０】

【図３０】

【図４７】

【図１３】

【図１４】

【図１８】

【図２４】

【図３６】

【図１５】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２５】

【図３１】

【図３８】

【図２６】

【図２７】

【図２８】

【図３２】

【図３３】

【図３４】

【図３５】

【図４２】

【図３７】

【図４５】

【図３９】

【図４０】

【図４６】

【図４１】

【図４３】

【図４４】

【図４８】

Claims

【特許請求の範囲】

【請求項１】ピクセルからなる連続的走査線（連続的ピ
クセル走査線）として得られたイメージデータをしきい
化する方法であって、各該走査線内の各ピクセルがグレ
イスケール値を有する場合に（ａ）しきい化すべき中央のピクセルを含んだマトリッ
クス状の前記ピクセルを所定数含む検査ウインドウを設
定するステップと、（ｂ）Ｎを整数、２^Nは該所定数の最大公約数、２^Fは該
所定数を該最大公約数で除して得られるスケーリング因
子、Ｆは０より大きく１より小さい数とするとき、必要
に応じて２^N因子および２^F因子を決定するステップと、（ｃ）該スケーリング一覧表を与えるステップにして該
一覧表に第一および第二アドレスを与えると該表からそ
の出力としてしきい値を与える前記一覧表を与えるステ
ップと、（ｄ）該検査ウインドウ内のピクセルのグレイスケール
値を加算して総和を与えるステップと、（ｅ）該総和を該２^N 因子で除して該第一アドレスを
発生するステップと、（ｆ）しきい化すべき該中央ピクセルのグレイスケール
値を該第二アドレスとして利用するステップと、（ｇ）該第一および第二アドレスを該一覧表に与えて該
中央ピクセルに対する該しきい値出力を与えるステップ
とを含むイメージデータしきい化方法。
【請求項２】ピクセルからなる連続的走査線（連続的ピ
クセル走査線）として得られたイメージデータをしきい
化する方法であって、各該走査線内の各ピクセルがデジ
タルグレイスケール値を有する場合に（ａ）しきい値を設定すべき中央のピクセルを含んだマ
トリックス状の前記ピクセルを所定数含む検査ウインド
ウを設定するステップにして該マトリックスが列および
行を含み、前記連続的走査線が該列を形成する前記検査
ウインドウ設定ステップと、（ｂ）該マトリックスの該行を与えるべく該検査ウイン
ドウ内の該ピクセル走査線数を所定数累積するステップ
にして該行が該走査線に垂直であり、かつ前記イメージ
データがしきい化された後は該所定数の行を用いて該イ
メージデータを圧縮するためのＣＣＩＴＴ圧縮アルゴリ
ズムを使用することを可能ならしめる前記走査線累積ス
テップと、（ｃ）該スケーリング因子が含まれる一覧表を設定する
ステップにして該一覧表に第一および第二アドレスを与
えると該表からその出力としてしきい値を与える前記一
覧表設定ステップと、（ｄ）該検査ウインドウ内のピクセルのグレイスケール
値を加算して総和を与えるステップと、（ｅ）該検査ウインドウ内の該ピクセル所定数を最大公
約数で除して得られるスケーリング因子を２^Fとすると
き、該総和を該２^N因子で除して該第一アドレスを発生
するステップと、（ｆ）しきい化すべき該中央ピクセルのグレイスケール
値を該第二アドレスとして利用するステップと、（ｇ）該第一および第二アドレスを該一覧表に与えて該
中央ピクセルに対する該しきい値出力を与えるステップ
とを含むイメージデータしきい化方法。
【請求項３】文書を走査して得られるイメージデータを
処理する装置であって、ピクセルからなる連続的走査線（連続的ピクセル走査
線）を発生すべく該文書を走査する手段と、該走査線内の該ピクセル各々に対してディジタルグレイ
スケール値を発生すべく該走査線内の該ピクセルを処理
する手段と、各々のピクセル走査線を複数の処理チャンネルに分割す
る手段にして各処理チャンネルが該走査線の所定数ピク
セル、開始ピクセル、および終了ピクセルを含むと共
に、該開始および終了ピクセルに隣接する所定数のピク
セルを有するようにされた前記ピクセル走査線分割手段
と、該走査線内の各ピクセルに対してグレイスケール値のし
きい化に使用する検査ウインドウを含む検査ウインドウ
手段にして該走査線に関連した処理チャンネル中のピク
セルに沿って該検査ウインドウが移動するときはしきい
化すべきピクセルを該検査ウインドウの中央に出現さ
せ、しきい化すべきピクセルが該走査線の処理チャンネ
ル内の開始ピクセルまたは終了ピクセルの近辺に存在す
るときは該隣接ピクセルをしきい化のために使用する前
記検査ウインドウ手段と、各該処理チャンネル内のピクセル各々を並列にしきい化
する一覧表を含むしきい化手段にして該一覧表を介して
各該処理チャンネル毎に該しきい化が実行される前記ピ
クセルしきい化手段とを含むイメージデータ処理装置。
【請求項４】ディジタルグレイスケール値を有するピク
セルからなる連続的走査線（連続的ピクセル走査線）と
して得られたイメージデータをしきい化する装置であっ
て、しきい化すべき中央ピクセルを含んだマトリックス状の
前記ピクセルを所定数含む検査ウインドウを含む検査ウ
インドウ手段にして該マトリックスが列および行を含
み、該連続的ピクセル走査線が該列を形成するようにさ
れた検査ウインドウ手段と、該マトリックスの該行を与えるべく該検査ウインドウ内
の該ピクセル走査線を所定数累積する累積手段にして該
行が該走査線に垂直であり、かつ前記イメージデータを
しきい化した後は該所定数の行を用いて該イメージデー
タを圧縮するためのＣＣＩＴＴ圧縮アルゴリズムを使用
することを可能ならしめる前記ピクセル走査線累積手段
と、該スケーリング因子が含まれる一覧表にして該一覧表に
第一および第二アドレスを与えると該表からその出力と
してしきい値を与える前記一覧表と、該検査ウインドウ内のピクセルのグレイスケール値を加
算して総和を与える総和手段と、該検査ウインドウ内の該ピクセル所定数を最大公約数で
除して得られるスケーリング因子を２^Fとするとき、該
総和を該２^N因子で除して該第一アドレスを発生する手
段と、該第一および第二アドレスを該一覧表に与えて該中央ピ
クセルに対する該しきい値出力を与える手段とを含むイ
メージデータしきい化装置。
【請求項５】文書を走査して得られピクセルからなる連
続的走査線（連続的ピクセル走査線）の形態で与えられ
るイメージデータを処理するシステムを構築する方法で
あって、（ａ）ピクセル走査線内のピクセル数を使用してピクセ
ルフレーム高を表すステップと、（ｂ）該ピクセルフレーム高を、各々にチャンネルイメ
ージ高を有する複数の処理チャンネルに分離するステッ
プにして、検査ウインドウを得るためピクセル走査線に
沿って所定数のピクセルを使用するフレーム高分離ステ
ップと、（ｃ）重複するピクセル群の少なくとも一つを各該処理
チャンネルに加えて各該処理チャンネル毎にチャンネル
スレッシュホルダー高に到達させるステップと、（ｄ）各該処理チャンネル毎に走査線ピクセル番号（Ｓ
ＳＰＮ）および終了走査線ピクセル番号（ＥＳＰＮ）をチャンネル＃０について：ＳＳＰＮ₀＝０ＥＳＰＮ₀＝ＳＳＰＮ₀＋（ＣＴＨ₀−１）チャンネル＃１について：ＳＳＰＮ₁＝ＥＳＰＮ₀−
（ＫＤｙ＋１）ＥＳＰＮ₁＝ＳＳＰＮ₁＋（ＣＴＨ₁−１）チャンネル＃０について：ＳＳＰＮ_n＝ＥＳＰＮ_n-1
−（ＫＤｙ＋１）ＥＳＰＮ_n＝ＳＳＰＮ_n＋（ＣＴＨ_n−１）ただし、ＣＴＨ＝チャンネルスレッシュホルダー高、ＫＤｙ＝該検査ウインドウに対する、該ピクセル走査線
に沿った所定ピクセル数のようにチャンネル＃０から始め、チャンネル＃ｎで終
了するように割り当てるステップとを含むシステム構築
方法。