JPH05334388A - Automatic generation system for hardware description - Google Patents
Automatic generation system for hardware descriptionInfo
- Publication number
- JPH05334388A JPH05334388A JP4142526A JP14252692A JPH05334388A JP H05334388 A JPH05334388 A JP H05334388A JP 4142526 A JP4142526 A JP 4142526A JP 14252692 A JP14252692 A JP 14252692A JP H05334388 A JPH05334388 A JP H05334388A
- Authority
- JP
- Japan
- Prior art keywords
- hardware description
- circuit
- data
- conversion rule
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は変換ルールデータを用い
て論理回路のハードウェア記述を自動生成するハードウ
ェア記述自動生成方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hardware description automatic generation system for automatically generating a hardware description of a logic circuit using conversion rule data.
【0002】[0002]
【従来の技術】従来のハードウェア記述生成方式では、
論理部品のピン数に対応する変換ルールデータを人手に
よって生成する必要があった。2. Description of the Related Art In the conventional hardware description generation method,
It was necessary to manually generate the conversion rule data corresponding to the number of pins of the logic component.
【0003】[0003]
【発明が解決しようとする課題】この従来のハードウェ
ア記述生成方式は、論理部品のピン数に対応する変換ル
ールデータを生成するため、論理部品の数だけの変換ル
ールデータを必要とし、変換ルールデータの数が膨大と
なり、また変換ルールデータ生成のために多くの工数を
要するという問題点があった。In this conventional hardware description generation method, conversion rule data corresponding to the number of pins of a logical component is generated, so conversion rule data corresponding to the number of logical components is required. There is a problem that the number of data becomes huge and a lot of man-hours are required to generate the conversion rule data.
【0004】[0004]
【課題を解決するための手段】本発明のハードウェア記
述自動生成方式は、論理回路を表現する回路図から回路
の論理機能を表すハードウェア記述言語を生成する際
に、論理部品のピン数にダイナミックに対応できる変換
ルールデータを用いてハードウェア記述言語を自動生成
することを特徴とする。According to the automatic hardware description generation method of the present invention, the number of pins of a logic component is determined when a hardware description language representing a logical function of a circuit is generated from a circuit diagram representing the logic circuit. The feature is that the hardware description language is automatically generated using the conversion rule data that can be dynamically supported.
【0005】そして、前記論理回路の論理接続を抽出す
る論理接続抽出部と、前記論理部品の前記ピン数にダイ
ナミックに対応できる前記変換ルールデータを用いて論
理接続情報をハードウェア記述言語に変換する記述生成
部とを有するハードウェア記述生成装置を備えている。Then, the logic connection information is converted into a hardware description language by using a logic connection extraction unit for extracting the logic connection of the logic circuit and the conversion rule data capable of dynamically corresponding to the number of pins of the logic component. A hardware description generation device having a description generation unit is provided.
【0006】また、入出力装置を備え、前記ハードウェ
ア記述生成装置が生成した前記ハードウェア記述言語を
前記入出力装置の表示部に表示するようにしてもよい。Further, an input / output device may be provided, and the hardware description language generated by the hardware description generation device may be displayed on the display unit of the input / output device.
【0007】[0007]
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明のハードウェア記述自動生成方式の一
実施例を示すブロック図、図2は図1におけるハードウ
ェア記述生成装置の動作手順を示すフローチャート、図
3は図1における変換ルールデータの一例を示す図でn
ビットカウンタの変換ルールデータの一例である。また
図4は図3に示す変換ルールデータを用いて生成したハ
ードウェア記述言語の一例を示す図で、2ビッドカウン
タと4ビットカウンタからそれぞれ生成したハードウェ
ア記述言語の一例である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. 1 is a block diagram showing an embodiment of a hardware description automatic generation system of the present invention, FIG. 2 is a flow chart showing an operation procedure of the hardware description generation device in FIG. 1, and FIG. 3 is an example of conversion rule data in FIG. In the figure showing
It is an example of conversion rule data of a bit counter. FIG. 4 is a diagram showing an example of the hardware description language generated using the conversion rule data shown in FIG. 3, and is an example of the hardware description language generated from the 2-bit counter and the 4-bit counter, respectively.
【0008】本実施例は図1に示すように、入出力装置
1と、演算処理装置2と、データ記憶装置3と、ハード
ウェア記述生成装置4とからなり、ハードウェアまたは
ソフトウェアで構成されている。データ記憶装置3には
論理回路図の回路図データ31と論理部品のピン数にダ
イナミックに対応できる変換ルールデータ32とハード
ウェア記述データ33とを記憶する。ハードウェア記述
生成装置4は論理接続抽出部41と、記述生成部42と
から構成される。As shown in FIG. 1, this embodiment comprises an input / output device 1, an arithmetic processing device 2, a data storage device 3 and a hardware description generation device 4, and is composed of hardware or software. There is. The data storage device 3 stores circuit diagram data 31 of a logic circuit diagram, conversion rule data 32 that can dynamically correspond to the number of pins of a logic component, and hardware description data 33. The hardware description generation device 4 is composed of a logical connection extraction unit 41 and a description generation unit 42.
【0009】続いて本実施例のハードウェア記述生成装
置の動作について図2,〜図4を併用して説明する。ま
ず、論理接続抽出部41は演算処理装置2を介してデー
タ記憶装置3から回路図データ31を読み込む(ステッ
プS10)。ここで回路図データが無ければ変換ルール
データ読込み(S13)へ進み、回路図データ31が有
ればこの回路図データ31から論理部品を認識し、更に
ピン数のカウントを行い(S11)、読み込んだ回路図
データ31から回路の接続を抽出する(S12)。Next, the operation of the hardware description generation apparatus of this embodiment will be described with reference to FIGS. First, the logical connection extraction unit 41 reads the circuit diagram data 31 from the data storage device 3 via the arithmetic processing unit 2 (step S10). If there is no circuit diagram data, the process proceeds to reading conversion rule data (S13). If there is circuit diagram data 31, the logic component is recognized from this circuit diagram data 31, and the number of pins is further counted (S11) and read. The circuit connection is extracted from the circuit diagram data 31 (S12).
【0010】次に、記述生成部42では、図3に示すよ
うな変換ルールデータ32をデータ記憶装置3から読み
込む(S13)。ここでは論理部品に対応する変換ルー
ルデータを検索して読み込む。次に論理部品のピン数に
対応するハードウェア記述と、抽出した回路接続のハー
ドウェア記述言語を生成する(S14)。Next, the description generation section 42 reads the conversion rule data 32 as shown in FIG. 3 from the data storage device 3 (S13). Here, the conversion rule data corresponding to the logical component is searched and read. Next, a hardware description corresponding to the number of pins of the logical component and a hardware description language of the extracted circuit connection are generated (S14).
【0011】生成されたハードウェア記述データ33を
演算処理装置3に記憶し、さらに演算処理装置2はこの
ハードウェア記述データ33を読み出して入出力装置1
に出力し、図4に示すようなハードウェア記述言語が表
示される。The generated hardware description data 33 is stored in the arithmetic processing unit 3, and the arithmetic processing unit 2 further reads this hardware description data 33 and outputs it to the input / output unit 1.
, And the hardware description language as shown in FIG. 4 is displayed.
【0012】[0012]
【発明の効果】以上説明したように本発明のハードウェ
ア記述自動生成方式は、回路の論理部品のピン数にダイ
ナミックに対応できる変換ルールデータを用いることに
より、変換ルールデータの数を削減し、変換ルールデー
タ生成の工数を削減できるという効果を有する。As described above, the automatic hardware description generation method of the present invention reduces the number of conversion rule data by using the conversion rule data which can dynamically correspond to the number of pins of the logic parts of the circuit. This has the effect of reducing the man-hours for generating conversion rule data.
【図1】本発明のハードウェア記述自動生成方式の一実
施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a hardware description automatic generation system of the present invention.
【図2】図1におけるハードウェア記述生成装置の動作
手順を示すフローチャートである。FIG. 2 is a flowchart showing an operation procedure of the hardware description generation device in FIG.
【図3】図1における変換ルールデータの一例を示す図
である。3 is a diagram showing an example of conversion rule data in FIG.
【図4】図3に示す変換ルールデータを用いて生成した
ハードウェア記述言語の一例を示す図である。4 is a diagram showing an example of a hardware description language generated using the conversion rule data shown in FIG.
1 入出力装置 2 演算処理装置 3 データ記憶装置 4 ハードウェア記述生成装置 31 回路図データ 32 変換ルールデータ 33 ハードウェア記述データ 41 論理接続抽出部 42 記述生成部 1 Input / output device 2 Arithmetic processing device 3 Data storage device 4 Hardware description generation device 31 Circuit diagram data 32 Conversion rule data 33 Hardware description data 41 Logical connection extraction unit 42 Description generation unit
Claims (3)
理機能を表すハードウェア記述言語を生成する際に、論
理部品のピン数にダイナミックに対応できる変換ルール
データを用いてハードウェア記述言語を自動生成するこ
とを特徴とするハードウェア記述自動生成方式。1. When generating a hardware description language that represents a logical function of a circuit from a circuit diagram that represents a logic circuit, the hardware description language is defined by using conversion rule data that can dynamically correspond to the number of pins of a logical component. A hardware description automatic generation method characterized by automatic generation.
接続抽出部と、前記論理部品の前記ピン数にダイナミッ
クに対応できる前記変換ルールデータを用いて論理接続
情報をハードウェア記述言語に変換する記述生成部とを
有するハードウェア記述生成装置を備えることを特徴と
する請求項1記載のハードウェア記述自動生成方式。2. The logical connection information is converted into a hardware description language by using a logical connection extraction unit that extracts a logical connection of the logical circuit and the conversion rule data that can dynamically correspond to the number of pins of the logical component. The hardware description automatic generation system according to claim 1, further comprising a hardware description generation device having a description generation unit.
述生成装置が生成した前記ハードウェア記述言語を前記
入出力装置の表示部に表示することを特徴とする請求項
2記載のハードウェア記述自動生成方式。3. The automatic hardware description according to claim 2, further comprising an input / output device, wherein the hardware description language generated by the hardware description generation device is displayed on a display unit of the input / output device. Generation method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4142526A JPH05334388A (en) | 1992-06-03 | 1992-06-03 | Automatic generation system for hardware description |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4142526A JPH05334388A (en) | 1992-06-03 | 1992-06-03 | Automatic generation system for hardware description |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05334388A true JPH05334388A (en) | 1993-12-17 |
Family
ID=15317411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4142526A Withdrawn JPH05334388A (en) | 1992-06-03 | 1992-06-03 | Automatic generation system for hardware description |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05334388A (en) |
-
1992
- 1992-06-03 JP JP4142526A patent/JPH05334388A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060070085A1 (en) | System and method for pervasive computing with a portable non-volatile memory device | |
JPH07191840A (en) | Automatic program generator | |
JPH05334388A (en) | Automatic generation system for hardware description | |
JPH0194431A (en) | Software parts synthesizer | |
JPH05225286A (en) | Circuit element connection retrieval system | |
JPH03127140A (en) | Program dynamic generation system | |
JP3574458B2 (en) | Data evaluation system | |
JPH0448386A (en) | Circuit element retrieval system | |
JP3305343B2 (en) | Dictionary editing device | |
JPH10187884A (en) | Character recognizing device and recording medium | |
JPH04314172A (en) | Image data registering system | |
JP2973520B2 (en) | Display method in electronic document editing device | |
JPH11120029A (en) | Software test data generation support method | |
JPH0580992A (en) | Output system for procedure-function relation chart | |
JPH06124186A (en) | Device and method for displaying document data | |
JPH0896010A (en) | Display device for simulation result of logic circuit | |
JPH06118914A (en) | Automatic demonstration device | |
JPH04213725A (en) | Automatic generating system for test program | |
JPH04299437A (en) | On-line program processing system | |
JPH04323727A (en) | Arithmetic processing system | |
JPH05233728A (en) | Picture data processor | |
JPS61199132A (en) | Test data generating system for full screen menu | |
JPH04125776A (en) | Function element retrieving system | |
JPH027121A (en) | Command input control system for program | |
JPH0822399A (en) | Verifying system of information processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |