JPH04323727A - Arithmetic processing system - Google Patents
Arithmetic processing systemInfo
- Publication number
- JPH04323727A JPH04323727A JP3092552A JP9255291A JPH04323727A JP H04323727 A JPH04323727 A JP H04323727A JP 3092552 A JP3092552 A JP 3092552A JP 9255291 A JP9255291 A JP 9255291A JP H04323727 A JPH04323727 A JP H04323727A
- Authority
- JP
- Japan
- Prior art keywords
- data
- format
- conversion
- arithmetic processing
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 12
- 238000003672 processing method Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は演算処理方式に関し、特
に高速に演算処理を行うための演算処理方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arithmetic processing method, and more particularly to an arithmetic processing method for performing arithmetic processing at high speed.
【0002】0002
【従来の技術】従来の演算処理方式は、新しい内部形式
をサポートする際に、新しいデータ形式を設けずに文字
列で代用し、文字列を内部形式に変換してから演算を行
い、その結果を元の文字列に変換していた。[Background Art] When supporting a new internal format, conventional arithmetic processing methods do not provide a new data format, instead use a character string, convert the string to the internal format, perform the calculation, and then perform the calculation. was converted to the original string.
【0003】0003
【発明が解決しようとする課題】上述した従来の演算処
理方式は、1回の演算毎に、外部形式から内部形式、内
部形式から外部形式の変換を行うために、演算速度が遅
いという欠点を有している。[Problems to be Solved by the Invention] The above-mentioned conventional arithmetic processing method has the disadvantage of slow arithmetic speed because it converts from external format to internal format and from internal format to external format for each operation. have.
【0004】本発明の目的は、演算処理と出力処理とで
必要なときにだけ変換処理を行うことにより、変換処理
回数を減らして、演算処理を高速に行える演算処理方式
を提供することにある。An object of the present invention is to provide an arithmetic processing method that can reduce the number of conversion processes and perform high-speed arithmetic processing by performing conversion processing only when necessary for arithmetic processing and output processing. .
【0005】[0005]
【課題を解決するための手段】本発明の演算処理方式は
、演算できるデータ形式である計算機の新しい内部形式
を持ったデータの2項演算を行う演算処理方式において
、データをコンソールに表示できるデータ形式である外
部形式で入力する入力処理と、前記外部形式から前記内
部形式への変換を必要とするか否かを各データのフラグ
により判定する第1の変換判定ステップを持つ演算処理
と、前記内部形式から前記外部形式への変換を必要とす
るか否かを前記フラグにより判定する第2の変換判定ス
テップを持つ出力処理とを備えて構成されている。[Means for Solving the Problems] The arithmetic processing method of the present invention is an arithmetic processing method that performs binary operations on data that has a new internal format of a computer, which is a data format that can be operated on. an arithmetic process having a first conversion determination step of determining whether or not conversion from the external format to the internal format is required based on a flag of each data; and an output process having a second conversion determination step of determining whether or not conversion from the internal format to the external format is required based on the flag.
【0006】[0006]
【実施例】以下に、本発明の実施例について図面を参照
して説明する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【0007】図1は本発明の演算処理方式の一実施例を
示すフローチャートである。本実施例は、図1に示すよ
うに、演算データの入力処理1と、演算処理2,3,…
n−1と、出力処理nとから構成されている。入力処理
1は、データを外部形式で入力する。FIG. 1 is a flowchart showing an embodiment of the arithmetic processing method of the present invention. As shown in FIG. 1, this embodiment includes calculation data input processing 1, calculation processing 2, 3,...
n-1, and output processing n. Input processing 1 inputs data in an external format.
【0008】図2は本実施例の演算処理の一例を示すフ
ローチャートである。図2に示すように、演算処理は、
内部形式で行われ、まず、1項目のデータが外部形式で
あるか内部形式であるかを判定し(ステップ21)、外
部形式であれば内部形式に変換する(ステップ22)。
次に、2項目のデータも同様に、外部形式であるか内部
形式であるかを判定し、必要であれば変換を行う(ステ
ップ23、24)。そして、最後に演算を行う(ステッ
プ25)。FIG. 2 is a flowchart showing an example of arithmetic processing in this embodiment. As shown in Figure 2, the calculation process is
First, it is determined whether one item of data is in external format or internal format (step 21), and if it is in external format, it is converted to internal format (step 22). Next, it is similarly determined whether the two items of data are in external format or internal format, and conversion is performed if necessary (steps 23 and 24). Finally, calculation is performed (step 25).
【0009】演算処理3,…n−1では、先の演算処理
2,3,…n−2の結果が演算データとして使われる場
合に、その演算データは内部形式であるために、外部形
式から内部形式への変換処理を必要としない。外部形式
か内部形式かは、各々のデータの先頭に持っているフラ
グにより判定する。In calculation processing 3,...n-1, when the results of previous calculation processing 2, 3, ...n-2 are used as calculation data, the calculation data is in internal format, so it is not possible to convert it from external format. No conversion process to internal format is required. Whether the data is in external format or internal format is determined by the flag at the beginning of each piece of data.
【0010】図3は本実施例の出力処理の一例を示すフ
ローチャートである。全ての演算処理が終了し、演算結
果を出力するには、外部形式でなければならず、図3に
示すように、出力データが内部形式か外部形式かの判定
を行い(ステップ31)、内部形式であれば外部形式に
変換して(ステップ32)、出力する(ステップ33)
。FIG. 3 is a flowchart showing an example of the output processing of this embodiment. After all calculation processing is completed, in order to output the calculation result, it must be in external format.As shown in Figure 3, it is determined whether the output data is in internal format or external format (step 31). If it is, convert it to an external format (step 32) and output it (step 33).
.
【0011】[0011]
【発明の効果】図1の演算処理2でY=(A+B)、演
算処理3でZ=(Y×C)、演算処理4でX=(Z÷B
)の演算を行った場合に、従来の方法では、各演算処理
の前後で変換処理を行っていたために、3×3で合計9
回の変換処理が必要であるが、本発明の演算処理方式で
は、データA,B,Cの外部形式から内部形式への変換
処理と結果Xの内部形式から外部形式への変換処理の合
計4回の変換処理となり、変換処理回数を減らすので、
演算速度を向上することができるという効果がある。[Effect of the invention] In the calculation process 2 of FIG. 1, Y=(A+B), in the calculation process 3, Z=(Y×C), and in the calculation process 4,
), in the conventional method, conversion processing was performed before and after each calculation process, resulting in a total of 9
However, in the arithmetic processing method of the present invention, the conversion processing of data A, B, C from the external format to the internal format, and the conversion processing of the result X from the internal format to the external format, a total of 4 This reduces the number of conversion processes, so
This has the effect of improving calculation speed.
【図1】本発明の演算処理方式の一実施例を示すフロー
チャートである。FIG. 1 is a flowchart showing an embodiment of the arithmetic processing method of the present invention.
【図2】本実施例の演算処理の一例を示すフローチャー
トである。FIG. 2 is a flowchart showing an example of arithmetic processing in this embodiment.
【図3】本実施例の出力処理の一例を示すフローチャー
トである。FIG. 3 is a flowchart showing an example of output processing in this embodiment.
1 入力処理 2,3,〜n−1 演算処理 n 出力処理 1 Input processing 2, 3, ~n-1 Arithmetic processing n Output processing
Claims (1)
新しい内部形式を持ったデータの2項演算を行う演算処
理方式において、データをコンソールに表示できるデー
タ形式である外部形式で入力する入力処理と、前記外部
形式から前記内部形式への変換を必要とするか否かを各
データのフラグにより判定する第1の変換判定ステップ
を持つ演算処理と、前記内部形式から前記外部形式への
変換を必要とするか否かを前記フラグにより判定する第
2の変換判定ステップを持つ出力処理とを備えることを
特徴とする演算処理方式。[Claim 1] In an arithmetic processing method that performs binary operations on data that has a new internal format of a computer that is a data format that can be operated on, an input process that inputs data in an external format that is a data format that can be displayed on a console; arithmetic processing having a first conversion determination step of determining whether or not conversion from the external format to the internal format is required based on a flag of each data; and an output process having a second conversion determination step of determining whether or not the conversion is to be performed based on the flag.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3092552A JPH04323727A (en) | 1991-04-24 | 1991-04-24 | Arithmetic processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3092552A JPH04323727A (en) | 1991-04-24 | 1991-04-24 | Arithmetic processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04323727A true JPH04323727A (en) | 1992-11-12 |
Family
ID=14057568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3092552A Pending JPH04323727A (en) | 1991-04-24 | 1991-04-24 | Arithmetic processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04323727A (en) |
-
1991
- 1991-04-24 JP JP3092552A patent/JPH04323727A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006155663A (en) | Method and system for performing boolean operation on bit strings using maximal bit slice | |
JPH04323727A (en) | Arithmetic processing system | |
JPH0736149B2 (en) | Shift flag generation circuit | |
JP3110072B2 (en) | Pre-normalization circuit | |
JP2728534B2 (en) | Byte position identification code setting processing method | |
JP3139011B2 (en) | Fixed-point processor | |
JP2868127B2 (en) | Blank reading device in lexical analysis | |
JP3251311B2 (en) | Sorting method for data representing numerical values | |
JPH06175822A (en) | Decimal arithmetic instruction processor | |
JPH03102265A (en) | Maximum value detecting circuit | |
JPS6316330A (en) | String converting system | |
JPS6155738A (en) | Determining system of operation mode | |
JPH0553759A (en) | Fixed decimal point arithmetic unit | |
JPH04130571A (en) | Numerical arithmetic system | |
JPH0546387A (en) | Screen display method | |
JPH0764768A (en) | Absolute value accumulator | |
JPH02259827A (en) | Record editing system | |
JPH0324619A (en) | Binary negative number display converter | |
JPH05334388A (en) | Automatic generation system for hardware description | |
JPH1021054A (en) | Arithmetic processor | |
JPH0764767A (en) | Adder | |
JPH0233624A (en) | High-speed code converting system | |
JPH04340127A (en) | Comparing method and comparator | |
JPH10333880A (en) | Method for restoring arithmetic error and device therefor, and computer readable recording medium for recording program for allowing computer to execute the same method | |
JPS63285689A (en) | Display graph scale reducing method |