JPH05333987A - Keyboard device - Google Patents

Keyboard device

Info

Publication number
JPH05333987A
JPH05333987A JP4138649A JP13864992A JPH05333987A JP H05333987 A JPH05333987 A JP H05333987A JP 4138649 A JP4138649 A JP 4138649A JP 13864992 A JP13864992 A JP 13864992A JP H05333987 A JPH05333987 A JP H05333987A
Authority
JP
Japan
Prior art keywords
key
vertical position
scan interval
operator
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4138649A
Other languages
Japanese (ja)
Inventor
Tetsuo Otsuka
鉄夫 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4138649A priority Critical patent/JPH05333987A/en
Publication of JPH05333987A publication Critical patent/JPH05333987A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate a sense of discomfort of an operator by balancing the processing speed of a host device with the operation speed of an operator, thereby realizing the optimum man-machine interface. CONSTITUTION:A scan interval controller 9 and a duplex communication controller 7 are provided in the keyboard. The scan interval controller 9 incorporates the scan interval register, and the scan intervals are controlled with a control instruction signal 10 from the host device. Thus, the processing speed of the host device can be balanced with the operation speed of an operator, and the sense of discomfort of the operator is eliminated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、日本語ワードプロセッ
サなどのOA機器に使用するキーボード装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a keyboard device used for office automation equipment such as a Japanese word processor.

【0002】[0002]

【従来の技術】従来、キーボード装置でのキーのONま
たはOFFの状態判定はキーマトリックス読み取り制御
装置がキーマトリックスに対してアドレスデコーダーを
介して一定間隔でキーの状態を巡回してチェックするス
キャンチェック方式であり、アドレスを変化させること
により、キーの縦位置が決定され、アドレスの変化と同
期して横位置のデータを読み取ることにより、キーのO
NまたはOFFの状態判定が可能であった。図2は従来
のキーボード装置のブロック図を示すものである。図2
(a)において、21はキーマトリックス読み取り制御装
置、22は縦位置アドレスデコーダー、23はキーマトリッ
クス、24はキーマトリックス読み取り制御装置からの縦
位置アドレス(複数ビット)、25は縦位置アドレスデコー
ダーにより選択された縦位置ライン、26は縦位置アドレ
スの変化と同期して読み取る横位置データ、27はキーマ
トリックスの交点で図2(b)の拡大図で示す如くスイッ
チSWが交差して配置される。28はホスト装置への読み
取りキーデータである。
2. Description of the Related Art Conventionally, in order to determine the ON or OFF state of a key in a keyboard device, a scan check in which a key matrix reading control device cyclically checks the state of the key matrix at regular intervals via an address decoder for the key matrix. This is a method in which the vertical position of the key is determined by changing the address, and by reading the data in the horizontal position in synchronization with the change in the address, the key O
The state determination of N or OFF was possible. FIG. 2 is a block diagram of a conventional keyboard device. Figure 2
In (a), 21 is a key matrix reading control device, 22 is a vertical position address decoder, 23 is a key matrix, 24 is a vertical position address (multiple bits) from the key matrix reading control device, and 25 is a vertical position address decoder. The vertical position line is shown, 26 is horizontal position data read in synchronization with the change in vertical position address, and 27 is the intersection of the key matrix, and the switches SW are arranged to intersect as shown in the enlarged view of FIG. 2B. Reference numeral 28 is read key data for the host device.

【0003】次に従来例の動作について説明する。図2
において、キーマトリックス読み取り制御装置21は常に
縦位置アドレス24を一定のスキャン間隔(図3を示
す)で巡回させ縦位置アドレスデコーダー22によりキー
マトリックス23の縦位置ライン0〜nを縦位置アドレス
デコーダーにより選択された縦位置ライン25により選択
する。このとき、キーマトリックス読み取り制御装置21
は縦位置アドレス24を変化させると同期して横位置デー
タ26を読み取る。図3はキー位置(m,n)が(1,1)に
あるキーがONされたときの読み取りタイミングを示し
ている。図3で、縦位置アドレス(ADRS)は一定のス
キャン間隔で0〜nを繰り返している。このとき縦位置
ライン(TLINE)0〜nは縦位置アドレス(ADRS)が該
当するラインのみその期間だけHレベルからLレベルに
なる。横位置データは縦位置アドレス(ADRS)を変化
させると同期して横位置データ(YDT)0〜mを読む。す
なわち、縦位置アドレス(ADRS)0のときには、キー
位置(m,0)のキーはいずれもONしていないため横位
置データ(YDT)0〜mはすべてHレベルとなりキーマト
リックス読み取り制御装置21は、縦位置アドレス(AD
RS)0のキーは何もONしていないと判断し、キーデ
ータ28をホスト装置には送らない。しかし、縦位置アド
レス(ADRS)1のときには、キー位置(1,1)のキー
がONしているため横位置データ(YDT)1は縦位置アド
レス(ADRS)1の期間HレベルからLレベルとなりキ
ーマトリックス読み取り制御装置21は、縦位置アドレス
(ADRS)1の横位置データ(YDT)1のキーはONして
いると判断し、キー位置(1,1)に該当する読み取りキ
ーデータ28をホスト装置に送る。また、キー位置(1,
1)のキーが次のスキャンタイミングまでONしている
場合は図3のように横位置データ(YDT)1のキーはON
していると判断する。このように、上記従来の方法でも
キー位置を読み取ることは可能であった。
Next, the operation of the conventional example will be described. Figure 2
In the above, the key matrix read control device 21 causes the vertical position address 24 to circulate at regular scan intervals (shown in FIG. 3) and causes the vertical position address decoder 22 to shift the vertical position lines 0 to n of the key matrix 23 by the vertical position address decoder. The vertical position line 25 is selected. At this time, the key matrix reading control device 21
Reads the horizontal position data 26 in synchronization with changing the vertical position address 24. FIG. 3 shows the reading timing when the key at the key position (m, n) is (1, 1) is turned on. In FIG. 3, the vertical position address (ADRS) repeats 0 to n at constant scan intervals. At this time, only the lines corresponding to the vertical position address (ADRS) of the vertical position lines (T LINE ) 0 to n are changed from the H level to the L level for that period. The horizontal position data (Y DT ) 0 to m are read in synchronization with the change of the vertical position address (ADRS). That is, when the vertical position address (ADRS) is 0, none of the keys at the key position (m, 0) are turned on, so that the horizontal position data (Y DT ) 0 to m are all at the H level. Is the vertical position address (AD
It is determined that the RS) 0 key is not turned on, and the key data 28 is not sent to the host device. However, at the vertical position address (ADRS) 1, since the key at the key position (1, 1) is ON, the horizontal position data (Y DT ) 1 is at the H level to the L level during the vertical position address (ADRS) 1. The key matrix reading controller 21 is the vertical position address.
It is determined that the key of the lateral position data (Y DT ) 1 of (ADRS) 1 is ON, and the read key data 28 corresponding to the key position (1, 1) is sent to the host device. Also, the key position (1,
When the key of 1) is ON until the next scan timing, the key of lateral position data (Y DT ) 1 is ON as shown in FIG.
Judge that you are doing. As described above, it was possible to read the key position by the above-mentioned conventional method.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の方法ではスキャン間隔が一定のため、日本語ワード
プロセッサのようにキーデータによりホスト装置の処理
内容が大きく異なる場合には操作者のキー操作と処理速
度が同期せず、不快感であった。本発明はこのような従
来の問題を解決するものであり、スキャン間隔を可変と
することにより操作者の不快感を解消したキーボード装
置を提供することを目的とするものである。
However, since the scan interval is constant in the above-mentioned conventional method, when the processing contents of the host device greatly differ depending on the key data as in a Japanese word processor, the operator's key operation and processing are performed. The speeds were not synchronized and I felt uncomfortable. The present invention solves such a conventional problem, and an object of the present invention is to provide a keyboard device which eliminates the operator's discomfort by making the scan interval variable.

【0005】[0005]

【課題を解決するための手段】本発明は上記目的を達成
するために、スキャン間隔制御装置と双方向通信機能を
キーボード装置内に設け、ホスト装置からの制御命令に
より、スキャン間隔を換えることにより、ホスト装置の
処理速度と操作者との操作速度の調和を計り、操作者の
不快感を解消するものである。
In order to achieve the above object, the present invention provides a scan interval control device and a bidirectional communication function in a keyboard device, and changes a scan interval by a control command from a host device. The processing speed of the host device and the operation speed of the operator are harmonized to eliminate the operator's discomfort.

【0006】[0006]

【作用】したがって本発明によれば、従来ホスト装置の
処理速度と操作者との操作速度の不調和なくすことによ
りマン・マシンインターフェースを最適にし、操作者の
不快感を解消することができる。
Therefore, according to the present invention, the man-machine interface can be optimized and the operator's discomfort can be eliminated by eliminating the inconsistency between the processing speed of the conventional host device and the operation speed of the operator.

【0007】[0007]

【実施例】図1は本発明の一実施例のキーボード装置の
構成を示すブロック図である。図1において、1はキー
マトリックス読み取り制御装置、2は縦位置アドレスデ
コーダー、3はキーマトリックス、4はキーマトリック
ス読み取り制御装置からの縦位置アドレス(複数ビッ
ト)、5は縦位置アドレスデコーダー2により選択され
た縦位置ライン、6は縦位置アドレス4の変化と同期し
て読み取る横位置データ、7は双方向通信制御装置、8
はホスト装置への読み取りキーデータ、9はスキャン間
隔制御装置、10はホスト装置からの制御命令信号、11は
キーマトリックス読み取り制御装置1からのキーコード
データ、12は双方向通信制御装置7からの制御命令コー
ド、13はキーマトリックス読み取り制御装置1へのリー
ド同期タイミング信号である。
1 is a block diagram showing the configuration of a keyboard device according to an embodiment of the present invention. In FIG. 1, 1 is a key matrix read control device, 2 is a vertical position address decoder, 3 is a key matrix, 4 is a vertical position address (a plurality of bits) from the key matrix read control device, and 5 is selected by a vertical position address decoder 2. Vertical position line, 6 is horizontal position data read in synchronization with a change in vertical position address 4, 7 is a bidirectional communication control device, 8
Is a read key data to the host device, 9 is a scan interval control device, 10 is a control command signal from the host device, 11 is key code data from the key matrix read control device 1, and 12 is a bidirectional communication control device 7. A control command code, 13 is a read synchronization timing signal to the key matrix reading control device 1.

【0008】次に上記実施例動作について説明する。図
1において、キーマトリックス読み取り制御装置1はス
キャン間隔制御装置9が発生するリード同期タイミング
信号13により、一定のスキャン間隔で常に縦位置アドレ
ス4を巡回させ縦位置アドレスデコーダー2によりキー
マトリックス3の縦位置ライン0〜nを縦位置アドレス
デコーダー2により選択された縦位置ライン5により選
択する。このとき、キーマトリックス読み取り制御装置
1は縦位置アドレス4を変化させると同期して横位置デ
ータ6を読み取る。キーマトリックス読み取り制御装置
1が読み取ったキー位置情報は、該当するキーコードデ
ータ11として双方向通信制御装置7に送られ、双方向通
信制御装置7はホスト装置からの制御信号との競合具合
を確認して読み取りキーデータ8をホスト装置に送信す
る。また、双方向通信制御装置7はホスト装置からの制
御命令信号10を受信すると、その内容を解読して、スキ
ャン間隔制御装置9に必要な制御命令コード12のみをス
キャン間隔制御装置9に送る。スキャン間隔制御装置9
にはスキャン間隔レジスタが内蔵されており、このレジ
スタによりスキャン間隔を制御することによりリード同
期タイミング信号13を発生させる。すなわち、スキャン
間隔レジスタにより、従来例で説明した図3のスキャン
間隔を変化させるものである。したがって、ホスト装置
のソフトウェア・アプリケーションの状態により任意に
スキャン間隔が可変できることにより、最適なマン・マ
シンインターフェースが実現できる。
Next, the operation of the above embodiment will be described. In FIG. 1, the key matrix read controller 1 causes a vertical position address 4 to constantly circulate at a constant scan interval by a read synchronization timing signal 13 generated by a scan interval controller 9 and causes a vertical position address decoder 2 to vertically scan the key matrix 3. The position lines 0 to n are selected by the vertical position line 5 selected by the vertical position address decoder 2. At this time, the key matrix read control device 1 reads the horizontal position data 6 in synchronization with the change of the vertical position address 4. The key position information read by the key matrix reading control device 1 is sent to the bidirectional communication control device 7 as the corresponding key code data 11, and the bidirectional communication control device 7 confirms the competition with the control signal from the host device. Then, the read key data 8 is transmitted to the host device. When the bidirectional communication control device 7 receives the control command signal 10 from the host device, it decodes the content and sends only the control command code 12 necessary for the scan interval control device 9 to the scan interval control device 9. Scan interval control device 9
Has a scan interval register incorporated therein, and the read interval timing signal 13 is generated by controlling the scan interval by this register. That is, the scan interval register changes the scan interval in FIG. 3 described in the conventional example. Therefore, an optimum man-machine interface can be realized because the scan interval can be arbitrarily changed according to the state of the software application of the host device.

【0009】[0009]

【発明の効果】本発明は上記実施例より明らかなよう
に、以下に示す効果を有する。 (1)任意にスキャン間隔が可変できることにより、最適
なマン・マシンインターフェースが実現できる。 (2)ホスト装置の処理速度と操作者との操作速度の不調
和なくすことにより操作者の不快感を解消することがで
きる。
The present invention has the following effects, as is apparent from the above-mentioned embodiments. (1) Optimal man-machine interface can be realized by changing the scan interval arbitrarily. (2) The discomfort of the operator can be eliminated by eliminating the incongruity between the processing speed of the host device and the operation speed of the operator.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるキーボード装置の構
成ブロック図である。
FIG. 1 is a configuration block diagram of a keyboard device according to an embodiment of the present invention.

【図2】従来例におけるキーボード装置の構成ブロック
図である。
FIG. 2 is a configuration block diagram of a keyboard device in a conventional example.

【図3】従来例におけるキーボード位置読み取りタイミ
ング図である。
FIG. 3 is a keyboard position reading timing chart in a conventional example.

【符号の説明】[Explanation of symbols]

1,21…キーマトリックス読み取り制御装置、 2,22
…縦位置アドレスデコーダ、 3,23…キーマトリック
ス、 4,24…縦位置アドレス、 5,25…縦位置ライ
ン、 6,26…横位置データ、 7…双方向通信制御装
置、 8,28…読み取りキーデータ、 9…スキャン間
隔制御装置、 10…制御命令信号、 11…キーコードデ
ータ、 12…制御命令コード、 13…リード同期タイミ
ング信号、27…マトリックスの交点。
1,21 ... Key matrix reading control device, 2,22
... Vertical position address decoder, 3, 23 ... Key matrix, 4, 24 ... Vertical position address, 5, 25 ... Vertical position line, 6, 26 ... Horizontal position data, 7 ... Bidirectional communication control device, 8, 28 ... Read Key data, 9 ... Scan interval control device, 10 ... Control command signal, 11 ... Key code data, 12 ... Control command code, 13 ... Read synchronization timing signal, 27 ... Matrix intersection point.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 双方向通信機能とキーのスキャン間隔の
制御レジスタを有し、受信した制御命令によりキーのス
キャン間隔を可変させることを特徴とするキーボード装
置。
1. A keyboard device having a bidirectional communication function and a key scan interval control register, wherein the key scan interval can be varied by a received control command.
JP4138649A 1992-05-29 1992-05-29 Keyboard device Pending JPH05333987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4138649A JPH05333987A (en) 1992-05-29 1992-05-29 Keyboard device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4138649A JPH05333987A (en) 1992-05-29 1992-05-29 Keyboard device

Publications (1)

Publication Number Publication Date
JPH05333987A true JPH05333987A (en) 1993-12-17

Family

ID=15226927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4138649A Pending JPH05333987A (en) 1992-05-29 1992-05-29 Keyboard device

Country Status (1)

Country Link
JP (1) JPH05333987A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840265A (en) * 1986-08-29 1989-06-20 Kabushiki Kaisha Maki Seisakusho Object distributing and supplying method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840265A (en) * 1986-08-29 1989-06-20 Kabushiki Kaisha Maki Seisakusho Object distributing and supplying method and apparatus

Similar Documents

Publication Publication Date Title
US4204206A (en) Video display system
JPS62257524A (en) Display character output controller
JPH05333987A (en) Keyboard device
JPH04255043A (en) Improved external-memory access control system
JPH0549991B2 (en)
KR19980070353A (en) Datacom interfaces including integrated data processors and serial memory devices
JP2982811B2 (en) Access control device
JPS5946681A (en) Pattern writing system for user's definition ram
JPH08123745A (en) Information processor
JPS6213690B2 (en)
JPS58181134A (en) Data transfer circuit
JP3138597B2 (en) Dynamic polling method using memory for burst signal transmission management
JPH0969070A (en) Control circuit of information processor
JPH0314017A (en) Electronic apparatus
GB2153119A (en) DMA for digital computer system
KR960042391A (en) DM controller in high speed medium computer system
JPH0344304B2 (en)
JPH08202610A (en) Register control circuit
JPH03147164A (en) Information processor
JPH05233516A (en) Command setting system
JPH01232419A (en) Multiwindow display device
JPS59133756A (en) Split timing system for transmission line
JPH09274478A (en) Display system
JPS61170142A (en) Serial data processing unit
JPH10171751A (en) Memory arbitration system and circuit therefor