JPH05333980A - バストランシーバの実装構造 - Google Patents
バストランシーバの実装構造Info
- Publication number
- JPH05333980A JPH05333980A JP13674292A JP13674292A JPH05333980A JP H05333980 A JPH05333980 A JP H05333980A JP 13674292 A JP13674292 A JP 13674292A JP 13674292 A JP13674292 A JP 13674292A JP H05333980 A JPH05333980 A JP H05333980A
- Authority
- JP
- Japan
- Prior art keywords
- bus transceiver
- bus
- backboard
- package
- transceiver module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Telephone Exchanges (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【目的】本発明はシステムバスとバストランシーバ間の
バス分岐配線長を一定の短距離とすることにより、信号
の反射、減衰、漏話を防止するようにしたバストランシ
ーバの実装構造を提供することを目的とする。 【構成】バックボード２上に形成されたシステムバス４
を該バックボード２にコネクタ６，８を介してプラグイ
ン接続される電子回路パッケージ２４に電気的に接続す
るバストランシーバの実装構造において、バストランシ
ーバ１６をモジュール化して各電子回路パッケージ２４
に対して共通化するとともに、バックボード２にプラグ
イン接続される電子回路パッケージ２４の数に対応する
数のバストランシーバモジュール２２，２２′をバック
ボード２に実装して構成する。
バス分岐配線長を一定の短距離とすることにより、信号
の反射、減衰、漏話を防止するようにしたバストランシ
ーバの実装構造を提供することを目的とする。 【構成】バックボード２上に形成されたシステムバス４
を該バックボード２にコネクタ６，８を介してプラグイ
ン接続される電子回路パッケージ２４に電気的に接続す
るバストランシーバの実装構造において、バストランシ
ーバ１６をモジュール化して各電子回路パッケージ２４
に対して共通化するとともに、バックボード２にプラグ
イン接続される電子回路パッケージ２４の数に対応する
数のバストランシーバモジュール２２，２２′をバック
ボード２に実装して構成する。
Description
【０００１】
【産業上の利用分野】本発明はバックボード上に形成さ
れたシステムバスの信号をレベル変換して各電子回路パ
ッケージ（以下単にパッケージと略称する）に分配する
バストランシーバの実装構造に関する。
れたシステムバスの信号をレベル変換して各電子回路パ
ッケージ（以下単にパッケージと略称する）に分配する
バストランシーバの実装構造に関する。
【０００２】ＬＳＩ等の動作速度の高速化に伴いマルチ
プロセッサ単体の性能も向上しているが、例えば通信機
器のマルチプロセッサはバックボードにコネクタを介し
てプラグイン接続されるパッケージ上に実装されている
ため、バックボードに形成されたシステムバスの信号を
レベル変換して各パッケージに分配接続するバストラン
シーバの実装構造が機器に組み込まれたマルチプロセッ
サの性能を決定する要因となっている。
プロセッサ単体の性能も向上しているが、例えば通信機
器のマルチプロセッサはバックボードにコネクタを介し
てプラグイン接続されるパッケージ上に実装されている
ため、バックボードに形成されたシステムバスの信号を
レベル変換して各パッケージに分配接続するバストラン
シーバの実装構造が機器に組み込まれたマルチプロセッ
サの性能を決定する要因となっている。
【０００３】
【従来の技術】図１０は従来のシステムバスの構成を概
略的に示している。バックボード２上には多数本の（図
面では２本のみ示され他は省略されている）システムバ
ス４が形成されている。バックボード２にはバックボー
ドコネクタ６及びパッケージコネクタ８の嵌合により終
端パッケージ１０及び送受信パッケージ１４がプラグイ
ン接続されている。
略的に示している。バックボード２上には多数本の（図
面では２本のみ示され他は省略されている）システムバ
ス４が形成されている。バックボード２にはバックボー
ドコネクタ６及びパッケージコネクタ８の嵌合により終
端パッケージ１０及び送受信パッケージ１４がプラグイ
ン接続されている。
【０００４】システムバス４は終端パッケージ１０に形
成された終端抵抗１２に接続されるとともに、バックボ
ード分岐配線１８ａ及びパッケージ分岐配線１８ｂを介
して送受信パッケージ１４に実装されたバストランシー
バ１６に接続される。
成された終端抵抗１２に接続されるとともに、バックボ
ード分岐配線１８ａ及びパッケージ分岐配線１８ｂを介
して送受信パッケージ１４に実装されたバストランシー
バ１６に接続される。
【０００５】
【発明が解決しようとする課題】このように従来は、バ
ックボードに布線されたシステムバスから各パッケージ
へ配線が分岐し、更に送受信パッケージ１４に実装され
た高インピーダンスのバストランシーバ１６が接続され
ることから、信号の多重反射による伝搬波形歪みが生じ
やすく、良好なバス特性を得るのに苦労している。
ックボードに布線されたシステムバスから各パッケージ
へ配線が分岐し、更に送受信パッケージ１４に実装され
た高インピーダンスのバストランシーバ１６が接続され
ることから、信号の多重反射による伝搬波形歪みが生じ
やすく、良好なバス特性を得るのに苦労している。
【０００６】パッケージの数が増加するに従い、反射、
減衰、漏話が増大し、動作周波数を大きく取れない現象
が生じるが、これはバス分岐配線に高インピーダンスの
バストランシーバが接続されるため、バス分岐配線が配
線容量としてみえることから、各バストランシーバの入
力容量に分岐配線容量が加わり、負荷容量が増加するた
めである。
減衰、漏話が増大し、動作周波数を大きく取れない現象
が生じるが、これはバス分岐配線に高インピーダンスの
バストランシーバが接続されるため、バス分岐配線が配
線容量としてみえることから、各バストランシーバの入
力容量に分岐配線容量が加わり、負荷容量が増加するた
めである。
【０００７】分岐配線長を短くしたりすることにより、
多くのパッケージが実装された場合でも動作周波数を向
上させることが可能であるが、従来のシステムでは構成
上バックボード分岐配線とパッケージ分岐配線が存在し
ており、更にパッケージ上にはバストランシーバ回路の
他に色々な機能回路が実装されるため、パッケージの種
類により分岐配線長にばらつきが生じ、反射、減衰、漏
話の原因となっているという問題があった。
多くのパッケージが実装された場合でも動作周波数を向
上させることが可能であるが、従来のシステムでは構成
上バックボード分岐配線とパッケージ分岐配線が存在し
ており、更にパッケージ上にはバストランシーバ回路の
他に色々な機能回路が実装されるため、パッケージの種
類により分岐配線長にばらつきが生じ、反射、減衰、漏
話の原因となっているという問題があった。
【０００８】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、システムバスとバ
ストランシーバ間のバス分岐配線長を一定の短距離とす
ることにより、信号の反射、減衰、漏話を防止するよう
にしたバストランシーバの実装構造を提供することであ
る。
のであり、その目的とするところは、システムバスとバ
ストランシーバ間のバス分岐配線長を一定の短距離とす
ることにより、信号の反射、減衰、漏話を防止するよう
にしたバストランシーバの実装構造を提供することであ
る。
【０００９】
【課題を解決するための手段】バックボード上に形成さ
れたシステムバスを該バックボードにコネクタを介して
プラグイン接続される電子回路パッケージに電気的に接
続するバストランシーバの実装構造において、バストラ
ンシーバをモジュール化して各電子回路パッケージに対
して共通化する。
れたシステムバスを該バックボードにコネクタを介して
プラグイン接続される電子回路パッケージに電気的に接
続するバストランシーバの実装構造において、バストラ
ンシーバをモジュール化して各電子回路パッケージに対
して共通化する。
【００１０】そして、バックボードにプラグイン接続さ
れる電子回路パッケージの数に対応する数のバストラン
シーバモジュールをバックボードに実装する。好ましく
は、バストランシーバモジュールはパラレル／シリアル
変換回路及びシリアル／パラレル変換回路を具備してい
る。
れる電子回路パッケージの数に対応する数のバストラン
シーバモジュールをバックボードに実装する。好ましく
は、バストランシーバモジュールはパラレル／シリアル
変換回路及びシリアル／パラレル変換回路を具備してい
る。
【００１１】
【作用】バストランシーバをモジュール化及び共通化し
てバックボード上に実装したため、システムバスから各
電子回路パッケージへのバス分岐配線を一定長の短距離
とすることができるため、分岐配線長のばらつきに起因
する信号の反射、減衰、漏話を抑制することができる。
てバックボード上に実装したため、システムバスから各
電子回路パッケージへのバス分岐配線を一定長の短距離
とすることができるため、分岐配線長のばらつきに起因
する信号の反射、減衰、漏話を抑制することができる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。実施例の説明において、図１０に示した従来例と
実質的に同一構成部分については同一符号を付して説明
する。
する。実施例の説明において、図１０に示した従来例と
実質的に同一構成部分については同一符号を付して説明
する。
【００１３】バックボード２上には多数本（図面では２
本のみ示されている）のシステムバス４が形成されてい
る。バックボード２にはバックボードコネクタ６及びパ
ッケージコネクタ８の嵌合により、終端パッケージ１０
及び送受信パッケージ２４がプラグイン接続されてい
る。終端パッケージ１０をプラグイン接続することによ
り、バックボード２上のシステムバス４は終端パッケー
ジ１０に形成された終端抵抗１２に接続される。
本のみ示されている）のシステムバス４が形成されてい
る。バックボード２にはバックボードコネクタ６及びパ
ッケージコネクタ８の嵌合により、終端パッケージ１０
及び送受信パッケージ２４がプラグイン接続されてい
る。終端パッケージ１０をプラグイン接続することによ
り、バックボード２上のシステムバス４は終端パッケー
ジ１０に形成された終端抵抗１２に接続される。
【００１４】バックボード２にはバストランシーバ１６
を具備し、更に周辺回路を実装して各送受信パッケージ
２４に対して共通化したバストランシーバモジュール２
２が、送受信パッケージ２４の数に対応する数だけ実装
されている。
を具備し、更に周辺回路を実装して各送受信パッケージ
２４に対して共通化したバストランシーバモジュール２
２が、送受信パッケージ２４の数に対応する数だけ実装
されている。
【００１５】システムバス４はバックボード分岐配線１
８ａ′を介してバストランシーバ１６に接続される。バ
ックボード分岐配線１８ａ′の長さはいずれのバストラ
ンシーバモジュール２２に対しても一定長である。各バ
ストランシーバ１６は配線２３を介して各送受信パッケ
ージ２４に接続されている。
８ａ′を介してバストランシーバ１６に接続される。バ
ックボード分岐配線１８ａ′の長さはいずれのバストラ
ンシーバモジュール２２に対しても一定長である。各バ
ストランシーバ１６は配線２３を介して各送受信パッケ
ージ２４に接続されている。
【００１６】図１０に示した従来例の場合には、バス分
岐配線はバックボード上とパッケージ上に存在し、且つ
パッケージ上の分岐配線はパッケージの種類によりその
長さが異なるため、システムバスの分岐点からパッケー
ジ側をみた場合分岐配線長にばらつきが存在する。
岐配線はバックボード上とパッケージ上に存在し、且つ
パッケージ上の分岐配線はパッケージの種類によりその
長さが異なるため、システムバスの分岐点からパッケー
ジ側をみた場合分岐配線長にばらつきが存在する。
【００１７】これに対して図１に示したシステムバス構
成では、バックボード２上にバストランシーバモジュー
ル２２を実装するため、バス分岐配線１８ａ′がバック
ボード２上に存在するのみであり、且つ各送受信パッケ
ージ２４のバス分岐配線長１８ａ′を一定とすることが
可能である。
成では、バックボード２上にバストランシーバモジュー
ル２２を実装するため、バス分岐配線１８ａ′がバック
ボード２上に存在するのみであり、且つ各送受信パッケ
ージ２４のバス分岐配線長１８ａ′を一定とすることが
可能である。
【００１８】そしてバス信号は、バストランシーバ１６
でＴＴＬレベルに変換されて配線２３、バックボードコ
ネクタ６及びパッケージコネクタ８を介して各送受信パ
ッケージ２４に分配される。
でＴＴＬレベルに変換されて配線２３、バックボードコ
ネクタ６及びパッケージコネクタ８を介して各送受信パ
ッケージ２４に分配される。
【００１９】バストランシーバ１６からはＴＴＬレベル
に変換されて配線２３を介して各送受信パッケージ２４
に信号が伝達されるため、配線２３の長短はバスの特性
に影響を与えることはない。よって本実施例によれば、
信号の反射、減衰、漏話を抑制した理想的なバス特性を
得ることができる。
に変換されて配線２３を介して各送受信パッケージ２４
に信号が伝達されるため、配線２３の長短はバスの特性
に影響を与えることはない。よって本実施例によれば、
信号の反射、減衰、漏話を抑制した理想的なバス特性を
得ることができる。
【００２０】図２を参照すると、本発明第２実施例のシ
ステムバスの概略構成が示されている。本実施例は、バ
ストランシーバモジュール２２′にパラレル／シリアル
変換回路（Ｐ／Ｓ）・シリアル／パラレル変換回路（Ｓ
／Ｐ）２６を設けるとともに、送受信パッケージ２４に
もＰ／Ｓ・Ｓ／Ｐ変換回路２８を設けたものである。そ
の他の構成は図１に示した第１実施例と同様である。
ステムバスの概略構成が示されている。本実施例は、バ
ストランシーバモジュール２２′にパラレル／シリアル
変換回路（Ｐ／Ｓ）・シリアル／パラレル変換回路（Ｓ
／Ｐ）２６を設けるとともに、送受信パッケージ２４に
もＰ／Ｓ・Ｓ／Ｐ変換回路２８を設けたものである。そ
の他の構成は図１に示した第１実施例と同様である。
【００２１】Ｐ／Ｓ・Ｓ／Ｐ変換回路２６をバストラン
シーバモジュール２２′に設けることにより、バストラ
ンシーバモジュール２２′と送受信パッケージ２４との
間の信号形態をシリアルにすることができ、その結果配
線２３の数を減らして簡素化することが可能である。
シーバモジュール２２′に設けることにより、バストラ
ンシーバモジュール２２′と送受信パッケージ２４との
間の信号形態をシリアルにすることができ、その結果配
線２３の数を減らして簡素化することが可能である。
【００２２】図３を参照すると、本発明第３実施例のシ
ステムバスの構成が概略的に示されている。本実施例は
複数個のバストランシーバモジュール２２′をまとめて
１つのバストランシーバモジュール群３０としてバック
ボード２上に実装したものである。その他の構成は図２
に示した第２実施例と同様である。
ステムバスの構成が概略的に示されている。本実施例は
複数個のバストランシーバモジュール２２′をまとめて
１つのバストランシーバモジュール群３０としてバック
ボード２上に実装したものである。その他の構成は図２
に示した第２実施例と同様である。
【００２３】この実施例によれば、複数個のバストラン
シーバモジュール２２′を１つのバストランシーバモジ
ュール群３０として一まとめにしてバックボード２上に
実装できるため、特に送受信パッケージ２４の数が多い
場合に実装作業性が向上する。
シーバモジュール２２′を１つのバストランシーバモジ
ュール群３０として一まとめにしてバックボード２上に
実装できるため、特に送受信パッケージ２４の数が多い
場合に実装作業性が向上する。
【００２４】次に図４を参照すると、本発明を具備した
電子装置の分解斜視図が示されている。通信機器等の電
子装置３２は複数個のシェルフユニット３８をラック３
４に搭載して構成されている。
電子装置の分解斜視図が示されている。通信機器等の電
子装置３２は複数個のシェルフユニット３８をラック３
４に搭載して構成されている。
【００２５】各シェルフユニット３８はその背面側にバ
ックボード２２が取り付けられたシェルフ３６に複数の
パッケージ２４を挿入して構成されている。バックボー
ド２の背面側にはバストランシーバモジュール２２が実
装されている。４０は外線コネクタである。
ックボード２２が取り付けられたシェルフ３６に複数の
パッケージ２４を挿入して構成されている。バックボー
ド２の背面側にはバストランシーバモジュール２２が実
装されている。４０は外線コネクタである。
【００２６】図５はシェルフユニットの一部破断背面側
斜視図であり、バストランシーバモジュールの実装方法
を示している。シェルフ３６の前面側からは各種の機能
を持った送受信パッケージ２４が挿抜される。送受信パ
ッケージ２４はバックボードコネクタ６にパッケージコ
ネクタ８を嵌合することによりバックボード２にプラグ
イン接続される。
斜視図であり、バストランシーバモジュールの実装方法
を示している。シェルフ３６の前面側からは各種の機能
を持った送受信パッケージ２４が挿抜される。送受信パ
ッケージ２４はバックボードコネクタ６にパッケージコ
ネクタ８を嵌合することによりバックボード２にプラグ
イン接続される。
【００２７】バックボード２にはその背面側から送受信
パッケージ２４の数に対応する数のバストランシーバモ
ジュール２２が実装されている。４２は補助部材を示し
ている。
パッケージ２４の数に対応する数のバストランシーバモ
ジュール２２が実装されている。４２は補助部材を示し
ている。
【００２８】図６はバストランシーバモジュールの一実
施例を示している。このバストランシーバモジュール２
２はセラミック基板４４又はガラスエポキシ基板上に複
数のチップ部品４６を搭載して構成されている。４８は
リードである。
施例を示している。このバストランシーバモジュール２
２はセラミック基板４４又はガラスエポキシ基板上に複
数のチップ部品４６を搭載して構成されている。４８は
リードである。
【００２９】このバストランシーバモジュール２２は、
小型化、高放熱化を考慮して、マルチチップモジュール
やハイブリッドＩＣ等により実現可能である。図７はバ
ストランシーバモジュールの実装方法を概略的に示して
おり、バストランシーバモジュール２２のリード４８を
バックボード２のスルーホールに挿入することにより、
バストランシーバモジュール２２がバックボード２に実
装される。
小型化、高放熱化を考慮して、マルチチップモジュール
やハイブリッドＩＣ等により実現可能である。図７はバ
ストランシーバモジュールの実装方法を概略的に示して
おり、バストランシーバモジュール２２のリード４８を
バックボード２のスルーホールに挿入することにより、
バストランシーバモジュール２２がバックボード２に実
装される。
【００３０】図８を参照すると、バストランシーバモジ
ュールの他の実装方法が示されており、バックボード側
コネクタとしてプレスフィットピン５０を使用したコネ
クタ６′を使用し、プレスフィットピン５０にバストラ
ンシーバモジュール２２のコネクタ５２を嵌合すること
により、バストランシーバモジュール２２をバックボー
ド２に実装する。
ュールの他の実装方法が示されており、バックボード側
コネクタとしてプレスフィットピン５０を使用したコネ
クタ６′を使用し、プレスフィットピン５０にバストラ
ンシーバモジュール２２のコネクタ５２を嵌合すること
により、バストランシーバモジュール２２をバックボー
ド２に実装する。
【００３１】図９はバストランシーバモジュールの更に
他の実装方法を示している。この実装方法は図３に示し
たバストランシーバモジュール群３０の構成を具体化し
たものである。
他の実装方法を示している。この実装方法は図３に示し
たバストランシーバモジュール群３０の構成を具体化し
たものである。
【００３２】即ち、複数のバストランシーバモジュール
の機能をまとめて１枚のプリント配線板上に必要部品を
実装してバストランシーバモジュール群３０を構成し、
コネクタ５２をプレスフィットピン５０に嵌合すること
により、バストランシーバモジュール群３０をバックボ
ード２に実装したものである。
の機能をまとめて１枚のプリント配線板上に必要部品を
実装してバストランシーバモジュール群３０を構成し、
コネクタ５２をプレスフィットピン５０に嵌合すること
により、バストランシーバモジュール群３０をバックボ
ード２に実装したものである。
【００３３】
【発明の効果】本発明のバストランシーバの実装構造は
以上詳述したように構成したので、以下の効果がある。
以上詳述したように構成したので、以下の効果がある。
【００３４】（１）バス分岐配線がパッケージの種類に
よってばらつくことがなく一定であるので、信号の反
射、減衰、漏話のない理想的なバス特性を得ることがで
きる。 （２）バックボードの裏面側にバストランシーバモジュ
ールが実装されるので、放熱特性がよい。
よってばらつくことがなく一定であるので、信号の反
射、減衰、漏話のない理想的なバス特性を得ることがで
きる。 （２）バックボードの裏面側にバストランシーバモジュ
ールが実装されるので、放熱特性がよい。
【００３５】（３）バストランシーバモジュールを各パ
ッケージに対して共通化したので、量産効果によるコス
トダウンを得ることができる。
ッケージに対して共通化したので、量産効果によるコス
トダウンを得ることができる。
【図面の簡単な説明】
【図１】本発明第１実施例のシステムバス構成図であ
る。
る。
【図２】第２実施例のシステムバス構成図である。
【図３】第３実施例のシステムバス構成図である。
【図４】本発明を具備した電子装置分解斜視図である。
【図５】バストランシーバモジュールの実装方法を示す
一部破断斜視図である。
一部破断斜視図である。
【図６】バストランシーバモジュール斜視図である。
【図７】バストランシーバモジュールの実装方法を示す
概略図である。
概略図である。
【図８】バストランシーバモジュールの他の実装方法を
示す断面図である。
示す断面図である。
【図９】バストランシーバモジュールの更に他の実装方
法を示す断面図である。
法を示す断面図である。
【図１０】従来のシステムバス構成図である。
２ バックボード ４ システムバス ６ バックボード側コネクタ ８ パッケージ側コネクタ １０ 終端パッケージ １６ バストランシーバ ２２，２２′ バストランシーバモジュール ２４ 送受信パッケージ ２６，２８ Ｐ／Ｓ・Ｓ／Ｐ変換回路 ３０ バストランシーバモジュール群
Claims (3)
- 【請求項１】 バックボード(2) 上に形成されたシステ
ムバス(4) を該バックボード(2) にコネクタ(6,8) を介
してプラグイン接続される電子回路パッケージ(24)に電
気的に接続するバストランシーバの実装構造において、 バストランシーバ(16)をモジュール化して各電子回路パ
ッケージ(24)に対して共通化するとともに、 バックボード(2) にプラグイン接続される電子回路パッ
ケージ(24)の数に対応する数のバストランシーバモジュ
ール(22,22′) をバックボード(2) に実装したことを特
徴とするバストランシーバの実装構造。 - 【請求項２】 前記バストランシーバモジュール(22
′) はパラレル／シリアル変換回路(26)及びシリアル
／パラレル変換回路(26)を具備していることを特徴とす
る請求項１記載のバストランシーバの実装構造。 - 【請求項３】 複数個のバストランシーバモジュール(2
2,22′) の機能を一体化してバストランシーバモジュー
ル群(30)を構成し、個々のバストランシーバモジュール
(22,22′) の実装に換えて前記バストランシーバモジュ
ール群(30)をバックボード(2) に実装したことを特徴と
する請求項１記載のバストランシーバの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13674292A JPH05333980A (ja) | 1992-05-28 | 1992-05-28 | バストランシーバの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13674292A JPH05333980A (ja) | 1992-05-28 | 1992-05-28 | バストランシーバの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333980A true JPH05333980A (ja) | 1993-12-17 |
Family
ID=15182446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13674292A Pending JPH05333980A (ja) | 1992-05-28 | 1992-05-28 | バストランシーバの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333980A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110727624A (zh) * | 2019-09-03 | 2020-01-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种背板总线互联装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207812A (ja) * | 1988-02-16 | 1989-08-21 | Fujitsu Ltd | 活性保守方式 |
| JPH0287283A (ja) * | 1988-09-22 | 1990-03-28 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPH03226046A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | 監視制御装置 |
-
1992
- 1992-05-28 JP JP13674292A patent/JPH05333980A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207812A (ja) * | 1988-02-16 | 1989-08-21 | Fujitsu Ltd | 活性保守方式 |
| JPH0287283A (ja) * | 1988-09-22 | 1990-03-28 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPH03226046A (ja) * | 1990-01-30 | 1991-10-07 | Nec Corp | 監視制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110727624A (zh) * | 2019-09-03 | 2020-01-24 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种背板总线互联装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781747A (en) | Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location | |
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| KR970009693B1 (ko) | 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로 | |
| EP1134669B1 (en) | Incremental bus structure for modular electronic equipment | |
| KR100538916B1 (ko) | 고속 ｄｉｍｍｓ에서 신장된 전송라인을 이용하여 신호전달하는메모리 모듈 보드 및 인쇄 회로 보드 | |
| US6046653A (en) | Printed circuit board unit with a wiring line providing termination resistance | |
| EP1816570A3 (en) | Integrated circuit I/O using a high performance bus interface | |
| US4744076A (en) | Bus structure having constant electrical characteristics | |
| US6104629A (en) | High frequency memory module | |
| JP3886425B2 (ja) | メモリモジュール及びメモリシステム | |
| CN106654728A (zh) | 一种连接器及通信设备 | |
| US6014037A (en) | Method and component arrangement for enhancing signal integrity | |
| US5757249A (en) | Communication system having a closed loop bus structure | |
| JPH05333980A (ja) | バストランシーバの実装構造 | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| US8000608B2 (en) | Integrated circuit for communications modules | |
| US11710885B2 (en) | Communication system and transmitter | |
| US6912595B2 (en) | Noise suppresion for network transceivers | |
| GB2074824A (en) | High speed ribbon cable bus | |
| EP1101169A1 (en) | Isolated high-speed communication bus | |
| JP3339521B2 (ja) | 信号伝送回路 | |
| JPH05341892A (ja) | 情報処理装置 | |
| WO2016060978A1 (en) | Data transmission system with minimized crosstalk | |
| KR19990004111A (ko) | 종단 저항을 구비한 반도체 장치 | |
| JP2024048717A (ja) | 終端装置の製造方法及びノイズ低減方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000118 |