JPH05333963A - Electronic controller containing power-on reset circuit - Google Patents

Electronic controller containing power-on reset circuit

Info

Publication number
JPH05333963A
JPH05333963A JP4136825A JP13682592A JPH05333963A JP H05333963 A JPH05333963 A JP H05333963A JP 4136825 A JP4136825 A JP 4136825A JP 13682592 A JP13682592 A JP 13682592A JP H05333963 A JPH05333963 A JP H05333963A
Authority
JP
Japan
Prior art keywords
microcomputer
power
reset
circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4136825A
Other languages
Japanese (ja)
Inventor
Yoshio Asami
祥生 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jidosha Kiki Co Ltd
Original Assignee
Jidosha Kiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jidosha Kiki Co Ltd filed Critical Jidosha Kiki Co Ltd
Priority to JP4136825A priority Critical patent/JPH05333963A/en
Publication of JPH05333963A publication Critical patent/JPH05333963A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the malfunction of an electronic controller when a clock oscillation signal of a prescribed oscillation frequency is not outputted from a clock oscillation circuit in a normal way. CONSTITUTION:When the voltage applied to a microcomputer 2 reaches 90-95% of the set voltage, a voltage monitoring circuit 6 outputs a reset release signal. A clock counter 9 starts to count the clock oscillation frequency of the clock oscillation signal of a clock oscillation circuit 3. When the count value of the counter 9 reaches a fixed level, the reset release signal is outputted for the program of the microcomputer 2. Thus, the reset state of the program is released and the microcomputer 2 actuates the program in a normal way. When the circuit 3 has no output, the reset state of the microcomputer 2 is not released and therefore, the microcomputer 2 does not work.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、車両等に搭載されるア
ンチスキッドブレーキ制御システムやトラクションコン
トロールシステム等の制御システムに用いられている電
子制御装置に関し、特に電子制御装置への投入電圧を監
視して、この投入電圧が設定電圧になったときにプログ
ラムのリセット解除信号を出力するパワーオンリセット
回路を備えている電子制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic control device used in a control system such as an anti-skid brake control system or a traction control system mounted on a vehicle or the like, and more particularly to monitoring a voltage applied to the electronic control device. Then, the present invention relates to an electronic control device provided with a power-on reset circuit which outputs a program reset release signal when the applied voltage reaches a set voltage.

【0002】[0002]

【従来の技術】一般にアンチスキッドブレーキ制御(以
下、ABS制御ともいう)システムは、制動時に車輪が
ロック傾向となったことを検出したとき、その車輪のブ
レーキ力を弱めてロック傾向を解消し、その後再びブレ
ーキ力を大きくすることにより、車両の操縦を安定させ
ると共に、制動距離ができるだけ短くなるようにブレー
キ制御を行うシステムである。
2. Description of the Related Art Generally, an anti-skid brake control (hereinafter, also referred to as ABS control) system, when it detects that a wheel tends to lock during braking, weakens the braking force of the wheel to eliminate the lock tendency. After that, by increasing the braking force again, the system controls the steering of the vehicle and controls the braking so that the braking distance is as short as possible.

【0003】このようなアンチスキッドブレーキ制御シ
ステムには、車輪速度に基づいて演算を行い、制動時に
車輪がロック傾向にあるか否かを判断すると共に、その
判断結果に基づいて車輪のロック傾向を解消するように
ブレーキ圧力を調整するモジュレータに制御信号を出力
する、例えばマイクロコンピュータ等のコピュータを備
えた電子制御装置が設けられている。
In such an anti-skid brake control system, calculation is performed based on the wheel speed to determine whether or not the wheel tends to lock during braking, and the lock tendency of the wheel is determined based on the result of the determination. There is provided an electronic control device equipped with a computer such as a microcomputer that outputs a control signal to a modulator that adjusts the brake pressure so as to cancel the brake pressure.

【0004】このような電子制御装置においては、電源
投入直後は投入電圧が完全には設定電圧になっていない
ばかりでなく、電子制御装置の周辺回路が完全には安定
した状態となっていない。その上、電子制御装置のメカ
ニカル部分の作動が完全には安定した状態となっていな
い。このような状態で電子制御装置のプログラムを作動
させると、ABS制御システムは誤作動をしてしまうお
それがある。
In such an electronic control unit, not only the power-on voltage does not reach the set voltage immediately after the power is turned on, but the peripheral circuits of the electronic control unit are not completely stable. Moreover, the operation of the mechanical part of the electronic control unit is not completely stable. If the program of the electronic control unit is operated in such a state, the ABS control system may malfunction.

【0005】そこで、投入電圧が完全に設定電圧になる
とともに、周辺回路が完全に安定した状態となり、更に
メカニカル部分の作動が完全に安定した状態となってか
ら、プログラムを作動させる必要がある。このために、
従来は電子制御装置にはパワーオンリセット回路を設
け、このパワーオンリセット回路により、投入電圧、周
辺回路およびメカニカル部分の状態を監視するようにし
ている。
Therefore, it is necessary to operate the program after the applied voltage becomes completely the set voltage, the peripheral circuits become completely stable, and the operation of the mechanical portion becomes completely stable. For this,
Conventionally, the electronic control unit is provided with a power-on reset circuit, and the power-on reset circuit monitors the state of the applied voltage, the peripheral circuit and the mechanical portion.

【0006】従来のパワーオンリセット回路の一例とし
て、例えば図4に示すようなパワーオンリセット回路が
ある。図4に示すように、電子制御装置1は、マイクロ
コンピュータ2と、このマイクロコンピュータ2のX'ta
l端子に接続されているクロック発振回路3と、バッテ
リ4とマイクロコンピュータ2の入力端子VCCとの接続
回路に介設されている安定化電源5と、この安定化電源
5とマイクロコンピュータ2のリセット端子RSTとの接
続回路に介設されている電圧監視回路6とを備えてい
る。そして、マイクロコンピュータ2のリセット端子RS
Tと電圧監視回路6とにより、パワーオンリセット回路
7が構成されている。
As an example of a conventional power-on reset circuit, there is a power-on reset circuit as shown in FIG. 4, for example. As shown in FIG. 4, the electronic control unit 1 includes a microcomputer 2 and an X'ta of the microcomputer 2.
The clock oscillator circuit 3 connected to the l terminal, the stabilizing power source 5 provided in the connecting circuit between the battery 4 and the input terminal V CC of the microcomputer 2, and the stabilizing power source 5 and the microcomputer 2. The voltage monitoring circuit 6 is provided in the connection circuit with the reset terminal RST. Then, the reset terminal RS of the microcomputer 2
A power-on reset circuit 7 is configured by T and the voltage monitoring circuit 6.

【0007】そして、電圧監視回路6がマイクロコンピ
ュータ2の投入電圧を監視し、この投入電圧が例えば設
定電圧である5Voltの90〜95%に達したと判断する
と、電圧監視回路6はマイクロコンピュータ2のプログ
ラムのリセットを解除するようになっている。
Then, when the voltage monitoring circuit 6 monitors the input voltage of the microcomputer 2 and determines that the input voltage has reached 90 to 95% of 5 Volt which is the set voltage, the voltage monitoring circuit 6 causes the microcomputer 2 to operate. It is designed to release the reset of the program.

【0008】また、パワーオンリセット回路の他の例と
して図5に示すようなパワーオンリセット回路がある。
前述の従来のパワーオンリセット回路7における電圧監
視回路6に対して、図5に示すように、このパワーオン
リセット回路7は抵抗RとコンデンサCとの直列回路を
安定化電源5と大地間に設けるとともに、抵抗Rとコン
デンサCとの間をマイクロコンピュータ2のリセット端
子RSTにバッファ8を介して接続することにより構成さ
れている。
Another example of the power-on reset circuit is a power-on reset circuit as shown in FIG.
In contrast to the voltage monitoring circuit 6 in the conventional power-on reset circuit 7 described above, as shown in FIG. 5, the power-on reset circuit 7 includes a series circuit of a resistor R and a capacitor C between the stabilizing power source 5 and the ground. In addition to being provided, the resistor R and the capacitor C are connected to the reset terminal RST of the microcomputer 2 via the buffer 8.

【0009】そして、マイクロコンピュータ2の投入電
圧により、コンデンサCを帯電させるとともに、コンデ
ンサCと抵抗Rとの回路CRの時定数に基づいて、マイ
クロコンピュータ2のプログラムのリセットを電源投入
時より遅らせて解除するようになっている。
The voltage applied to the microcomputer 2 charges the capacitor C, and the resetting of the program of the microcomputer 2 is delayed after the power is turned on based on the time constant of the circuit CR including the capacitor C and the resistor R. It is supposed to be released.

【0010】[0010]

【発明が解決しようとする課題】ところで、このような
従来の電子制御装置1においては、いずれもマイクロコ
ンピュータ2の電源投入と同時にマイクロコンピュータ
2のプログラム制御の基準時間を作り出すクロック発振
回路3が作動を開始し、クロック発振信号を出力するよ
うになっている。そして、マイクロコンピュータ2のプ
ログラムを正常に作動させるためには、所定の発振周波
数(例えば、4メガヘルツ)のクロック発振信号がクロ
ック発振回路3から出力されている必要がある。すなわ
ち、例えばクロック発振回路3の故障等により、クロッ
ク発振回路3から、所定の発振周波数のクロック発振信
号が正常に出力されない状態で、マイクロコンピュータ
2のプログラムを作動させると、電子制御装置1は誤作
動をしてしまうおそれがある。
In the conventional electronic control unit 1 as described above, the clock oscillation circuit 3 for generating a reference time for program control of the microcomputer 2 is activated at the same time when the microcomputer 2 is powered on. And starts to output a clock oscillation signal. Then, in order for the program of the microcomputer 2 to operate normally, it is necessary that the clock oscillation circuit 3 outputs a clock oscillation signal of a predetermined oscillation frequency (for example, 4 MHz). That is, if the program of the microcomputer 2 is operated in a state where the clock oscillation signal of the predetermined oscillation frequency is not normally output from the clock oscillation circuit 3 due to a failure of the clock oscillation circuit 3 or the like, the electronic control unit 1 will be erroneous. It may operate.

【0011】しかしながら、従来の電子制御装置1にお
いては、クロック発振回路3から、所定の発振周波数の
クロック発振信号が正常に出力されているか否かを監視
していないので、前述のようなクロック発振回路3の故
障等による電子制御装置1の誤作動を確実に防止するこ
とができないという問題がある。
However, in the conventional electronic control unit 1, since it is not monitored whether the clock oscillation signal of the predetermined oscillation frequency is normally output from the clock oscillation circuit 3, the clock oscillation as described above is performed. There is a problem that the malfunction of the electronic control unit 1 due to the failure of the circuit 3 or the like cannot be reliably prevented.

【0012】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、クロック発振回路から所
定の発振周波数のクロック発振信号が正常に出力されて
いないときに、電子制御装置が誤作動するのを防止する
ことのできるパワーオンリセット回路を備えた電子制御
装置を提供することである。
The present invention has been made in view of such a problem, and an object thereof is to provide an electronic control unit when a clock oscillation signal of a predetermined oscillation frequency is not normally output from the clock oscillation circuit. It is an object of the present invention to provide an electronic control device provided with a power-on reset circuit capable of preventing a malfunction of the device.

【0013】[0013]

【課題を解決するための手段】前述の課題を解決するた
めに、請求項1の発明は、所定の演算を行うとともにこ
の演算結果に基づいて制御信号を出力するマイクロコン
ピュータと、このマイクロコンピュータの電源投入と同
時に、マイクロコンピュータのプログラム制御の基準時
間を作るクロック発振回路と、前記マイクロコンピュー
タに所定の投入電圧を供給する安定化電源と、前記電源
投入後の所定時間経過後にプログラムのリセット解除信
号を前記マイクロコンピュータに出力するパワーオンリ
セット回路とを備えている電子制御装置において、前記
パワーオンリセット回路と前記マイクロコンピュータと
の間に、前記パワーオンリセット回路の前記リセット解
除信号により前記クロック発振回路から出力されるクロ
ック発振信号のカウントを開始し、カウント数が一定値
になったとき前記リセット解除信号を前記マイクロコン
ピュータに送給するクロックカウンタが設けられている
ことを特徴としている。
In order to solve the above-mentioned problems, the invention of claim 1 performs a predetermined calculation and outputs a control signal based on the calculation result, and a microcomputer of this microcomputer. At the same time when the power is turned on, a clock oscillation circuit that creates a reference time for program control of the microcomputer, a stabilizing power supply that supplies a predetermined turn-on voltage to the microcomputer, and a program reset release signal after a predetermined time has elapsed after the power was turned on And a power-on reset circuit for outputting to the microcomputer, the clock oscillation circuit between the power-on reset circuit and the microcomputer according to the reset release signal of the power-on reset circuit. Of the clock oscillation signal output from Start the cement, said feeding a reset release signal to the microcomputer Kyusuru clock counter is characterized in that provided when the count reaches a predetermined value.

【0014】また請求項2の発明は、前記パワーオンリ
セット回路が、少なくとも前記安定化電源から前記マイ
クロコンピュータに供給される投入電圧を監視し、この
投入電圧が設定電圧の所定割合になったとき、前記リセ
ット解除信号を出力する電圧監視回路から構成されてい
ることを特徴としている。
According to a second aspect of the present invention, the power-on reset circuit monitors at least the applied voltage supplied from the stabilized power supply to the microcomputer, and when the applied voltage reaches a predetermined ratio of the set voltage. , A voltage monitoring circuit that outputs the reset release signal.

【0015】更に請求項3の発明は、前記パワーオンリ
セット回路が、少なくとも前記安定化電源から前記マイ
クロコンピュータに供給される投入電圧により抵抗を介
して蓄電するコンデンサから構成され、このコンデンサ
の蓄電量が一定値になったとき、前記リセット解除信号
が前記クロックカウンタに出力されることを特徴として
いる。
According to a third aspect of the present invention, the power-on reset circuit is composed of a capacitor that stores electricity via a resistor at least by a supplied voltage supplied from the stabilized power source to the microcomputer. Is reset to a constant value, the reset release signal is output to the clock counter.

【0016】更に請求項4の発明は、前記クロックカウ
ンタと前記マイクロコンピュータとの間に、前記パワー
オンリセット回路からの前記リセット解除信号が入力さ
れたときから、前記クロックカウンタから送給される前
記リセット解除信号が入力されたときまでの時間をカウ
ントし、このカウント時間が基準値から外れるときは前
記マイクロコンピュータに前記リセット解除信号を出力
しないカウント時間監視回路が設けられていることを特
徴としている。
Further, in the invention of claim 4, the clock counter is fed from the time when the reset release signal from the power-on reset circuit is input between the clock counter and the microcomputer. The microcomputer is provided with a count time monitoring circuit that counts the time until the reset release signal is input and does not output the reset release signal to the microcomputer when the count time deviates from a reference value. .

【0017】[0017]

【作用】このような構成をした本発明によるパワーオン
リセット回路を備えた電子制御装置においては、パワー
オンリセット回路から電源投入後の所定時間経過後にプ
ログラムのリセット解除信号がクロックカウンタに出力
される。このリセット解除信号により、クロックカウン
タは、クロック発振回路から出力されるクロック発振信
号のカウントを開始し、カウント数が一定値になったと
きに、リセット解除信号をマイクロコンピュータに送給
するようになる。
In the electronic control device having the power-on reset circuit according to the present invention having such a configuration, the reset release signal of the program is output from the power-on reset circuit to the clock counter after a lapse of a predetermined time after power-on. .. The reset release signal causes the clock counter to start counting the clock oscillation signal output from the clock oscillation circuit, and when the count number reaches a constant value, sends the reset release signal to the microcomputer. ..

【0018】したがって、クロック発振回路からクロッ
ク発振信号が正常に出力されないときは、マイクロコン
ピュータにはリセット解除信号が送給されないので、マ
イクロコンピュータのプログラム作動が停止した状態に
保持される。これにより、クロック発振回路からクロッ
ク発振信号が正常に出力されないときのマイクロコンピ
ュータの誤作動が防止される。
Therefore, when the clock oscillation signal is not normally output from the clock oscillation circuit, the reset release signal is not sent to the microcomputer, so that the program operation of the microcomputer is held in a stopped state. This prevents a malfunction of the microcomputer when the clock oscillation signal is not normally output from the clock oscillation circuit.

【0019】また本発明においては、カウント時間監視
回路により、パワーオンリセット回路からのリセット解
除信号が入力されたときから、クロックカウンタから送
給されるリセット解除信号が入力されたときまでの時間
をカウントし、このカウント時間が基準値から外れると
きは、マイクロコンピュータにリセット解除信号が出力
されない。
Further, in the present invention, the count time monitoring circuit determines the time from the input of the reset release signal from the power-on reset circuit to the input of the reset release signal sent from the clock counter. When the count is performed and the count time deviates from the reference value, the reset release signal is not output to the microcomputer.

【0020】したがって、クロック発振回路から出力さ
れるクロック発振信号のカウント時間をチェックするこ
とにより、クロック発振信号の発振周波数が異常である
ときには、マイクロコンピュータのプログラム作動が行
われないようになり、マイクロコンピュータの誤作動が
防止される。
Therefore, by checking the count time of the clock oscillation signal output from the clock oscillation circuit, when the oscillation frequency of the clock oscillation signal is abnormal, the program operation of the microcomputer will not be performed, and the microcomputer will not operate. The malfunction of the computer is prevented.

【0021】[0021]

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は、本発明に係るアンチスキッドブレーキ制御
システムにおける電子制御装置のパワーオンリセット回
路の一実施例を示す、図4と同様の図である。なお、前
述の従来の電子制御装置と同じ構成要素には同じ符号を
付すことにより、その詳細な説明は省略する。
Embodiments of the present invention will be described below with reference to the drawings. 1 is a view similar to FIG. 4, showing an embodiment of a power-on reset circuit of an electronic control unit in an anti-skid brake control system according to the present invention. The same components as those of the conventional electronic control device described above are designated by the same reference numerals, and detailed description thereof will be omitted.

【0022】図1に示すように、本実施例では、図4に
示す従来の電子制御装置1のパワーオンリセット回路7
の電圧監視回路6とマイクロコンピュータ2のリセット
端子RSTとの接続回路にクロックカウンタ9を介設して
いる。また、このクロックカウンタ9をマイクロコンピ
ュータ2のクロック信号出力端子CLKに接続している。
このクロック信号出力端子CLKから、クロック発振回路
3のクロック発振信号がクロックカウンタ9に出力され
るようになっている。
As shown in FIG. 1, in this embodiment, the power-on reset circuit 7 of the conventional electronic control unit 1 shown in FIG. 4 is used.
A clock counter 9 is provided in a connection circuit between the voltage monitoring circuit 6 and the reset terminal RST of the microcomputer 2. The clock counter 9 is connected to the clock signal output terminal CLK of the microcomputer 2.
From this clock signal output terminal CLK, the clock oscillation signal of the clock oscillation circuit 3 is output to the clock counter 9.

【0023】このように構成された本実施例において
は、マイクロコンピュータ2への投入電圧が例えば設定
電圧である5Voltの90〜95%になると、電圧監視回
路6は信号を出力する。この出力信号により、クロック
カウンタ9は、クロック発振回路3のクロック発振信号
のクロック発振周波数のカウントを開始し、カウント数
が一定値(例えば、215)になると、マイクロコンピュ
ータ2のプログラムのリセット解除信号を出力する。こ
れにより、マイクロコンピュータ2のプログラムのリセ
ットが解除され、マイクロコンピュータ2はプログラム
を正常に作動するようになる。
In the present embodiment thus constructed, the voltage monitoring circuit 6 outputs a signal when the voltage applied to the microcomputer 2 reaches 90% to 95% of 5 Volt which is the set voltage. With this output signal, the clock counter 9 starts counting the clock oscillation frequency of the clock oscillation signal of the clock oscillation circuit 3, and when the count number reaches a constant value (for example, 2 15 ), the reset of the program of the microcomputer 2 is released. Output a signal. As a result, the reset of the program of the microcomputer 2 is released, and the microcomputer 2 operates the program normally.

【0024】したがって、クロック発振回路3が正常に
出力していないときは、マイクロコンピュータ2のプロ
グラムのリセットが解除されないので、マイクロコンピ
ュータ2はプログラムを作動しなく、停止状態に保持す
る。これにより、電子制御装置1の誤作動が防止され
る。
Therefore, when the clock oscillation circuit 3 is not outputting normally, the reset of the program of the microcomputer 2 is not released, so that the microcomputer 2 does not operate the program and keeps it in the stopped state. As a result, malfunction of the electronic control unit 1 is prevented.

【0025】図2は本発明の他の実施例を示す、図5と
同様の図である。図2に示すように、この実施例におい
ては、図5に示す従来の電子制御装置1のパワーオンリ
セット回路7のバッファ8とマイクロコンピュータ2の
リセット端子RSTとの接続回路に、前述の実施例と同様
にクロックカウンタ9を介設しているとともに、このク
ロックカウンタ9をマイクロコンピュータ2のクロック
信号出力端子CLKに接続している。
FIG. 2 is a view similar to FIG. 5, showing another embodiment of the present invention. As shown in FIG. 2, in this embodiment, the connection circuit between the buffer 8 of the power-on reset circuit 7 and the reset terminal RST of the microcomputer 2 of the conventional electronic control unit 1 shown in FIG. Similarly to the above, a clock counter 9 is provided, and the clock counter 9 is connected to the clock signal output terminal CLK of the microcomputer 2.

【0026】このように構成された本実施例において
は、電源投入によりコンデンサCは蓄電を開始する。こ
のコンデンサCの蓄電量が一定値になると、クロックカ
ウンタ9に信号が入力される。この信号により、クロッ
クカウンタ9は、前述の実施例と同様にクロック発振回
路3からのクロック発振信号のクロック発振周波数のカ
ウントを開始し、カウント数が一定値(例えば、215
になると、マイクロコンピュータ2のプログラムのリセ
ット解除信号を出力する。この実施例の他の作用効果
は、前述の実施例のそれと同じであるので、その説明を
省略する。
In this embodiment thus constructed, the capacitor C starts charging when the power is turned on. When the amount of electricity stored in the capacitor C reaches a constant value, a signal is input to the clock counter 9. With this signal, the clock counter 9 starts counting the clock oscillation frequency of the clock oscillation signal from the clock oscillation circuit 3 as in the above-described embodiment, and the count number is a constant value (for example, 2 15 ).
Then, the reset release signal of the program of the microcomputer 2 is output. The other operation and effect of this embodiment are the same as those of the above-mentioned embodiment, so that the description thereof will be omitted.

【0027】図3は本発明の更に他の実施例を示す、図
1と同様の図である。図3に示すようにこの実施例にお
いては、図1に示す実施例のクロックカウンタ9とマイ
クロコンピュータ2のリセット端子RSTとの間の接続回
路に、カウント時間監視回路10が介設されている。ま
た、このカウント時間監視回路10は電圧監視回路6に
接続されており、この電圧監視回路6からの信号がクロ
ックカウンタ9に入力されるだけではなく、カウント時
間監視回路10にも入力されるようになっている。
FIG. 3 is a view similar to FIG. 1, showing still another embodiment of the present invention. As shown in FIG. 3, in this embodiment, a count time monitoring circuit 10 is provided in a connection circuit between the clock counter 9 of the embodiment shown in FIG. 1 and the reset terminal RST of the microcomputer 2. Further, the count time monitoring circuit 10 is connected to the voltage monitoring circuit 6, so that the signal from the voltage monitoring circuit 6 is not only input to the clock counter 9 but also to the count time monitoring circuit 10. It has become.

【0028】このように構成された本実施例において
は、前述の図1に示す実施例と同様にマイクロコンピュ
ータ2への投入電圧が例えば設定電圧である5Voltの9
0〜95%になると、電圧監視回路6はクロックカウン
タ9およびカウント時間監視回路10に信号を出力す
る。この出力信号により、クロックカウンタ9は、クロ
ック発振回路3のクロック発振信号のクロック発振周波
数のカウントを開始すると同時に、カウント時間監視回
路10は、電圧監視回路6からの信号が入力されたとき
からクロックカウンタ9の出力信号が入力されるときま
での時間を監視する。そして、カウント時間監視回路1
0は、カウント時間が基準時間から外れるときは、マイ
クロコンピュータ2へのリセット解除信号を出力しな
い。本実施例において、マイクロコンピュータを複数使
用している場合には、カウント時間の監視を他のマイク
ロコンピュータで行うようにしてもよい。
In this embodiment thus constructed, the voltage applied to the microcomputer 2 is, for example, 5 Volt 9 which is a set voltage, as in the embodiment shown in FIG.
At 0 to 95%, the voltage monitoring circuit 6 outputs a signal to the clock counter 9 and the count time monitoring circuit 10. With this output signal, the clock counter 9 starts counting the clock oscillation frequency of the clock oscillation signal of the clock oscillation circuit 3, and at the same time, the count time monitoring circuit 10 starts the clock from the time when the signal from the voltage monitoring circuit 6 is input. The time until the output signal of the counter 9 is input is monitored. Then, the count time monitoring circuit 1
0 does not output a reset release signal to the microcomputer 2 when the count time deviates from the reference time. In the present embodiment, when a plurality of microcomputers are used, the count time may be monitored by another microcomputer.

【0029】なお、前述の実施例では、いずれも本発明
をABS制御システムにおける電子制御装置に適用した
場合について説明しているが、本発明は、これに限定さ
れるものではなく、例えばトラクションコントロールシ
ステムにおける電子制御装置を始め、他の電子制御装置
にも適用することができる。
In each of the above-mentioned embodiments, the case where the present invention is applied to the electronic control unit in the ABS control system has been described, but the present invention is not limited to this and, for example, traction control. It can be applied to other electronic control devices including the electronic control device in the system.

【0030】[0030]

【発明の効果】以上の説明から明らかなように、本発明
に係るパワーオンリセット回路を備えた電子制御装置に
よれば、クロック発振回路からクロック発振信号が正常
に出力されないときは、マイクロコンピュータにはリセ
ット解除信号を送給しないようにしているので、クロッ
ク発振回路からクロック発振信号が正常に出力されない
ときのマイクロコンピュータの誤作動を確実に防止する
ことができる。
As is apparent from the above description, according to the electronic control device provided with the power-on reset circuit according to the present invention, when the clock oscillation signal is not normally output from the clock oscillation circuit, Since the reset release signal is not sent, the malfunction of the microcomputer when the clock oscillation signal is not normally output from the clock oscillation circuit can be reliably prevented.

【0031】また本発明によれば、パワーオンリセット
回路からのリセット解除信号が入力されたときから、ク
ロックカウンタから送給されるリセット解除信号が入力
されたときまでの時間が基準値から外れるときは、マイ
クロコンピュータにリセット解除信号を出力しないよう
にしているので、クロック発振信号の発振周波数が異常
であるときのマイクロコンピュータの誤作動を防止する
ことができる。
According to the present invention, when the time from the input of the reset release signal from the power-on reset circuit to the input of the reset release signal sent from the clock counter deviates from the reference value. Since the reset release signal is not output to the microcomputer, the malfunction of the microcomputer when the oscillation frequency of the clock oscillation signal is abnormal can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明に係るパワーオンリセット回路を備え
た電子制御装置の一実施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of an electronic control device including a power-on reset circuit according to the present invention.

【図2】 本発明の他の実施例を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】 本発明の更に他の実施例を示す回路図であ
る。
FIG. 3 is a circuit diagram showing still another embodiment of the present invention.

【図4】 従来のパワーオンリセット回路を備えた電子
制御装置の一例を示す回路図である。
FIG. 4 is a circuit diagram showing an example of an electronic control device including a conventional power-on reset circuit.

【図5】 従来のパワーオンリセット回路を備えた電子
制御装置の他の例を示す回路図である。
FIG. 5 is a circuit diagram showing another example of an electronic control device including a conventional power-on reset circuit.

【符号の説明】[Explanation of symbols]

1…電子制御装置、2…マイクロコンピュータ、3…ク
ロック発振回路、4…バッテリ、5…安定化電源、6…
電圧監視回路、7…パワーオンリセット回路、8…バッ
ファ、9…クロックカウンタ、10…カウント時間監視
回路、R…抵抗、C…コンデンサ
DESCRIPTION OF SYMBOLS 1 ... Electronic control device, 2 ... Microcomputer, 3 ... Clock oscillation circuit, 4 ... Battery, 5 ... Stabilized power supply, 6 ...
Voltage monitoring circuit, 7 ... Power-on reset circuit, 8 ... Buffer, 9 ... Clock counter, 10 ... Count time monitoring circuit, R ... Resistor, C ... Capacitor

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 所定の演算を行うとともにこの演算結果
に基づいて制御信号を出力するマイクロコンピュータ
と、このマイクロコンピュータの電源投入と同時に、マ
イクロコンピュータのプログラム制御の基準時間を作る
クロック発振回路と、前記マイクロコンピュータに所定
の投入電圧を供給する安定化電源と、前記電源投入後の
所定時間経過後にプログラムのリセット解除信号を前記
マイクロコンピュータに出力するパワーオンリセット回
路とを備えている電子制御装置において、 前記パワーオンリセット回路と前記マイクロコンピュー
タとの間に、前記パワーオンリセット回路の前記リセッ
ト解除信号により前記クロック発振回路から出力される
クロック発振信号のカウントを開始し、カウント数が一
定値になったとき前記リセット解除信号を前記マイクロ
コンピュータに送給するクロックカウンタが設けられて
いることを特徴とするパワーオンリセット回路を備えた
電子制御装置。
1. A microcomputer that performs a predetermined operation and outputs a control signal based on the result of the operation, and a clock oscillation circuit that creates a reference time for program control of the microcomputer at the same time when the power of the microcomputer is turned on. An electronic control device comprising: a stabilized power supply for supplying a predetermined turn-on voltage to the microcomputer; and a power-on reset circuit for outputting a reset release signal of a program to the microcomputer after a lapse of a predetermined time after the power is turned on. Between the power-on reset circuit and the microcomputer, counting of the clock oscillation signal output from the clock oscillation circuit is started by the reset release signal of the power-on reset circuit, and the count number becomes a constant value. When the reset solution Electronic controller having a power-on reset circuit, characterized in that the signal of the feed to the microcomputer Kyusuru clock counter is provided.
【請求項2】 前記パワーオンリセット回路は、少なく
とも前記安定化電源から前記マイクロコンピュータに供
給される投入電圧を監視し、この投入電圧が設定電圧の
所定割合になったとき、前記リセット解除信号を出力す
る電圧監視回路から構成されていることを特徴とする請
求項1記載のパワーオンリセット回路を備えた電子制御
装置。
2. The power-on reset circuit monitors at least a supply voltage supplied from the stabilized power supply to the microcomputer, and outputs the reset release signal when the supply voltage reaches a predetermined ratio of a set voltage. An electronic control device comprising a power-on reset circuit according to claim 1, wherein the electronic control device comprises an output voltage monitoring circuit.
【請求項3】 前記パワーオンリセット回路は、少なく
とも前記安定化電源から前記マイクロコンピュータに供
給される投入電圧により抵抗を介して蓄電するコンデン
サから構成され、このコンデンサの蓄電量が一定値にな
ったとき、前記リセット解除信号が前記クロックカウン
タに出力されることを特徴とする請求項1記載のパワー
オンリセット回路を備えた電子制御装置。
3. The power-on reset circuit is composed of at least a capacitor that stores electricity via a resistor by a supplied voltage supplied from the stabilized power supply to the microcomputer, and the amount of electricity stored in the capacitor has a constant value. At this time, the reset release signal is output to the clock counter, and the electronic control device comprising the power-on reset circuit according to claim 1.
【請求項4】 前記クロックカウンタと前記マイクロコ
ンピュータとの間に、前記パワーオンリセット回路から
の前記リセット解除信号が入力されたときから、前記ク
ロックカウンタから送給される前記リセット解除信号が
入力されたときまでの時間をカウントし、このカウント
時間が基準値から外れるときは前記マイクロコンピュー
タに前記リセット解除信号を出力しないカウント時間監
視回路が設けられていることを特徴とする請求項1ない
し3のいずれか1記載のパワーオンリセット回路を備え
た電子制御装置。
4. The reset release signal sent from the clock counter is input between the clock counter and the microcomputer when the reset release signal from the power-on reset circuit is input. 4. A count time monitoring circuit is provided for counting the time up to the time when the count time deviates, and not outputting the reset release signal to the microcomputer when the count time deviates from a reference value. An electronic control device comprising the power-on reset circuit according to any one of claims 1.
JP4136825A 1992-05-28 1992-05-28 Electronic controller containing power-on reset circuit Pending JPH05333963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4136825A JPH05333963A (en) 1992-05-28 1992-05-28 Electronic controller containing power-on reset circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4136825A JPH05333963A (en) 1992-05-28 1992-05-28 Electronic controller containing power-on reset circuit

Publications (1)

Publication Number Publication Date
JPH05333963A true JPH05333963A (en) 1993-12-17

Family

ID=15184391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4136825A Pending JPH05333963A (en) 1992-05-28 1992-05-28 Electronic controller containing power-on reset circuit

Country Status (1)

Country Link
JP (1) JPH05333963A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471079B1 (en) * 2002-08-31 2005-03-10 삼성전자주식회사 reset circuit for microprocessor
US7398406B2 (en) 2004-05-28 2008-07-08 Renesas Technology Corp. Data processor
JP2020141223A (en) * 2019-02-27 2020-09-03 ローム株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471079B1 (en) * 2002-08-31 2005-03-10 삼성전자주식회사 reset circuit for microprocessor
US7398406B2 (en) 2004-05-28 2008-07-08 Renesas Technology Corp. Data processor
JP2020141223A (en) * 2019-02-27 2020-09-03 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US4541050A (en) Control device for a vehicle
US5375247A (en) Apparatus for controlled switching of a microcomputer to standby mode
US5113504A (en) Monitoring apparatus for control system with microcomputer
JPH02100416A (en) Electronic device
JP4082221B2 (en) Electronic control device for vehicle and vehicle occupant detection device
JPH06100947B2 (en) Power control circuit
JPH05333963A (en) Electronic controller containing power-on reset circuit
US6831433B2 (en) Drive control apparatus
JPH0460245B2 (en)
JP3379108B2 (en) Reset circuit
JP2571589Y2 (en) Watchdog detection control circuit
JP2618514B2 (en) Power supply for electronic equipment
JP3221367B2 (en) Uninterruptible power system
JP2537366B2 (en) Malfunction prevention device for automobile micro-computer
JPH04171516A (en) Reset circuit
JPH04347541A (en) Power supply circuit for computer
JPH06202769A (en) Power source device
KR0136864Y1 (en) Memory backup device
JPS59153222A (en) Signal control system
JPS5952327A (en) Reset circuit of microcomputer
JP2021126995A (en) Electronic control device for vehicle and control method for electronic control device for vehicle
JPS62174836A (en) Malfunction preventing method for microcomputer
JPS61246821A (en) Electronic appliance
JPH01113801A (en) Controller using program element
JPH07129278A (en) Resetting control circuit of multiprocessor system