JPH0532776B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共有バス型マルチプロセツサシステ
ムにおけるキヤツシユメモリの制御方式に関する
ものであり、特に、共有バスを介して共有メモリ
に接続された各キヤツシユメモリ相互の記憶内容
の一貫性（coherence）を効果的に保証するスヌ
ープキヤツシユメモリ制御方式に関する。

〔従来の技術〕

複数のプロセツサが共有バスを介して共有メモ
リに接続された共有バス型マルチプロセツサシス
テムにおいては、多くの場合、各要素プロセツサ
毎にキヤツシユメモリを有する。この場合、これ
らのキヤツシユメモリ相互間の記憶内容に対する
更新の一貫性が問題となる。このため共有バス型
マルチプロセツサシステムにおいては共有バスの
トランザクシヨンを各キヤツシユメモリが監視
し、各プロセツサシステム毎にローカルにキヤツ
シユメモリ内の情報更新を管理して上記一貫性を
保つようにしている。このような一貫性を保証す
るためにキヤツシユメモリの制御方式をスヌープ
キヤツシユ制御方式と呼ぶ。このスヌープキヤツ
シユ制御方式にはキヤツシユメモリの管理につい
ていくつかの制御方法が提案され、評価が試みら
れている（たとえば、Cache Coherence
Protocols：Evaluation Using ａ
Multiprocessor Simulation Model”，James
Archibald，他，acm Trnasactions on
Computer Systems，1986，November，
Volume4，Number4，pp.273−298）。

従来のスヌープキヤツシユメモリ制御方式のい
ずれにおいても、キヤツシユメモリ相互間で互い
に共有しているブロツク（これを共有ブロツクと
呼ぶ）の写しを複数のキヤツシユメモリで持つこ
とは許している。一方、共有ブロツクの中のデー
タ（これを共有データと呼ぶ）を書き換えた場合
の扱い方として、他のキヤツシユメモリの共有ブ
ロツクを無効にする無効化方式と、他のキヤツシ
ユメモリの古いブロツクを新たなブロツクに更新
する更新方式との２つの方式が提案されている。

しかしながら、どちらの方式もすべての共有デ
ータの取扱いに対しても有効というわけではな
く、プロセツサ間で共有データの受け渡しが頻繁
に起こる場合には更新方式が有利であるが、デー
タの受け渡しの頻度が少ない場合は無効化方式が
有利な場合がある。

従つて、スヌープキヤツシユの制御方式として
無効化方式か更新方式かいずれかに固定した場
合、ある種のデータの受渡しには有効であるが他
のデータについては効率が悪くなることがある。

このため上記２方式を切り換えることが提案さ
れている。この切り換え方法としては、キヤツシ
ユメモリ全体としてではなく、ページと呼ぶキヤ
ツシユメモリ内の一定の記憶領域ごとに無効化方
式か更新方式かのどちらの制御方式をとるかの情
報をソフトウエアで指定し、その指定に従つてペ
ージ単位でどちらかの方式に切り換える方式が提
案されている（たとえば、「細粒度並列実行支援
機構」、松本、（社）情報処理学会「情報処理学会
研究報告」、89−ARC−77，1989年７月13日14
日、第91〜98ページ）。

〔発明が解決しようとする課題〕

しかしながら、以上述べた切換方式では共有デ
ータの特性によつてデータの記憶領域を分けると
共に、無効化方式または更新方式のどちらかを使
用するかをユーザが指定する必要があり、この指
定が厄介である。

また、事前によく検討してプログラムの実行開
始前にページ単位で更新方式か無効化方式に固定
的に指定したとしても、プロセツサ間での共有デ
ータの受け渡しの頻度（共有データの特性）が動
的に変化する場合もありうるため、静的ないし固
定的に指定した更新方式または無効化方式では有
効に働かない場合に遭遇するという問題がある。

したがつて、本発明は、該当するブロツクを更
新するか無効にするかの決定をハードウエアで行
なわせることによつて、共有データの特性変化に
対しても、効率の良いスヌープキヤツシユメモリ
制御方式を提供することを目的とするものであ
る。

〔課題を解決するための手段〕

上述した問題を解決するため、本発明は、それ
ぞれがキヤツシユメモリおよびプロセツサを有す
る複数の要素プロセツサの各キヤツシユメモリが
共有バスを介して共有メモリに接続され、各キヤ
ツシユメモリが共有バスのトランザクシヨンを監
視して当該キヤツシユメモリ内の情報を管理する
スヌープキヤツシユ制御方式において、あるキヤ
ツシユメモリ内の共有データが書き換えられる際
に、同じ共有データを含むブロツクを有する他の
キヤツシユメモリが、前記ブロツクを更新するか
無効にするかの決定をプロセツサによるブロツク
の使用状況により動的に判断する手段を設けたも
のである。

〔作 用〕

キヤツシユメモリの情報管理、すなわち、更新
方式によるか無効化方式によるかの切断判断をプ
ロセツサがブロツクを使用する状況（頻度）に応
じて動的に行う。

より具体的に述べると、更新型のスヌープキヤ
ツシユにおいて、一度他のキヤツシユメモリが書
き換えられたことに伴なつて更新されたブロツク
は、次に他のキヤツシユメモリによつて同じブロ
ツクが更新されるまでにプロセツサによつて一度
もアクセスされていなければ、その後もプロセツ
サがそのブロツクを使用する可能性は少ないと考
えられる。したがつて、そのようなブロツクは無
効化しても効率的にあまり問題とはならず、再び
使用することが必要になつた時点で改めてキヤツ
シユメモリに登録したほうが全体としては効率が
よくなる。

このように、本発明は更新型スヌープキヤツシ
ユメモリ制御方式で、キヤツシユメモリ内のブロ
ツクをプロセツサが一度以上アクセスした場合に
セツトされるフラグ（アクセスフラグ）をブロツ
ク単位に設け、他のキヤツシユメモリで同じブロ
ツクが書き換えられた時点までに自己のアクセス
フラグがセツトされていれば自己のブロツクを更
新するが、アクセスフラグがセツトされていなけ
れば自己のブロツクを無効化するとともに、ブロ
ツクを更新したか無効化したのかいずれの情報を
更新要求元のキヤツシユメモリに知らせることに
よつて一貫性を保つように構成する。

すなわち、本発明は共有ブロツクの不要な更新
を極力低減することにより、共有バスの使用効率
を向上させるという構想に基づくものである。

〔実施例〕

第２図に示すように本発明の実施例としての共
有バス型キヤツシユメモリ制御方式は、共有メモ
リ５０と、複数の要素プロセツサ６０〜７０を有
しており、各プロセツサシステム、たとえば、要
素プロセツサ６０はスヌープキヤツシユメモリ６
１とプロセツサ６２とを有している。そして、各
キヤツシユメモリ６１〜７１が共有メモリ５０と
共有バス８０を介して接続されている。

共有バス８０は、共有メモリ、キヤツシユメモ
リに共通するアドレスを転送する共有アドレスバ
ス線１、データをブロツク単位で転送する共有デ
ータバス線２、読み込み要求や書き込み要求を転
送する共有バス制御線３、およびキヤツシユメモ
リ相互間の一貫性を保つためデータを共有してい
ることを表すシユアード線４からなり、図示の如
く共有メモリ５０と各キヤツシユメモリ６１〜７
１との間を接続している。

また、第３図に示すように、本発明の実施例の
スヌープキヤツシユメモリ制御方式におけるアド
レスは、タグ部４１、インデツクス部４２、オフ
セツト部４３から構成されており、共有メモリ５
０中のブロツク格納位置はタグ部４１とインデツ
クス部４２で特定され、ブロツク中のデータはオ
フセツト４３によつて特定される。また、キヤツ
シユ中のブロツクの格納位置はインデツクス部４
２によつて特定される。

各キヤツシユメモリは第１図に示す構成となつ
ている。

第１図において、キヤツシユメモリは、プロセ
ツサからの要求を処理するためのアドレスが格納
されるアドレスレジスタ１０、アドレスレジスタ
１０の出力に接続されたバツフア１７、共有バス
８０からの要求を処理するためのアドレスが格納
される共有アドレスレジスタ１４、アドレスレジ
スタ１０または共有アドレスレジスタ１４の値と
後述するタグメモリ１１ａの値とを比較してキヤ
ツシユヒツトを判定するヒツト判定部１１、後に
詳述するステータスメモリ１２、キヤツシユメモ
リ１３、共有データバス線２上のデータ、キヤツ
シユメモリ１３内のデータ及びデータレジスタ１
５のデータを相互でやり取りするための双方向バ
ツフア１９、プロセツサに読み込ませるデータお
よびプロセツサからのデータを一時的に格納する
データレジスタ１５、キヤツシユを統括制御する
キヤツシユ制御部１６が、図示される如く接続さ
れて構成されている。

また、キヤツシユ制御部１６には、アクセス要
求線５、共有バス制御線３およびシエアード線４
が図示の如く接続されている。また、共有データ
バス線２が双方向バツフア１９を介してキヤツシ
ユメモリ１３およびデータレジスタ１５接続さ
れ、共有アドレスバス線１がアドレスレジスタ１
０に接続されたバツフア１７に接続されると共
に、共有アドレスレジスタ１４およびヒツト判定
部１１に接続されている。

ヒツト判定部１１にはタグメモリ１１ａとキヤ
ツシユメモリのヒツト判定回路が含まれている。
タグメモリ１１ａにはキヤツシユメモリ１３に格
納されている各ブロツクに対応するアドレスのタ
グ部４１（第３図参照）が格納されている。

また、上記ステータスメモリ１２はプロセツサ
がそのブロツクを１度以上アクセスしたことを表
すアクセスフラグ２０、他のキヤツシユメモリが
そのブロツクを共有していることを表すシエアー
ドフラグ２１、キヤツシユメモリ内の該ブロツク
が有効なものであることを表すバリツドフラグ２
２、プロセツサがそのブロツクに書き込みを行つ
たことを表すダーテイフラグ２３、および、その
ブロツクの所有者であることを表すオーナフラグ
２４からなる。これらのフラグの判定及び値のセ
ツトはキヤツシユ制御部１６によつて行われる。

ダーテイフラグ２３はプロセツサからの書き込
み要求があつた時に「１」にセツトされ、他のキ
ヤツシユからそのブロツクの更新要求があつた時
およびキヤツシユから追い出される時「０」にセ
ツトされる。またオーナフラグ２４はプロセツサ
からの書き込み要求があつた時および共有メモリ
よりそのブロツクを読み出した時「１」にセツト
され、他のキヤツシユからそのブロツクの更新要
求があつた時およびキヤツシユから追い出される
時「０」にセツトされる。これらのフラグの管理
は本発明に直接関与しないため以下の説明では省
略してある。

プロセツサからのデータの読み出し及び書き込
み要求はアクセス要求線５を通してキヤツシユ制
御部１６に知らされる。また共有バス８０上の他
のキヤツシユメモリや共有メモリとキヤツシユ制
御部１６とのデータの読み出し及び書き込み要求
は共有バス制御線３を通して相互に行われる。

ヒツト判定部１１タグメモリ１１ａ、ステータ
スメモリ１２及びキヤツシユメモリ１３に対する
データの読み出しおよび書き込み番地はアドレス
レジスタ１０または共有アドレスレジスタ１４の
インデツクス部４２（第３図参照）で指定され
る。

キヤツシユメモリにヒツトしたことの判定は、
ヒツト判定部１１においてアドレスレジスタ１０
または共有アドレスレジスタ１４のインデツクス
部で指定されたタグメモリ１１ａの値とアドレス
レジスタ１０または共有アドレスレジスタ１４の
タグ部４１の値が一致したことを示す信号３０
と、アドレスレジスタ１０または共有アドレスレ
ジスタ１４のインデツクス部で指定されたステー
タスメモリ１２のバリツドフラグ２２が「１」で
有ることを示す信号３１とキヤツシユ制御部１６
で調べることにより行われる。以後、特に断らな
い限りプロセツサからの要求を処理する場合のア
ドレスは、アドレスレジスタ１０にセツトされて
おり、共有バス８０からの要求を処理する場合の
アドレスは共有アドレスレジスタ１４にセツトさ
れているものとする。また処理に応じてどちらか
のレジスタ１０，１４が選択されたキヤツシユメ
モリ１３、ステータスメモリ１２、ヒツト判定部
１１の各部にアドレスを供給するものとする。

なお、上述したヒツト判定部１１，ステータス
メモリ１２、キヤツシユ制御部１６等で、本発明
の、該当するブロツクを更新するか無効にするか
の決定をプロセツサによるブロツクの使用状況に
より動的に判断する手段が構成される。

次にプロセツサまたは共有バスからの要求にし
たがつて行われるキヤツシユメモリ及びアクセス
フラグの動作を第４図を用いて説明する。

キヤツシユ制御部１６は、まず、出力された要
求がプロセツサからの要求であるのか、共有バス
からの要求であるかを判断する（ステツプ401）。

プロセツサからの要求であれば、更にその要求
内容が読み出し要求であるのか、書き込み要求で
あるのかの判断を行う（ステツプ402）。読み出し
要求であれば、その読み出し要求の判断結果に応
じて(1)プロセツサからの読み出し要求でキヤツシ
ユヒツトした（要求されたデータがキヤツシユに
ある）場合、または(2)プロセツサからの読み出し
要求でキヤツシユミスした（要求されたデータが
キヤツシユにない）場合へ分岐する（ステツプ
403）。

ステツプ402で書き込み要求であると判断され
れば、その書き込み要求の結果に応じて(3)プロセ
ツサからの書き込み要求でキヤツシユヒツトした
場合、または(4)プロセツサからの書き込み要求で
キヤツシユミスした場合へ分岐する（ステツプ
404）。

また、ステツプ401で要求が共有バスからの要
求であると判断されれば、更にそ要求内容が更新
要求であるのか、読み出し要求であるのかの判断
を行う（ステツプ405）。更新要求であれば、その
更新要求でキヤツシユヒツトした（要求されたブ
ロツクがキヤツシユにある）とき、(5)共有バスか
らの更新登録要求でキヤツシユヒツトした場合へ
進む（ステツプ406）。読み出し要求であれば、そ
の読み出し要求でキヤツシユヒツトした（要求さ
れたブロツクがキヤツシユある）とき、(6)共有バ
スからの読み出し要求でキヤツシユヒツトした場
合へ進む（ステツプ407）。なお、ステツプ406，
407でキヤツシユミスした場合は何もしない。

このように主なものとして６通りの場合が考え
られるが、こ内、特に(5)の場合がキヤツシユ内の
共有ブロツクを無効化するか更新するかの選択を
行う本処理フローとなり、(5)を除く(1)〜(6)の場合
が、その選択を可能するため前処理的フローな
る。以下、これらの場合を個別的に説明する。

(1) プロセツサからの読み出し要求でキヤツシユ
ヒツトした場合 プロセツサによつてアクセスされたので、アド
レスレジスタ１０で指定されたステータスメモリ
１２のアクセスフラグ２０を「１」にセツトする
とともに、ヒツトしたデータをキヤツシユメモリ
１３よりデータレジスタ１５にセツトする（ステ
ツプ411，412）。

(2) プロセツサからの読み出し要求でキヤツシユ
ミスした場合 説明順序が逆になるが、便宜上、途中のステツ
プ426から説明する。オフセツトを除くアドレス
レジスタ１０の値を共有アドレスバス線１に出力
し、かつ共有バス制御線３にキヤツシユメモリ又
は共有メモリへの読み出し要求を出すことによ
り、対応するブロツクを共有データバス線２より
読み込んでキヤツシユメモリ１３に書き込む（ス
テツプ426，427，428）。またヒツト判定部１１の
タグメモリ１１ａにアドレスレジスタ１０のタグ
部４１をセツトするとともに、バリツドフラグ２
２に「１」をセツトするが、シエアードフラグ２
１は共有バス８０からブロツクを読み込む際、シ
エアード線４が１になつていれば「１」を、そう
でない場合は「０」をセツトする（ステツプ430，
431，432，433，434）。

ここで、プロセツサによるアクセス要求に対す
る処理が行われ、上記で書き込まれたブロツクに
プロセツサから要求されたデータがあるためキヤ
ツシユヒツトと同様に、アドレスレジスタ１０で
指定されたステータスメモリ１２のアクセスフラ
グ２０を「１」にセツトすると共に、上記データ
をキヤツシユメモリ１３よりデータレジスタ１５
にセツトする（ステツプ435，436）。

なお、キヤツシユミスしたデータをキヤツシユ
メモリに登録するにあたつて、現在あるキヤツシ
ユメモリ内のブロツクを追い出す必要がある場
合、上記処理（ステツプ426）の前に以下の処理
を行う。なお、追い出すか上書きするかは、キヤ
ツシユメモリ内の該ブロツクに対するダーテイフ
ラグ２３によつて判断し、ダーテイフラグ２３が
「１」の場合に追い出す。

ブロツクの追い出しか、上書きかを判断して、
追い出しであれば、追い出すブロツクのアドレス
のタグ部４１をヒツト判定部１１のタグメモリ１
１ａより読み出し、その値とアドレスレジスタ１
０のインデツクス部４２の値とを共有アドレスバ
ス線１に出力する（ステツプ421，422，423）。そ
して、キヤツシユメモリ１３のブロツクを共有デ
ータバス線２に出力し、共有バス制御信号線３に
より書き込み要求を共有メモリに送出する（ステ
ツプ424，425）。

(3) プロセツサからの書き込み要求でキヤツシユ
ヒツトした場合 キヤツシユメモリ１３にデータレジスタ１５よ
りデータを書き込む（ステツプ441）。またアドレ
スレジスタ１０で指定されたステータスメモリ１
２のシエアードフラグが「１」か否かを判断する
（ステツプ442）。シエアードフラグが「１」なら
ばオフセツトを除いたアドレスレジスタ１０の値
を共有アドレスバス線１に、アドレスレジスタ１
０で指定されたキヤツシユメモリ１３のブロツク
を共有データバス線２に出力すると共に、共有バ
ス制御線３を通して他のキヤツシユメモリに共有
ブロツクの更新要求を送出する（ステツプ443，
444）。さらにシエアード線４を監視し、シエアー
ド線４が「１」になればステータスメモリ１２の
シエアードフラグ２１を「１」に、そうでない場
合は「０」にセツトする（ステツプ445，446，
447）。また、プロセツサからアクセスされたの
で、アクセスフラグ２０を「１」にセツトする
（ステツプ448）。

(4) プロセツサからの書き込み要求でキヤツシユ
ミスした場合 データレジスタ１５へのデータのセツトおよび
アクセスフラグのセツト（ステツプ435，436）を
除いて、読み込み要求でキヤツシユミスした場合
の(2)と同じ処理を行つた後、書き込み要求でキヤ
ツシユヒツトした場合の(3)と同じ処理を行う。

(5) 共有バスからの更新要求でキヤツシユヒツト
した場合 共有アドレスレジスタ１４で指定されたステー
タスメモリ１２のアクセスフラグ２０が「１」か
否かを判定する（ステツプ451）。アクセスフラグ
２０が「１」ならば、他のキヤツシユにより更新
されたブロツクをプロセツサが一度以上アクセス
したと判断して、ブロツクを更新する。すなわち
共有データバス線２上のブロツクをキヤツシユメ
モリ１３に取り込むと共に、シエアード線４を
「１」にし、また、更新されたことに伴い、アク
セスフラグ２０を「０」にセツトする（ステツプ
452，453）。またアクセスフラグ２０が「０」の
場合、一度他のキヤツシユが書き換えられたこと
に伴い更新されたブロツクが、次に他のキヤツシ
ユにより同じブロツクが更新されるまでにプロセ
ツサによつて一度もアクセスされていないと判断
して、ブロツクを無効化する。すなわち、データ
は取り込まずシエアード線４を「０」にすると共
に、バリツドフラグ２２を「０」にする。

(6) 共有バスからの読み出し要求でキヤツシユヒ
ツトした場合 要求されたブロツクを共有バスに供給する必要
がある場合、すなわち、複数のキヤツシユにヒツ
トした場合、ブロツクを供給するキヤツシユを特
定する必要が有る。この特定をするため、オーナ
フラグ２４が「１」か否かの判別を行う（ステツ
プ461）。オーナフラグ２４が「１」ならばブロツ
クの供給を行う。

オーナフラグ２４が「１」の場合、キヤツシユ
メモリ１３よりブロツクを共有データバス線２上
に出力する（ステツプ462）。また、オーナフラグ
２４にかかわらずシエアード線４を「１」にする
（ステツプ463）。ステータスメモリ１２のバリツ
ドフラグ２２、シエアードフラグ２１及びアクセ
スフラグ２０はその時の状態を保持する（ステツ
プ464）。

(7) 共有バスからの更新要求にたいしてキヤツシ
ユがヒツトしない場合、何もしない。

〔発明の効果〕

以上述べたように、本発明によれば他のキヤツ
シユメモリにある共有データが書き換えられた
際、同じブロツクを持つキヤツシユメモリを更新
するか無効化するかをプロセツサによるブロツク
の使用状況をもとに動的に判断して、この判断に
基づいてキヤツシユメモリを管理しているため、
データの特性変化による依存性が低下し、共有バ
スの使用効率を向上できる。

【図面の簡単な説明】

第１図は第２図におけるキヤツシユメモリの構
成の実施例を示すブロツク図、第２図は本発明の
実施例のスヌープキヤツシユメモリ制御方式が適
用される共有バス型マルチプロセツサシステムの
構成図、第３図は第２図におけるアドレスの構成
例を示す図、第４図は本実施例のシステム動作を
示すフローチヤートである。 １は共有アドレスバス線、２は共有データバス
線、３は共有バス制御線、４はシエアード線、１
０はアドレスレジスタ、１１はヒツト判定部、１
２はステータスメモリ、１３はキヤツシユメモ
リ、１５はデータレジスタ、１６はキヤツシユ制
御部、２０はアクセスフラグ、２１はシエアード
フラグ、２２はバリツドフラグ、２３はダーテイ
フラグ、２４はオーナフラグである。

Claims (1)

1. 【特許請求の範囲】 １ それぞれがキヤツシユメモリおよびプロセツ
   サを有する複数の要素プロセツサからなるシステ
   ムの各キヤツシユメモリが共有バスを介して共有
   メモリに接続され、各キヤツシユメモリが共有バ
   スのトランザクシヨンを監視して当該キヤツシユ
   メモリ内の情報を管理するスヌープキヤツシユ制
   御方式において、 あるキヤツシユメモリ内の共有データが書き換
   えられる際に、同じ共有データを含むブロツクを
   有する他のキヤツシユメモリが、該当するブロツ
   クを更新するか無効にするかの決定をプロセツサ
   によるブロツクの使用状況により動的に判断する
   手段を設けて、 ブロツクを動的に更新または無効化するように
   構成したことを特徴とするスヌープキヤツシユメ
   モリ制御方式。