JPH05327512A - Ｄａ変換用半導体集積回路 - Google Patents
Ｄａ変換用半導体集積回路Info
- Publication number
- JPH05327512A JPH05327512A JP15282092A JP15282092A JPH05327512A JP H05327512 A JPH05327512 A JP H05327512A JP 15282092 A JP15282092 A JP 15282092A JP 15282092 A JP15282092 A JP 15282092A JP H05327512 A JPH05327512 A JP H05327512A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- signal
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 高精度を維持しつつ、ディジタル部とアナロ
グ部との１チップ化を実現したＤＡ変換用集積回路を提
供する。 【構成】 ディジタル信号を受けてパルス幅変調信号を
形成するＤＡ変換部の出力信号を受けて出力信号を形成
するインバータ回路の動作電圧をフィルタ回路を設けて
電源雑音を除去したり、あるいは独立した端子を設けて
外部に定電圧回路を設けたりして安定化を図るととも
に、この安定化された電圧に基づいてアクティブフィル
タ回路に供給される基準電圧を形成するか、アクティブ
フィルタ回路を構成する演算増幅回路の差動増幅動作を
利用して反転入力に供給される電源雑音を非反転入力に
供給される電源雑音により相殺させる。 【効果】 ディジタル回路で発生した電源雑音をアクテ
ィブフィルタ回路で相殺させることができるから、高精
度を維持しつつＤＡ変換回路の１チップ化が可能にな
る。
グ部との１チップ化を実現したＤＡ変換用集積回路を提
供する。 【構成】 ディジタル信号を受けてパルス幅変調信号を
形成するＤＡ変換部の出力信号を受けて出力信号を形成
するインバータ回路の動作電圧をフィルタ回路を設けて
電源雑音を除去したり、あるいは独立した端子を設けて
外部に定電圧回路を設けたりして安定化を図るととも
に、この安定化された電圧に基づいてアクティブフィル
タ回路に供給される基準電圧を形成するか、アクティブ
フィルタ回路を構成する演算増幅回路の差動増幅動作を
利用して反転入力に供給される電源雑音を非反転入力に
供給される電源雑音により相殺させる。 【効果】 ディジタル回路で発生した電源雑音をアクテ
ィブフィルタ回路で相殺させることができるから、高精
度を維持しつつＤＡ変換回路の１チップ化が可能にな
る。
Description
【０００１】
【産業上の利用分野】この発明は、ＤＡ（ディジタル−
アナログ）変換用半導体集積回路に関し、特にデルタシ
グマ変換回路を含むディジタル回路と、アクティブフィ
ルタ回路のようなアナログ回路とを１チップ化したもの
に利用して有効な技術に関するものである。
アナログ）変換用半導体集積回路に関し、特にデルタシ
グマ変換回路を含むディジタル回路と、アクティブフィ
ルタ回路のようなアナログ回路とを１チップ化したもの
に利用して有効な技術に関するものである。
【０００２】
【従来の技術】ディジタルオーディオ機器、ディジタル
通信機器等のＤＡ変換回路には、特開昭６２−１６９５
２８号公報や、特願平１−２３１５９６号に記載されて
いるように、オーバーサンプリング型の二重積分デルタ
シグマ変調方式が使用されている。実際のＤＡ変換器
は、上記のデルタシグマ変調器と、アナログフィルタに
より構成されており、集積回路もディジタル回路とアナ
ログ回路とが別々のチップで存在する。
通信機器等のＤＡ変換回路には、特開昭６２−１６９５
２８号公報や、特願平１−２３１５９６号に記載されて
いるように、オーバーサンプリング型の二重積分デルタ
シグマ変調方式が使用されている。実際のＤＡ変換器
は、上記のデルタシグマ変調器と、アナログフィルタに
より構成されており、集積回路もディジタル回路とアナ
ログ回路とが別々のチップで存在する。
【０００３】
【発明が解決しようとする課題】上記のようなＤＡ変換
器において、デルタシグマ変調器のようなディジタル回
路と、アナログフィルタのようなアナログ回路とを１チ
ップの半導体集積回路により構成しようとすると、集積
回路内のディジタル部で発生して電源に乗る雑音により
小信号時のＳ／Ｎ（信号対雑音比）が悪化するという問
題があり、高精度が要求されるＤＡ変換器としては１チ
ップ化が妨げされるものである。
器において、デルタシグマ変調器のようなディジタル回
路と、アナログフィルタのようなアナログ回路とを１チ
ップの半導体集積回路により構成しようとすると、集積
回路内のディジタル部で発生して電源に乗る雑音により
小信号時のＳ／Ｎ（信号対雑音比）が悪化するという問
題があり、高精度が要求されるＤＡ変換器としては１チ
ップ化が妨げされるものである。
【０００４】この発明の目的は、高精度を維持しつつ、
ディジタル部とアナログ部との１チップ化を実現したＤ
Ａ変換用半導体集積回路を提供することにある。この発
明の前記ならびにそのほかの目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
ディジタル部とアナログ部との１チップ化を実現したＤ
Ａ変換用半導体集積回路を提供することにある。この発
明の前記ならびにそのほかの目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ディジタル信号を受けてパ
ルス幅変調信号を形成するＤＡ変換部の出力信号を受け
て出力信号を形成するインバータ回路の動作電圧をフィ
ルタ回路を設けて電源雑音を除去したり、あるいは独立
した端子を設けて外部に定電圧回路を設けたりして安定
化を図るとともに、この安定化された電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
か、アクティブフィルタ回路を構成する演算増幅回路の
差動増幅動作を利用して反転入力に供給される電源雑音
を非反転入力に供給される電源雑音により相殺させる。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ディジタル信号を受けてパ
ルス幅変調信号を形成するＤＡ変換部の出力信号を受け
て出力信号を形成するインバータ回路の動作電圧をフィ
ルタ回路を設けて電源雑音を除去したり、あるいは独立
した端子を設けて外部に定電圧回路を設けたりして安定
化を図るとともに、この安定化された電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
か、アクティブフィルタ回路を構成する演算増幅回路の
差動増幅動作を利用して反転入力に供給される電源雑音
を非反転入力に供給される電源雑音により相殺させる。
【０００６】
【作用】上記した手段によれば、ディジタル回路で発生
した電源雑音をアクティブフィルタ回路で相殺させるこ
とができるから、高精度を維持しつつＤＡ変換回路の１
チップ化が可能になる。
した電源雑音をアクティブフィルタ回路で相殺させるこ
とができるから、高精度を維持しつつＤＡ変換回路の１
チップ化が可能になる。
【０００７】
【実施例】図１には、この発明に係るＤＡ変換用集積回
路の一実施例の回路図が示されている。同図の各回路
は、公知のＣＭＯＳ回路の製造技術により、単結晶シリ
コンのような１個の半導体基板上において形成される。
路の一実施例の回路図が示されている。同図の各回路
は、公知のＣＭＯＳ回路の製造技術により、単結晶シリ
コンのような１個の半導体基板上において形成される。
【０００８】同図において、ブラックボックスで示され
てるＤＡＣは、デルタシグマ変調回路であり、ディジタ
ル入力信号ＤＩＮとクロック信号ＣＬＫを受けて、ディ
ジタル信号ＤＩＮをパルス幅変調信号の形態で出力させ
る。このデルタシグマ変調回路ＤＡＣの出力信号は、ク
ロック信号ＣＬＫによりゲートが制御されるナンド回路
ＮＡＮＤを通して、Ｐチャンネル型ＭＯＳＦＥＴＱＰと
Ｎチャンネル型ＭＯＳＦＥＴＱＮからなるＣＭＯＳイン
バータ回路ＩＮＶを通して出力される。このインバータ
回路ＩＮＶまでがディジタル部であり、パルス数密度変
調信号が出力される。
てるＤＡＣは、デルタシグマ変調回路であり、ディジタ
ル入力信号ＤＩＮとクロック信号ＣＬＫを受けて、ディ
ジタル信号ＤＩＮをパルス幅変調信号の形態で出力させ
る。このデルタシグマ変調回路ＤＡＣの出力信号は、ク
ロック信号ＣＬＫによりゲートが制御されるナンド回路
ＮＡＮＤを通して、Ｐチャンネル型ＭＯＳＦＥＴＱＰと
Ｎチャンネル型ＭＯＳＦＥＴＱＮからなるＣＭＯＳイン
バータ回路ＩＮＶを通して出力される。このインバータ
回路ＩＮＶまでがディジタル部であり、パルス数密度変
調信号が出力される。
【０００９】上記のようなディジタル部に対して、アナ
ログ部としてのアクティブフィルタ回路ＡＦＬが同一の
チップ上に形成される。アクティブフィルタ回路ＡＦＬ
は、演算増幅回路ＯＰと、その反転入力（−）に設けら
れる抵抗Ｒ１、キャパシタＣ１及び抵抗Ｒ５と帰還用の
抵抗Ｒ２とキャパシタＣ２により構成され、上記パルス
数密度変調信号を平滑して出力端子ＯＵＴからアナログ
信号を送出させる。
ログ部としてのアクティブフィルタ回路ＡＦＬが同一の
チップ上に形成される。アクティブフィルタ回路ＡＦＬ
は、演算増幅回路ＯＰと、その反転入力（−）に設けら
れる抵抗Ｒ１、キャパシタＣ１及び抵抗Ｒ５と帰還用の
抵抗Ｒ２とキャパシタＣ２により構成され、上記パルス
数密度変調信号を平滑して出力端子ＯＵＴからアナログ
信号を送出させる。
【００１０】演算増幅回路ＯＰを回路の接地電位と電源
電圧ＶＣＣを供給して一電源で動作させるときに、出力
端子ＯＵＴから出力されるアナログ信号は、電源電圧Ｖ
ＣＣの中点電圧を中心として正負に変化する信号とされ
る。そこで、このようなアナログ信号に対応して、演算
増幅回路ＯＰの非反転入力（＋）には、抵抗Ｒ３とＲ４
からなる基準電圧回路ＶＲＧにより形成され、上記中点
電圧に対応したバイアス電圧が与えられる。
電圧ＶＣＣを供給して一電源で動作させるときに、出力
端子ＯＵＴから出力されるアナログ信号は、電源電圧Ｖ
ＣＣの中点電圧を中心として正負に変化する信号とされ
る。そこで、このようなアナログ信号に対応して、演算
増幅回路ＯＰの非反転入力（＋）には、抵抗Ｒ３とＲ４
からなる基準電圧回路ＶＲＧにより形成され、上記中点
電圧に対応したバイアス電圧が与えられる。
【００１１】一般的にディジタルシグマ方式のＤＡ変換
回路のｆs ／２帯域内での小信号時のＳ／Ｎは、次式
（１）により求められる。 Ｓ／Ｎ（ｄＢ）＝２０log(２N −１）＋１．７６＋１０log Ｍ −２０log(２sin Ｋπ）I ＋２０log ３1/2 ・・・・（１） ここで、Ｋは（ｆs ／２）÷（Ｍｆs ）であり、Ｎは量
子化器のビット数、Ｍはオーバーサンプリング倍率、ｆ
s はサンプリング周波数、Ｉはノイズシェーパ次数であ
る。例えば、Ｎが１ビットで、Ｍが１２８倍、Ｉが２次
でのＳ／Ｎは、９０ｄＢを超える。ところが、本願で問
題として取り上げているディジタル回路での電源雑音に
よるＳ／Ｎの悪化は、２０ｄＢにも及び、高精度達成の
妨げになるものである。
回路のｆs ／２帯域内での小信号時のＳ／Ｎは、次式
（１）により求められる。 Ｓ／Ｎ（ｄＢ）＝２０log(２N −１）＋１．７６＋１０log Ｍ −２０log(２sin Ｋπ）I ＋２０log ３1/2 ・・・・（１） ここで、Ｋは（ｆs ／２）÷（Ｍｆs ）であり、Ｎは量
子化器のビット数、Ｍはオーバーサンプリング倍率、ｆ
s はサンプリング周波数、Ｉはノイズシェーパ次数であ
る。例えば、Ｎが１ビットで、Ｍが１２８倍、Ｉが２次
でのＳ／Ｎは、９０ｄＢを超える。ところが、本願で問
題として取り上げているディジタル回路での電源雑音に
よるＳ／Ｎの悪化は、２０ｄＢにも及び、高精度達成の
妨げになるものである。
【００１２】この実施例では、高精度化のために、言い
換えるならば、ディジタル部での電源雑音の影響を実質
的に排除するために、上記インバータ回路ＩＮＶの動作
電圧をフィルタ回路ＦＬにより形成する。このフィルタ
回路ＦＬは、抵抗Ｒ３とキャパシタＣ３かならるロウパ
スフィルタにより構成され、電源電圧ＶＣＣに乗るディ
ジタル部からの電源ノイズを除去して、インバータ回路
ＩＮＶの動作電圧を安定化させる。また、抵抗Ｒ３，Ｒ
４からなる基準電圧回路ＶＲＧの動作電圧も上記フィル
タ回路ＦＬにより形成された安定化電圧を用いる。
換えるならば、ディジタル部での電源雑音の影響を実質
的に排除するために、上記インバータ回路ＩＮＶの動作
電圧をフィルタ回路ＦＬにより形成する。このフィルタ
回路ＦＬは、抵抗Ｒ３とキャパシタＣ３かならるロウパ
スフィルタにより構成され、電源電圧ＶＣＣに乗るディ
ジタル部からの電源ノイズを除去して、インバータ回路
ＩＮＶの動作電圧を安定化させる。また、抵抗Ｒ３，Ｒ
４からなる基準電圧回路ＶＲＧの動作電圧も上記フィル
タ回路ＦＬにより形成された安定化電圧を用いる。
【００１３】これにより、インバータ回路ＩＮＶの出力
に含まれる電源雑音ｅ１及び基準電圧回路ＶＲＧに供給
される電源雑音ｅ２を大幅に低減できる。また、出力端
子ＯＵＴから出力されるアナログ信号に含まれる雑音成
分ｅ０は、次式（２）のように大幅に減少されたものと
することができる。 ｅ０＝−（Ｒ２／Ｒ１）×ｅ１＋（１＋Ｒ２／Ｒ１） ×〔Ｒ４／（Ｒ３＋Ｒ４）〕ｅ２ ・・・・・・・・・・・（２）
に含まれる電源雑音ｅ１及び基準電圧回路ＶＲＧに供給
される電源雑音ｅ２を大幅に低減できる。また、出力端
子ＯＵＴから出力されるアナログ信号に含まれる雑音成
分ｅ０は、次式（２）のように大幅に減少されたものと
することができる。 ｅ０＝−（Ｒ２／Ｒ１）×ｅ１＋（１＋Ｒ２／Ｒ１） ×〔Ｒ４／（Ｒ３＋Ｒ４）〕ｅ２ ・・・・・・・・・・・（２）
【００１４】すなわち、反転入力から供給される雑音成
分ｅ１と、非反転入力から供給される雑音成分ｅ２を上
記のようなフィルタ回路ＦＬの挿入により低減できると
ともに、抵抗比により減衰させて演算増幅回路ＯＰで互
いに打ち消し合うようにすることができる。
分ｅ１と、非反転入力から供給される雑音成分ｅ２を上
記のようなフィルタ回路ＦＬの挿入により低減できると
ともに、抵抗比により減衰させて演算増幅回路ＯＰで互
いに打ち消し合うようにすることができる。
【００１５】図２には、この発明に係るＤＡ変換用集積
回路の他の一実施例の回路図が示されている。この実施
例では、インバータ回路ＩＮＶに専用の電源端子ＶＣＬ
が設けられる。すなわち、インバータ回路ＩＮＶの電源
端子ＶＣＬは、デルタシグマ変調回路ＤＡＣ、ナンド回
路ＮＡＮＤ等からなるディジタル部及び演算増幅回路Ｏ
Ｐの電源電圧ＶＣＣとは別の端子が設けられる。この端
子ＶＣＬには、ＣＭＯＳ回路にラッチアップが生じない
ように電源電圧ＶＣＣと同じかそれより低くされた安定
化電圧が供給される。この安定化電圧は、外部に設けら
れた上記のようなフィルタ回路により構成されるもの
他、定電圧素子を用いた定電圧回路により形成される。
回路の他の一実施例の回路図が示されている。この実施
例では、インバータ回路ＩＮＶに専用の電源端子ＶＣＬ
が設けられる。すなわち、インバータ回路ＩＮＶの電源
端子ＶＣＬは、デルタシグマ変調回路ＤＡＣ、ナンド回
路ＮＡＮＤ等からなるディジタル部及び演算増幅回路Ｏ
Ｐの電源電圧ＶＣＣとは別の端子が設けられる。この端
子ＶＣＬには、ＣＭＯＳ回路にラッチアップが生じない
ように電源電圧ＶＣＣと同じかそれより低くされた安定
化電圧が供給される。この安定化電圧は、外部に設けら
れた上記のようなフィルタ回路により構成されるもの
他、定電圧素子を用いた定電圧回路により形成される。
【００１６】この構成においては、インバータ回路ＩＮ
Ｖの出力信号及び基準電圧回路ＶＲＧに供給される電源
雑音成分ｅ１とｅ２をいっそう低減できるので、アナロ
グ信号に含まれる雑音を大幅に低減させることができ
る。
Ｖの出力信号及び基準電圧回路ＶＲＧに供給される電源
雑音成分ｅ１とｅ２をいっそう低減できるので、アナロ
グ信号に含まれる雑音を大幅に低減させることができ
る。
【００１７】図３には、この発明に係るＤＡ変換用半導
体集積回路の他の一実施例の回路図が示されている。こ
の実施例では、電源電圧ＶＣＣに含まれる雑音成分をア
クティブフィルタ回路ＡＦＬを構成する演算増幅回路Ｏ
Ｐの差動増幅動作を利用して相殺させるようするもので
ある。
体集積回路の他の一実施例の回路図が示されている。こ
の実施例では、電源電圧ＶＣＣに含まれる雑音成分をア
クティブフィルタ回路ＡＦＬを構成する演算増幅回路Ｏ
Ｐの差動増幅動作を利用して相殺させるようするもので
ある。
【００１８】電源電圧ＶＣＣには、ディジタル部でのス
イッチング動作に対応して雑音が乗り、それがインバー
タ回路ＩＮＶのハイレベルの出力信号にそのまま雑音ｅ
１として含まれてしまう。上記電源電圧ＶＣＣの乗る雑
音は、雑音ｅ２として分圧抵抗回路により構成される基
準電圧回路ＶＲＧにも供給される。そして、これらの雑
音ｅ１とｅ２は、演算増幅回路ＯＰの反転入力（−）と
非反転入力（＋）に供給されることから、演算増幅回路
ＯＰの入力部でレベルを等しく調整すれば、互いに打ち
消させることができる。しかし、基準電圧回路ＶＲＧ
は、上記の中点電圧を形成する必要があるため抵抗比を
任意に設定できない。
イッチング動作に対応して雑音が乗り、それがインバー
タ回路ＩＮＶのハイレベルの出力信号にそのまま雑音ｅ
１として含まれてしまう。上記電源電圧ＶＣＣの乗る雑
音は、雑音ｅ２として分圧抵抗回路により構成される基
準電圧回路ＶＲＧにも供給される。そして、これらの雑
音ｅ１とｅ２は、演算増幅回路ＯＰの反転入力（−）と
非反転入力（＋）に供給されることから、演算増幅回路
ＯＰの入力部でレベルを等しく調整すれば、互いに打ち
消させることができる。しかし、基準電圧回路ＶＲＧ
は、上記の中点電圧を形成する必要があるため抵抗比を
任意に設定できない。
【００１９】そこで、前記式（２）において、反転入力
（−）に供給される右辺の第１項と非反転入力（＋）に
供給される右辺の第２項とが交流的に等しくなるよう
に、抵抗分圧回路の一方の抵抗Ｒ４側を２つに分割し、
そこに交流接地用のキャパシタＣ４を設けるものであ
る。これにより、次式（３）のような条件を得る。
（−）に供給される右辺の第１項と非反転入力（＋）に
供給される右辺の第２項とが交流的に等しくなるよう
に、抵抗分圧回路の一方の抵抗Ｒ４側を２つに分割し、
そこに交流接地用のキャパシタＣ４を設けるものであ
る。これにより、次式（３）のような条件を得る。
【００２０】 （Ｒ２／Ｒ１）×ｅ１＝ （１＋Ｒ２／Ｒ１）×〔Ｒ４ａ／（Ｒ３＋Ｒ４ａ）〕ｅ２ ・・（３） 上記（３）式から、Ｒ４ａ＝Ｒ２・Ｒ３・ｅ１／［Ｒ１
〔１＋（Ｒ２／Ｒ３）〕ｅ２−Ｒ２／ｅ１］のように求
めることができる。ここで、Ｒｂ＝Ｒ４−Ｒａの関係と
することにより、直流的には非反転入力（＋）には図１
あるいは図２と同様に中点電圧を供給することができ
る。
〔１＋（Ｒ２／Ｒ３）〕ｅ２−Ｒ２／ｅ１］のように求
めることができる。ここで、Ｒｂ＝Ｒ４−Ｒａの関係と
することにより、直流的には非反転入力（＋）には図１
あるいは図２と同様に中点電圧を供給することができ
る。
【００２１】この構成では、ディジタル部で発生した電
源雑音がアクティブフィルタ回路ＡＦＬを構成する差動
増幅回路としての演算増幅回路ＯＰにより相殺できるか
ら、電源雑音を除去させるフィルタ回路ＦＬを設けた
り、あるいは専用の電源端子ＶＣＬを追加することな
く、アナログ信号に含まれる雑音を大幅に低減させるこ
とができる。
源雑音がアクティブフィルタ回路ＡＦＬを構成する差動
増幅回路としての演算増幅回路ＯＰにより相殺できるか
ら、電源雑音を除去させるフィルタ回路ＦＬを設けた
り、あるいは専用の電源端子ＶＣＬを追加することな
く、アナログ信号に含まれる雑音を大幅に低減させるこ
とができる。
【００２２】図４には、この発明に係るＤＡ変換用集積
回路の他の一実施例の回路図が示されている。この実施
例においても、基本的には電源電圧ＶＣＣに含まれる雑
音成分をアクティブフィルタ回路ＡＦＬを構成する演算
増幅回路ＯＰの差動増幅動作を利用して相殺させるよう
するものである。この実施例では、演算増幅回路ＯＰ
は、正電圧ＶＣＣと負電圧ＶＥＥの二電源により動作さ
せられる。これにより、出力端子ＯＵＴのアナログ信号
が回路の接地電圧０Ｖを中心として正負に振れるように
次式（４）により抵抗Ｒ３とＲ４を設定する。 Ｒ２・ｅ１／（Ｒ１＋Ｒ２）＝Ｒ４・ｅ２（Ｒ３＋Ｒ４） ・・・・（４）
回路の他の一実施例の回路図が示されている。この実施
例においても、基本的には電源電圧ＶＣＣに含まれる雑
音成分をアクティブフィルタ回路ＡＦＬを構成する演算
増幅回路ＯＰの差動増幅動作を利用して相殺させるよう
するものである。この実施例では、演算増幅回路ＯＰ
は、正電圧ＶＣＣと負電圧ＶＥＥの二電源により動作さ
せられる。これにより、出力端子ＯＵＴのアナログ信号
が回路の接地電圧０Ｖを中心として正負に振れるように
次式（４）により抵抗Ｒ３とＲ４を設定する。 Ｒ２・ｅ１／（Ｒ１＋Ｒ２）＝Ｒ４・ｅ２（Ｒ３＋Ｒ４） ・・・・（４）
【００２３】この構成では、ディジタル部で発生した電
源雑音がアクティブフィルタ回路ＡＦＬを構成する差動
増幅回路としての演算増幅回路ＯＰにより相殺できるか
ら、電源雑音を除去させるフィルタ回路ＦＬを設けた
り、専用の電源端子ＶＣＬを追加したり、あるいは前記
のように基準電圧発生回路ＶＲＧにキャパシタを設けて
直流的な動作と交流的な動作を分けることなく、アナロ
グ信号に含まれる雑音を大幅に低減させることができ
る。
源雑音がアクティブフィルタ回路ＡＦＬを構成する差動
増幅回路としての演算増幅回路ＯＰにより相殺できるか
ら、電源雑音を除去させるフィルタ回路ＦＬを設けた
り、専用の電源端子ＶＣＬを追加したり、あるいは前記
のように基準電圧発生回路ＶＲＧにキャパシタを設けて
直流的な動作と交流的な動作を分けることなく、アナロ
グ信号に含まれる雑音を大幅に低減させることができ
る。
【００２４】図５には、この発明に係るＤＡ変換用集積
回路の更に他の一実施例の回路図が示されている。この
実施例においても、電源電圧ＶＣＣに含まれる雑音成分
をアクティブフィルタ回路ＡＦＬを構成する演算増幅回
路ＯＰの差動増幅動作とアクティブフィルタの積分動作
を利用して相殺させるようするものである。このため、
デルタシグマ変調回路ＤＡＣは、その出力が差動形式と
される。
回路の更に他の一実施例の回路図が示されている。この
実施例においても、電源電圧ＶＣＣに含まれる雑音成分
をアクティブフィルタ回路ＡＦＬを構成する演算増幅回
路ＯＰの差動増幅動作とアクティブフィルタの積分動作
を利用して相殺させるようするものである。このため、
デルタシグマ変調回路ＤＡＣは、その出力が差動形式と
される。
【００２５】このため、デルタシグマ変調回路ＤＡＣの
出力信号は、一方において前記同様なナンド回路ＮＡＮ
Ｄ１に供給され、インバータ回路Ｎ１により反転されて
他方のナンド回路ＮＡＮＤ２に供給される。これらのナ
ンド回路ＮＡＮＤ１とＮＡＮＤ２に対応してそれぞれＣ
ＭＯＳインバータ回路ＱＰ１，ＱＮ１とＱＰ２，ＱＮ２
が設けられる。一方のインバータ回路ＱＰ１，ＱＮ１の
出力信号は、前記のようにアクティブフィルタ回路ＡＦ
Ｌを構成する演算増幅回路ＯＰの反転入力（−）側に供
給され、他方のインバータ回路ＱＰ２，ＱＮ２の出力信
号は、上記演算増幅回路ＯＰの非反転入力（＋）に供給
される。
出力信号は、一方において前記同様なナンド回路ＮＡＮ
Ｄ１に供給され、インバータ回路Ｎ１により反転されて
他方のナンド回路ＮＡＮＤ２に供給される。これらのナ
ンド回路ＮＡＮＤ１とＮＡＮＤ２に対応してそれぞれＣ
ＭＯＳインバータ回路ＱＰ１，ＱＮ１とＱＰ２，ＱＮ２
が設けられる。一方のインバータ回路ＱＰ１，ＱＮ１の
出力信号は、前記のようにアクティブフィルタ回路ＡＦ
Ｌを構成する演算増幅回路ＯＰの反転入力（−）側に供
給され、他方のインバータ回路ＱＰ２，ＱＮ２の出力信
号は、上記演算増幅回路ＯＰの非反転入力（＋）に供給
される。
【００２６】これにより、相補的に出力されるパルス数
密度信号に乗る雑音成分ｅ１１とｅ１２は、互いに逆位
相の雑音成分が時分割的に出力されるが、それが平滑さ
れることによって形成されるアナログ信号においては前
記同様に相殺させることができる。この結果、高精度の
ＤＡ変換出力を得ることができる。
密度信号に乗る雑音成分ｅ１１とｅ１２は、互いに逆位
相の雑音成分が時分割的に出力されるが、それが平滑さ
れることによって形成されるアナログ信号においては前
記同様に相殺させることができる。この結果、高精度の
ＤＡ変換出力を得ることができる。
【００２７】図６には、上記デルタシグマ変換回路ＤＡ
Ｃの一実施例のブロック図が示されている。入力信号を
Ｘとし、出力信号をＹとし、量子化雑音をＱとして１サ
ンプル遅延をＺ-1とし、後述する可変利得回路を無視す
ると、伝達特性はＺ関数を用いて、Ｙ＝Ｘ＋（１−
Ｚ-1）2 ・Ｑのように表すことができる。ここで、Ｚ-1
＝ｅ-jwtなので、１−Ｚ-1＝２sin(f/ft) πとなる。い
ま、オリジナルのサンプリング周波数をfsとすると、通
過帯域はfs／２となり、Ｍ倍のオーバーサンプリングを
行うと、サンプリング周波数はＭ・fsで表される。これ
により、１−Ｚ-1＝２sin(ｆ/Mf)πとなる。
Ｃの一実施例のブロック図が示されている。入力信号を
Ｘとし、出力信号をＹとし、量子化雑音をＱとして１サ
ンプル遅延をＺ-1とし、後述する可変利得回路を無視す
ると、伝達特性はＺ関数を用いて、Ｙ＝Ｘ＋（１−
Ｚ-1）2 ・Ｑのように表すことができる。ここで、Ｚ-1
＝ｅ-jwtなので、１−Ｚ-1＝２sin(f/ft) πとなる。い
ま、オリジナルのサンプリング周波数をfsとすると、通
過帯域はfs／２となり、Ｍ倍のオーバーサンプリングを
行うと、サンプリング周波数はＭ・fsで表される。これ
により、１−Ｚ-1＝２sin(ｆ/Mf)πとなる。
【００２８】この実施例では、可変利得回路が設けら
れ、その利得をＧとすると、出力信号Ｙは、次式（５）
により求められる。 ［（Ｘ−ＧＹＺ-1）／（１−Ｚ-1）−ＧＹＺ-1］／（１−Ｚ-1）＋Ｑ＝Ｙ ・・・・（５） これを整理すると、次式（６）が求められる。 Ｙ［１−２（１−Ｇ）Ｚ-1＋（１−Ｇ）Ｚ-2］＝Ｘ＋Ｑ（１−Ｚ-1）2 ・・・・（６）
れ、その利得をＧとすると、出力信号Ｙは、次式（５）
により求められる。 ［（Ｘ−ＧＹＺ-1）／（１−Ｚ-1）−ＧＹＺ-1］／（１−Ｚ-1）＋Ｑ＝Ｙ ・・・・（５） これを整理すると、次式（６）が求められる。 Ｙ［１−２（１−Ｇ）Ｚ-1＋（１−Ｇ）Ｚ-2］＝Ｘ＋Ｑ（１−Ｚ-1）2 ・・・・（６）
【００２９】ｆ／Ｍｆ≒０により、Ｚ-1＝ｅ-jWt≒１と
おくと、次式（８）のように表すことができる。 Ｙ≒Ｘ／Ｇ＋Ｑ（１−Ｚ-1）2 ／Ｇ ・・・・・・・・・・（７） 式（７）のように、上記利得可変回路の挿入によって、
信号Ｘ、量子化雑音Ｑとも利得Ｇの１／Ｇに低減できる
ものなる。
おくと、次式（８）のように表すことができる。 Ｙ≒Ｘ／Ｇ＋Ｑ（１−Ｚ-1）2 ／Ｇ ・・・・・・・・・・（７） 式（７）のように、上記利得可変回路の挿入によって、
信号Ｘ、量子化雑音Ｑとも利得Ｇの１／Ｇに低減できる
ものなる。
【００３０】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） ディジタル信号を受けてパルス幅変調信号を形
成するＤＡ変換部の出力信号を受けて出力信号を形成す
るインバータ回路の動作電圧をフィルタ回路を設けて電
源雑音を除去するとともに、その動作電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
ことにより、ディジタル部で発生された電源雑音に影響
されないで高精度化を維持しつつ１チップ化されたＤＡ
変換回路を得ることができるという効果が得られる。
記の通りである。すなわち、 （１） ディジタル信号を受けてパルス幅変調信号を形
成するＤＡ変換部の出力信号を受けて出力信号を形成す
るインバータ回路の動作電圧をフィルタ回路を設けて電
源雑音を除去するとともに、その動作電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
ことにより、ディジタル部で発生された電源雑音に影響
されないで高精度化を維持しつつ１チップ化されたＤＡ
変換回路を得ることができるという効果が得られる。
【００３１】（２） ディジタル信号を受けてパルス幅
変調信号を形成するＤＡ変換部の出力信号を受けて出力
信号を形成するインバータ回路の動作電圧を独立した端
子を設けて外部に定電圧回路を設けて安定化を図るとと
もに、この安定化された電圧に基づいてアクティブフィ
ルタ回路に供給される基準電圧を形成することにより、
ディジタル部で発生された電源雑音に影響されないで高
精度化を維持しつつ１チップ化されたＤＡ変換回路を得
ることができるという効果が得られる。
変調信号を形成するＤＡ変換部の出力信号を受けて出力
信号を形成するインバータ回路の動作電圧を独立した端
子を設けて外部に定電圧回路を設けて安定化を図るとと
もに、この安定化された電圧に基づいてアクティブフィ
ルタ回路に供給される基準電圧を形成することにより、
ディジタル部で発生された電源雑音に影響されないで高
精度化を維持しつつ１チップ化されたＤＡ変換回路を得
ることができるという効果が得られる。
【００３２】（３） アクティブフィルタ回路を構成す
る演算増幅回路の差動増幅動作を利用して反転入力に供
給される電源ノイズを非反転入力に供給される電源ノイ
ズのレベル調整により相殺させることにより、外部端子
を増加させたり、雑音除去用のフィルタ回路を用いるこ
となく簡単な構成によってディジタル部で発生された電
源雑音に影響されないで高精度化を維持しつつ１チップ
化されたＤＡ変換回路を得ることができるという効果が
得られる。
る演算増幅回路の差動増幅動作を利用して反転入力に供
給される電源ノイズを非反転入力に供給される電源ノイ
ズのレベル調整により相殺させることにより、外部端子
を増加させたり、雑音除去用のフィルタ回路を用いるこ
となく簡単な構成によってディジタル部で発生された電
源雑音に影響されないで高精度化を維持しつつ１チップ
化されたＤＡ変換回路を得ることができるという効果が
得られる。
【００３３】（４） デルタシグマ変換回路から差動形
式のパルス数変調信号を出力させ、それをアクティブフ
ィルタ回路に供給することにより、アクティブフィルタ
回路の演算増幅回路の差動増幅動作によって互いに逆位
相の雑音成分が時分割的に出力されるが、それが平滑さ
れることによって形成されるアナログ信号においては相
殺させることができるから、ディジタル部で発生された
電源雑音に影響されないで高精度化を維持しつつ１チッ
プ化されたＤＡ変換回路を得ることができるという効果
が得られる。
式のパルス数変調信号を出力させ、それをアクティブフ
ィルタ回路に供給することにより、アクティブフィルタ
回路の演算増幅回路の差動増幅動作によって互いに逆位
相の雑音成分が時分割的に出力されるが、それが平滑さ
れることによって形成されるアナログ信号においては相
殺させることができるから、ディジタル部で発生された
電源雑音に影響されないで高精度化を維持しつつ１チッ
プ化されたＤＡ変換回路を得ることができるという効果
が得られる。
【００３４】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、パル
ス幅変調信号を形成するデルタシグマ変換回路の具体的
構成は、種々の実施形態を採ることができるものであ
る。また、アクティブフィルタ回路は、パルス数密度変
調信号を平滑してアナログ信号を形成するものであれば
何であってもよい。この発明は、パルス幅変調信号を用
いる１チップ化されたＤＡ変換用半導体集積回路に広く
利用できる。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、パル
ス幅変調信号を形成するデルタシグマ変換回路の具体的
構成は、種々の実施形態を採ることができるものであ
る。また、アクティブフィルタ回路は、パルス数密度変
調信号を平滑してアナログ信号を形成するものであれば
何であってもよい。この発明は、パルス幅変調信号を用
いる１チップ化されたＤＡ変換用半導体集積回路に広く
利用できる。
【００３５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ディジタル信号を受けてパ
ルス幅変調信号を形成するＤＡ変換部の出力信号を受け
て出力信号を形成するインバータ回路の動作電圧をフィ
ルタ回路を設けて電源雑音を除去したり、あるいは独立
した端子を設けて外部に定電圧回路を設けたりして安定
化を図るとともに、この安定化された電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
か、アクティブフィルタ回路を構成する演算増幅回路の
差動増幅動作を利用して反転入力に供給される電源雑音
を非反転入力に供給される電源雑音により相殺させるこ
とにより、ディジタル部で発生された電源雑音に影響さ
れないで高精度化を維持しつつ１チップ化されたＤＡ変
換回路を得ることができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ディジタル信号を受けてパ
ルス幅変調信号を形成するＤＡ変換部の出力信号を受け
て出力信号を形成するインバータ回路の動作電圧をフィ
ルタ回路を設けて電源雑音を除去したり、あるいは独立
した端子を設けて外部に定電圧回路を設けたりして安定
化を図るとともに、この安定化された電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
か、アクティブフィルタ回路を構成する演算増幅回路の
差動増幅動作を利用して反転入力に供給される電源雑音
を非反転入力に供給される電源雑音により相殺させるこ
とにより、ディジタル部で発生された電源雑音に影響さ
れないで高精度化を維持しつつ１チップ化されたＤＡ変
換回路を得ることができる。
【図１】この発明に係るＤＡ変換用集積回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】この発明に係るＤＡ変換用集積回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図３】この発明に係るＤＡ変換用集積回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図４】この発明に係るＤＡ変換用集積回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図５】この発明に係るＤＡ変換用集積回路の更に他の
一実施例を示す回路図である。
一実施例を示す回路図である。
【図６】この発明に係るＤＡ変換用集積回路に用いられ
るデルタシグマ変換回路の一実施例を示す回路図であ
る。
るデルタシグマ変換回路の一実施例を示す回路図であ
る。
ＤＡＣ…デルタシグマ変換回路、ＩＮＶ，Ｎ１…インバ
ータ回路、ＮＡＮＤ，ＮＡＮＤ１，ＮＡＮＤ２…ナンド
回路、ＦＬ…フィルタ回路、ＡＦＬ…アクティブフィル
タ回路、ＯＰ…演算増幅回路、ＶＲＧ…基準電圧発生回
路、Ｒ１〜Ｒ６…抵抗、Ｃ１〜Ｃ４…キャパシタ、ＱＰ
…Ｐチャンネル型ＭＯＳＦＥＴ、ＱＮ…Ｎチャンネル型
ＭＯＳＦＥＴ。
ータ回路、ＮＡＮＤ，ＮＡＮＤ１，ＮＡＮＤ２…ナンド
回路、ＦＬ…フィルタ回路、ＡＦＬ…アクティブフィル
タ回路、ＯＰ…演算増幅回路、ＶＲＧ…基準電圧発生回
路、Ｒ１〜Ｒ６…抵抗、Ｃ１〜Ｃ４…キャパシタ、ＱＰ
…Ｐチャンネル型ＭＯＳＦＥＴ、ＱＮ…Ｎチャンネル型
ＭＯＳＦＥＴ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【００３５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ディジタル信号を受けてパ
ルス幅変調信号を形成するＤＡ変換部の出力信号を受け
て出力信号を形成するインバータ回路の動作電圧をフィ
ルタ回路を設けて電源雑音を除去したり、あるいは独立
した端子を設けて外部に定電圧回路を設けたりして安定
化を図るとともに、この安定化された電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
か、アクティブフィルタ回路を構成する演算増幅回路の
差動増幅動作を利用して反転入力に供給される電源雑音
を非反転入力に供給される電源雑音により相殺させるこ
とにより、ディジタル部で発生された電源雑音に影響さ
れないで高精度化を維持しつつ１チップ化されたＤＡ変
換回路を得ることができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ディジタル信号を受けてパ
ルス幅変調信号を形成するＤＡ変換部の出力信号を受け
て出力信号を形成するインバータ回路の動作電圧をフィ
ルタ回路を設けて電源雑音を除去したり、あるいは独立
した端子を設けて外部に定電圧回路を設けたりして安定
化を図るとともに、この安定化された電圧に基づいてア
クティブフィルタ回路に供給される基準電圧を形成する
か、アクティブフィルタ回路を構成する演算増幅回路の
差動増幅動作を利用して反転入力に供給される電源雑音
を非反転入力に供給される電源雑音により相殺させるこ
とにより、ディジタル部で発生された電源雑音に影響さ
れないで高精度化を維持しつつ１チップ化されたＤＡ変
換回路を得ることができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】この発明に係るＤＡ変換用集積回路の一実施例
を示す回路図である。
を示す回路図である。
【図２】この発明に係るＤＡ変換用集積回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図３】この発明に係るＤＡ変換用集積回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図４】この発明に係るＤＡ変換用集積回路の他の一実
施例を示す回路図である。
施例を示す回路図である。
【図５】この発明に係るＤＡ変換用集積回路の更に他の
一実施例を示す回路図である。
一実施例を示す回路図である。
【図６】この発明に係るＤＡ変換用集積回路に用いられ
るデルタシグマ変換回路の一実施例を示す回路図であ
る。
るデルタシグマ変換回路の一実施例を示す回路図であ
る。
【符号の説明】 ＤＡＣ…デルタシグマ変換回路、ＩＮＶ，Ｎ１…インバ
ータ回路、ＮＡＮＤ，ＮＡＮＤ１，ＮＡＮＤ２…ナンド
回路、ＦＬ…フィルタ回路、ＡＦＬ…アクティブフィル
タ回路、ＯＰ…演算増幅回路、ＶＲＧ…基準電圧発生回
路、Ｒ１〜Ｒ６…抵抗、Ｃ１〜Ｃ４…キャパシタ、ＱＰ
…Ｐチャンネル型ＭＯＳＦＥＴ、ＱＮ…Ｎチャンネル型
ＭＯＳＦＥＴ。
ータ回路、ＮＡＮＤ，ＮＡＮＤ１，ＮＡＮＤ２…ナンド
回路、ＦＬ…フィルタ回路、ＡＦＬ…アクティブフィル
タ回路、ＯＰ…演算増幅回路、ＶＲＧ…基準電圧発生回
路、Ｒ１〜Ｒ６…抵抗、Ｃ１〜Ｃ４…キャパシタ、ＱＰ
…Ｐチャンネル型ＭＯＳＦＥＴ、ＱＮ…Ｎチャンネル型
ＭＯＳＦＥＴ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 一雄 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 渡辺 俊彦 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 松村 俊浩 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 相馬 万哲 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 大沢 弘孝 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内
Claims (5)
- 【請求項１】 ディジタル信号を受けてパルス幅変調信
号を形成するＤＡ変換部と、このＤＡ変換部の出力信号
を受けて出力信号を形成するインバータ回路と、このイ
ンバータ回路を通したパルス数密度変調信号を受けてア
ナログ信号を形成するアクティブフィルタ回路と、回路
の電源電圧端子と上記インバータ回路のみに動作電圧を
供給するインバータ回路用電源端子とを備え、電源電圧
に含まれるノイズ成分を除去するフィルタ回路を介して
上記インバータ回路用電源端子に動作電圧を供給すると
ともにこの動作電圧に基づいてアクティブフィルタ回路
に供給される基準電圧を形成することを特徴とするＤＡ
変換用半導体集積回路。 - 【請求項２】 ディジタル信号を受けてパルス幅変調信
号を形成するＤＡ変換部と、このＤＡ変換部の出力信号
を受けて出力信号を形成するインバータ回路と、このイ
ンバータ回路を通したパルス数密度変調信号を受けてア
ナログ信号を形成するアクティブフィルタ回路と、回路
の電源電圧端子と上記インバータ回路のみに動作電圧を
供給するインバータ回路用電源端子とを備え、インバー
タ回路用電源端子には回路の電源電圧端子から供給され
る電圧と同じかそれより低くされた定電圧を供給すると
ともに、この定電圧に基づいてアクティブフィルタ回路
に供給される基準電圧を形成することを特徴とするＤＡ
変換用半導体集積回路。 - 【請求項３】 ディジタル信号を受けてパルス幅変調信
号を形成するＤＡ変換部と、このＤＡ変換部の出力信号
を受けて出力信号を形成するインバータ回路と、このイ
ンバータ回路を通したパルス数密度変調信号を受けてア
ナログ信号を形成するアクティブフィルタ回路と、アク
ティブフィルタ回路を構成する演算増幅回路の非反転入
力端子に供給される中点電圧に対応した基準電圧を形成
する分圧抵抗回路に、電源ノイズに対して交流的に接地
電位を与えるキャパシタを挿入して非反転入力端子に供
給される電源ノイズ成分と、インバータ回路を通して反
転入力端子に供給される電源ノイズ成分とを相殺させる
ことを特徴とするＤＡ変換用半導体集積回。 - 【請求項４】 ディジタル信号を受けてパルス幅変調信
号を形成するＤＡ変換部と、このＤＡ変換部の出力信号
を受けて出力信号を形成するインバータ回路と、このイ
ンバータ回路を通したパルス数密度変調信号を受けてア
ナログ信号を形成するアクティブフィルタ回路とを備
え、アクティブフィルタ回路を構成する演算増幅回路を
正負の二電源電圧により動作させるとともに、上記電源
電圧を受ける抵抗分圧回路を設けて非反転入力端子に供
給される電源ノイズ成分と、インバータ回路を通して反
転入力端子に供給される電源ノイズ成分とを相殺させる
ことを特徴とするＤＡ変換用半導体集積回。 - 【請求項５】 ディジタル信号を受けて差動形式のパル
ス幅変調信号を形成するＤＡ変換部と、このＤＡ変換部
からの差動形式の出力信号をそれぞれ受けて出力信号を
形成する一対のインバータ回路と、上記両インバータ回
路を通したパルス数密度変調信号が反転端子及び非反転
端子に供給される演算増幅回路を含むアクティブフィル
タ回路とを備えてなることを特徴とするＤＡ変換用半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15282092A JPH05327512A (ja) | 1992-05-19 | 1992-05-19 | Ｄａ変換用半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15282092A JPH05327512A (ja) | 1992-05-19 | 1992-05-19 | Ｄａ変換用半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327512A true JPH05327512A (ja) | 1993-12-10 |
Family
ID=15548873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15282092A Withdrawn JPH05327512A (ja) | 1992-05-19 | 1992-05-19 | Ｄａ変換用半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327512A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131971A (ja) * | 1997-07-12 | 1999-02-02 | Kenwood Corp | Ｄ／ａ変換回路 |
| JP2006129110A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | フィルタ |
| JP2011142588A (ja) * | 2010-01-08 | 2011-07-21 | Fujitsu Ltd | Ａ／ｄコンバータ及びｄ／ａコンバータ |
| JP2011166303A (ja) * | 2010-02-05 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | ディジタルアナログ変換器 |
-
1992
- 1992-05-19 JP JP15282092A patent/JPH05327512A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1131971A (ja) * | 1997-07-12 | 1999-02-02 | Kenwood Corp | Ｄ／ａ変換回路 |
| JP2006129110A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | フィルタ |
| JP4663291B2 (ja) * | 2004-10-29 | 2011-04-06 | 三洋電機株式会社 | フィルタ |
| JP2011142588A (ja) * | 2010-01-08 | 2011-07-21 | Fujitsu Ltd | Ａ／ｄコンバータ及びｄ／ａコンバータ |
| US8368573B2 (en) | 2010-01-08 | 2013-02-05 | Fujitsu Limited | Analog-to-digital converter and digital-to-analog converter |
| JP2011166303A (ja) * | 2010-02-05 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | ディジタルアナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100893885B1 (ko) | 다중-비트 시그마-델타 변조기용의 디더링 및 다중-한계값생성 기능을 갖는 정전용량이 작고, 킥백 잡음이 낮은다중-레벨 양자화기 입력단 | |
| US7489791B2 (en) | A/D converter with integrated biasing for a microphone | |
| Adams et al. | A 113-dB SNR oversampling DAC with segmented noise-shaped scrambling | |
| EP1347579B1 (en) | Analogue-to-digital sigma-delta modulator with FIR filters | |
| US5920273A (en) | Digital-to-analog converter | |
| US7205920B2 (en) | Continuous-time-sigma-delta DAC using chopper stabalization | |
| US9019136B2 (en) | Sigma-delta modulators with high speed feed-forward architecture | |
| US8791848B2 (en) | Sigma-delta modulators with excess loop delay compensation | |
| US7009541B1 (en) | Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter | |
| US7408494B2 (en) | Continuous-time delta-sigma analog digital converter | |
| US6163287A (en) | Hybrid low-pass sigma-delta modulator | |
| JPH11500279A (ja) | 能動電流分割を使用したｄ／ａ変換器およびｆｉｒフィルタの組合せ並びに方法 | |
| US10148283B2 (en) | Delta-sigma modulator | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| WO2008020999A2 (en) | Common mode management between a current-steering dac and transconductance filter in a transmission system | |
| Basak et al. | A Gm-C delta-sigma modulator with a merged input-feedback Gm circuit for nonlinearity cancellation and power efficiency enhancement | |
| EP0476973B1 (en) | Noise shaping circuit | |
| JP2002026734A (ja) | デジタル／アナログコンバータおよびデジタル／アナログ変換方法 | |
| US7315199B2 (en) | Q value correction of filter circuit | |
| JPH04233333A (ja) | シグマ・デルタ変調器 | |
| JPH05327512A (ja) | Ｄａ変換用半導体集積回路 | |
| KR101920990B1 (ko) | 비교기 및 델타 시그마 변조 회로 | |
| US11606102B2 (en) | Sigma delta modulator and method therefor | |
| US7180357B2 (en) | Operational amplifier integrator | |
| JP3143344B2 (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |