JPH05327018A - Semiconductor light emitting device and its manufacture - Google Patents

Semiconductor light emitting device and its manufacture

Info

Publication number
JPH05327018A
JPH05327018A JP14996992A JP14996992A JPH05327018A JP H05327018 A JPH05327018 A JP H05327018A JP 14996992 A JP14996992 A JP 14996992A JP 14996992 A JP14996992 A JP 14996992A JP H05327018 A JPH05327018 A JP H05327018A
Authority
JP
Japan
Prior art keywords
light emitting
mesa
compound semiconductor
groove
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14996992A
Other languages
Japanese (ja)
Inventor
Masashi Yoshimura
雅司 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP14996992A priority Critical patent/JPH05327018A/en
Publication of JPH05327018A publication Critical patent/JPH05327018A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PURPOSE:To make light output characteristic uniform by preventing metal from attaching to an unnecessary part in a vapor deposition process of an electrode. CONSTITUTION:A buried layer 12 of a high resistance compound semiconductor is buried in a reverse mesa type etching groove formed in both sides of a line of a light emitting part 7 parallel to the line keeping electric isolation and a surface is flat as before etching. Therefore, a projecting corner part is not formed in the light emitting part 7 even if a normal mesa type etching groove is thereafter formed for separating each light emitting part 7. As a result, metal is not vapor deposited on an unnecessary part during vapor deposition of an electrode 10, light emitted from the light emitting part 7 is not screened and a p-n junction part is not shortcircuited.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モノリシック発光ダイ
オードアレイなどの半導体発光装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device such as a monolithic light emitting diode array.

【0002】[0002]

【従来の技術】従来より、発光ダイオードアレイは、光
源としてLEDプリンタ装置に使用されるなど各種装置
に使用されている。そして、単結晶基板上にエピタキシ
ャル成長させた各層からなる化合物半導体の表面に複数
の発光部分(発光ダイオード部)を列状に形成したモノ
リシック発光ダイオードアレイでは、それぞれの発光部
分が、選択拡散法やメサ型エッチング法などによって各
々分離されている。そして、例えば、GaAs基板上に
GaAsP層をエピタキシャル成長させた化合物半導体
の発光部分の分離を選択拡散法によって行う場合は、エ
ピタキシャル成長されたGaAsP層の各発光部分の境
界部分にZnを拡散する方法が多く採られているが、こ
の方法は、拡散マスクとGaAsP層表面との界面にZ
nが拡散しやすく、製造歩留まりが悪くなるという欠点
があった。
2. Description of the Related Art Conventionally, light emitting diode arrays have been used as various light sources in various devices such as LED printers. Then, in a monolithic light-emitting diode array in which a plurality of light-emitting portions (light-emitting diode portions) are formed in rows on the surface of a compound semiconductor made of each layer epitaxially grown on a single crystal substrate, each light-emitting portion has a selective diffusion method or mesa. They are separated by a mold etching method or the like. For example, when the light emitting portion of the compound semiconductor in which the GaAsP layer is epitaxially grown on the GaAs substrate is separated by the selective diffusion method, Zn is often diffused into the boundary portion of each light emitting portion of the epitaxially grown GaAsP layer. Although this method is adopted, this method is applied to the interface between the diffusion mask and the GaAsP layer surface by Z
There is a drawback that n easily diffuses and the manufacturing yield deteriorates.

【0003】そこで、基板表面に凹凸を形成して各発光
部分を分離するメサ型エッチング法が多く用いられてい
る。このメサ型エッチング法を図5〜図8と共に説明す
る。図5はエッチング前の化合物半導体を示す斜視図、
図6は図5に示す化合物半導体をエッチングした半導体
発光装置のA−A断面図、図7は同じくB−B断面図、
図8は発光部分を示す一部拡大斜視図である。
Therefore, a mesa type etching method is widely used in which unevenness is formed on the surface of the substrate to separate each light emitting portion. This mesa type etching method will be described with reference to FIGS. FIG. 5 is a perspective view showing a compound semiconductor before etching,
6 is a sectional view taken along the line AA of the semiconductor light emitting device obtained by etching the compound semiconductor shown in FIG. 5, and FIG. 7 is a sectional view taken along the line BB.
FIG. 8 is a partially enlarged perspective view showing a light emitting portion.

【0004】図5に示す化合物半導体は、(1 0
0)p型GaAs基板1上に、p型Alw Ga1-w As
バッファ層2、p型Alx Ga1-x Asクラッド層3、
p型Aly Ga1-y As活性層4及びn型Alz Ga
1-z Asクラッド層5をLPE(液相成長法)等の手法
によって順次エピタキシャル結晶成長したものである
(但し、y<x,z)。そして、この上にSiO2 、S
iN等のエッチングマスク6を図のように設けて、パタ
ーニングしたのち、塩酸系或いはリン酸系のエッチャン
トを使用してエッチングを行うと図6,図7のようにエ
ッチングされて発光部分7が分離される。
The compound semiconductor shown in FIG.
0) p-type Al w Ga 1-w As on p-type GaAs substrate 1
A buffer layer 2, a p-type Al x Ga 1-x As clad layer 3,
p-type Al y Ga 1-y As active layer 4 and n-type Al z Ga
The 1-z As clad layer 5 is formed by sequentially performing epitaxial crystal growth by a method such as LPE (liquid phase epitaxy) (however, y <x, z). And on this, SiO 2 , S
An etching mask 6 such as iN is provided as shown in the figure, and after patterning, when etching is performed using a hydrochloric acid-based or phosphoric acid-based etchant, the light emitting portion 7 is separated as shown in FIGS. 6 and 7. To be done.

【0005】一般に、III −V族化合物半導体結晶はエ
ッチング方向に異方性が強く存在し、(1 0 0)面
を<0 1 1>方向の溝を形成するようにメサエッチ
ングすると、その溝の側面の稜角は鋭角(逆メサ)とな
り、<0 −1 1>方向の溝を形成するようにメサエ
ッチングすると、その溝の側面の稜角は鈍角(順メサ)
となる。したがって、この例では、発光部分7の並ぶ列
方向(アレイ方向)の結晶軸が<0 −1 1>方向で
あるので、この列と平行方向にエッチングされる溝は図
7に示すように順メサ型のエッチング溝となり、この溝
と垂直方向では、結晶軸が<0 1 1>方向であるの
で、各発光部分7を分離するためにその間にエッチング
される溝は、図6に示すように逆メサ型のエッチング溝
となる。そして、n型Alz Ga1-z Asクラッド層5
上全体に保護膜8を設けて、発光部分7上の電極コンタ
クト部分にスルーホール9を設けた後、リフトオフ法に
よって電極10を順メサ型のエッチング溝上を這うよう
に(アレイ方向とは垂直方向に)、引き出している(図
8)。なお、逆メサ型のエッチング溝上に金属を蒸着す
ると断切れを生じるので、逆メサ型のエッチング溝上を
這うようにして電極を引き出すのは好ましくない。
Generally, a III-V compound semiconductor crystal has a strong anisotropy in the etching direction, and when the (1 0 0) plane is mesa-etched to form a groove in the <0 1 1> direction, the groove is formed. The ridge angle on the side surface of the groove is an acute angle (inverse mesa), and when the mesa etching is performed to form a groove in the <0 −1 1> direction, the ridge angle on the side surface of the groove is an obtuse angle (forward mesa).
Becomes Therefore, in this example, the crystal axis in the column direction (array direction) in which the light emitting portions 7 are arranged is the <0 -11> direction, and therefore the grooves etched in the direction parallel to this column are in the forward direction as shown in FIG. The groove is a mesa-type etching groove, and in the direction perpendicular to this groove, the crystal axis is in the <0 1 1> direction, so that the groove etched between them in order to separate each light emitting portion 7 is as shown in FIG. It becomes an inverted mesa type etching groove. Then, the n-type Al z Ga 1 -z As clad layer 5
After forming a protective film 8 on the entire surface and forming a through hole 9 in the electrode contact portion on the light emitting portion 7, the electrode 10 is made to crawl on a forward mesa type etching groove by a lift-off method (vertical direction to the array direction. ), And is pulled out (Fig. 8). It should be noted that when metal is vapor-deposited on the inverted mesa type etching groove, breakage occurs, so that it is not preferable to draw out the electrode so as to crawl on the inverted mesa type etching groove.

【0006】[0006]

【発明が解決しようとする課題】リフトオフ法では電極
材料を蒸着する前にレジストのパターニングを行うが、
レジストは、段差のある基板表面では均一に塗布するこ
とが難しく、出っ張った段差の角となる部分では薄くな
ってしまう。そして、上述し、図8に示したような従来
構造の半導体発光装置では、発光部分7のメサ型にエッ
チングされた4つの角の部分に塗布されたレジストが薄
くなり、現像時にこの部分のレジストが解けて保護膜8
が露出し、電極10の金属蒸着時にこの部分にも金属1
0a〜10dが蒸着されてしまうことがあった。このた
め、n型Alz Ga1-z Asクラッド層5とp型Alx
Ga1-x Asクラッド層3とがこの金属10a〜10d
によって接続されてショートしたり、発光部分7の上面
から発光される光の妨げになったりして、各発光部分7
の出力光レベルが均一にならないなどの問題点があっ
た。また、角の部分への金属付着を防止するためにレジ
スト全体を厚く塗布すると、パターニングの線幅の精度
が取り難くなり、良好な電極形状が得られなくなるの
で、あまり厚くすることができないという課題があっ
た。そこで本発明は、発光部分に出っ張った角となる部
分をなくした構造にし、電極の蒸着工程における不要部
分への金属付着を防止することを目的とする。
In the lift-off method, the resist is patterned before the electrode material is deposited.
It is difficult to apply the resist uniformly on the surface of a substrate having steps, and the resist becomes thin at the corners of the protruding steps. In the semiconductor light emitting device having the conventional structure as described above and shown in FIG. 8, the resist applied to the four corner portions of the light emitting portion 7 etched into the mesa shape becomes thin, and the resist in this portion is developed during development. Thaw and protective film 8
Is exposed, and metal 1 is also deposited on this part during metal deposition of the electrode 10.
0a to 10d were sometimes vapor-deposited. Therefore, the n-type Al z Ga 1-z As cladding layer 5 and the p-type Al x
The Ga 1-x As clad layer 3 and this metal 10a to 10d
Are connected to each other to cause a short circuit or interfere with light emitted from the upper surface of the light emitting portion 7,
There was a problem that the output light level of was not uniform. In addition, if the entire resist is applied thickly to prevent metal adhesion to the corners, it becomes difficult to obtain a precise line width for patterning, and a good electrode shape cannot be obtained. was there. Therefore, it is an object of the present invention to prevent the metal from adhering to unnecessary portions in the electrode vapor deposition process by eliminating the protruding corners of the light emitting portion.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
の手段として、pn接合を有する化合物半導体に列状に
形成された複数の発光部分を有する半導体発光装置にお
いて、前記各発光部分は順メサ形状の溝とこの順メサ形
状の溝と垂直方向に設けられた逆メサ形状の溝によって
各々分離されていると共に、この逆メサ形状の溝に高抵
抗の化合物半導体が埋め込まれていることを特徴とする
半導体発光装置、及び、pn接合を有する化合物半導体
の表面に複数の発光部分を列状に形成する半導体発光装
置の製造方法であって、単結晶基板上にpn接合を形成
するように化合物半導体をエピタキシャル成長させる工
程と、この化合物半導体表面をpn接合が露出するまで
エッチングして逆メサ形状の溝を形成する工程と、この
逆メサ形状の溝に高抵抗の化合物半導体を選択成長させ
る工程と、前記化合物半導体表面を前記逆メサ形状の溝
と垂直方向にpn接合が露出するまでエッチングして順
メサ形状の溝を形成する工程とを含むことを特徴とする
半導体発光装置の製造方法を提供しようとするものであ
る。
As a means for achieving the above object, in a semiconductor light emitting device having a plurality of light emitting portions formed in a row in a compound semiconductor having a pn junction, each light emitting portion is a forward mesa. It is characterized in that it is separated from each other by a groove having a rectangular shape and a groove having a reverse mesa shape provided in a direction perpendicular to the groove having a forward mesa shape, and a high resistance compound semiconductor is embedded in the groove having a reverse mesa shape. And a method for manufacturing a semiconductor light emitting device in which a plurality of light emitting portions are formed in rows on a surface of a compound semiconductor having a pn junction, wherein the compound is formed to form a pn junction on a single crystal substrate. A step of epitaxially growing a semiconductor, a step of etching the compound semiconductor surface until a pn junction is exposed to form a reverse mesa-shaped groove, and a step of forming the reverse mesa-shaped groove And a step of selectively growing a compound semiconductor having a resistance and a step of forming a forward mesa groove by etching the compound semiconductor surface in a direction perpendicular to the reverse mesa groove until a pn junction is exposed. An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device.

【0008】[0008]

【実施例】本発明の半導体発光装置の一実施例を図面と
共に説明する。図1は本実施例の半導体発光装置を示す
斜視図、図2は図1に示す半導体発光装置のC−C断面
図、図3は図1に示す半導体発光装置のD−D断面図、
図4はエッチング前の化合物半導体を示す斜視図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the semiconductor light emitting device of the present invention will be described with reference to the drawings. 1 is a perspective view showing a semiconductor light emitting device of this embodiment, FIG. 2 is a sectional view taken along line CC of the semiconductor light emitting device shown in FIG. 1, and FIG. 3 is a sectional view taken along line DD of the semiconductor light emitting device shown in FIG.
FIG. 4 is a perspective view showing the compound semiconductor before etching.

【0009】まず、図1に示す半導体発光装置の製造方
法を説明する。図4に示す化合物半導体は、(1 0
0)p型GaAs基板1上に、p型Alw Ga1-w As
バッファ層2、p型Alx Ga1-x Asクラッド層3、
p型Aly Ga1-y As活性層4及びn型Alz Ga
1-z Asクラッド層5をそれぞれLPE(液相成長法)
等の手法によって順次エピタキシャル結晶成長させたも
のである(但し、y<x,z)。そして、このn型Al
z Ga1-z Asクラッド層5上全面にプラズマCVD法
により、SiO2 、SiN等のエッチングマスク6を付
けた後、逆メサ型のエッチング溝を設けるために、エッ
チングマスク6を図のように<0 1 1>方向のスト
ライプ状にドライエッチングする。次に、塩酸系或いは
リン酸系のエッチャントを使用して、このエッチングマ
スク6のない部分をp型Alx Ga1-x Asクラッド層
3の途中までエッチングを行い、発光部分7の並ぶ列方
向(アレイ方向)と平行方向の逆メサ型のエッチング溝
を得る。
First, a method of manufacturing the semiconductor light emitting device shown in FIG. 1 will be described. The compound semiconductor shown in FIG.
0) p-type Al w Ga 1-w As on p-type GaAs substrate 1
A buffer layer 2, a p-type Al x Ga 1-x As clad layer 3,
p-type Al y Ga 1-y As active layer 4 and n-type Al z Ga
Each of the 1-z As cladding layers 5 is LPE (liquid phase growth method)
The epitaxial crystal is sequentially grown by the above method (however, y <x, z). And this n-type Al
After the etching mask 6 made of SiO 2 , SiN or the like is attached on the entire surface of the z Ga 1 -z As clad layer 5 by the plasma CVD method, the etching mask 6 is provided as shown in the figure in order to form an inverted mesa type etching groove. Dry etching is performed in a stripe shape in the <0 1 1> direction. Next, using a hydrochloric acid-based or phosphoric acid-based etchant, the portion without the etching mask 6 is etched up to the middle of the p-type Al x Ga 1-x As clad layer 3, and the light emitting portions 7 are aligned in the column direction. An inverted mesa type etching groove parallel to the (array direction) is obtained.

【0010】さらに、この化合物半導体をMOCVD装
置にいれて、高抵抗のアンドープGaAs埋め込み層1
2を逆メサ型のエッチング溝にMOCVD法(有機金属
気相成長法)により選択成長させて、化合物半導体基板
表面をほぼ平らの状態にする。この埋め込み層12はそ
の抵抗値を107 Ω・cm以上とすることにより、埋め込
み層12の両側は実用上電気的に絶縁された状態とな
る。そしてこのとき、化合物半導体基板温度とGaAs
の組成比を適当に選ぶことにより、GaAsを高抵抗と
することができる。また、逆メサ型のエッチング溝以外
には凹凸がないので、GaAs埋め込み層12を平らな
状態で成長させることができる。さらに、GaAsの成
長レートは安定しているので、GaAs埋め込み層12
の高さを容易に制御することができる。
Further, this compound semiconductor was put in a MOCVD apparatus to obtain a high resistance undoped GaAs burying layer 1.
2 is selectively grown in an inverted mesa type etching groove by MOCVD (metal organic chemical vapor deposition) to make the compound semiconductor substrate surface almost flat. By setting the resistance value of the buried layer 12 to 10 7 Ω · cm or more, both sides of the buried layer 12 are practically electrically insulated. At this time, the compound semiconductor substrate temperature and GaAs
GaAs can have a high resistance by properly selecting the composition ratio of. Further, since there is no unevenness other than the inverted mesa type etching groove, the GaAs buried layer 12 can be grown in a flat state. Furthermore, since the growth rate of GaAs is stable, the GaAs buried layer 12
The height of the can be easily controlled.

【0011】そして、平坦になった化合物半導体基板表
面に再度エッチングマスク6を付けて、今度は各発光部
分7を分離するために、その間の発光部分7の並ぶ列方
向とは垂直方向にp型Alx Ga1-x Asクラッド層3
の途中までエッチングを行う。このとき、エッチング溝
の結晶軸は<0 −1 1>方向であるので、順メサ型
のエッチング溝が形成され、この順メサ型のエッチング
溝によって、各発光部分7が分割される。その後、n型
Alz Ga1-z Asクラッド層5側の表面全体にSiN
等の保護膜8を設けた後、発光部分7上の電極コンタク
ト部分にスルーホール9をドライエッチングにて設け、
発光部分7の列方向とは垂直方向に引き出すようにAu
GeNi合金を蒸着して電極10を設ける。さらに、p
型GaAs基板1の裏面を研磨してから、AuBeを全
面に蒸着して電極11とする。
Then, the etching mask 6 is attached again to the flattened surface of the compound semiconductor substrate, and in order to separate the light emitting portions 7 this time, the p-type is formed in the direction perpendicular to the row direction of the light emitting portions 7 between them. Al x Ga 1-x As clad layer 3
Etching is performed halfway. At this time, since the crystal axis of the etching groove is in the <0 -11> direction, a forward mesa etching groove is formed, and each light emitting portion 7 is divided by the forward mesa etching groove. After that, SiN is formed on the entire surface of the n-type Al z Ga 1-z As cladding layer 5 side.
After providing the protective film 8 such as, the through hole 9 is provided in the electrode contact portion on the light emitting portion 7 by dry etching,
Au should be pulled out in a direction perpendicular to the row direction of the light emitting portions 7.
The electrode 10 is provided by depositing a GeNi alloy. Furthermore, p
After polishing the back surface of the type GaAs substrate 1, AuBe is vapor-deposited on the entire surface to form the electrode 11.

【0012】このようにしてできた半導体発光装置は、
図2に示すように発光部分7の列の両側面にこの列と平
行方向に形成した逆メサ型のエッチング溝に、高抵抗の
化合物半導体の埋め込み層12が埋められて、電気的に
分離されたままエッチング前と同様の平坦な表面状態に
なっているので、その後、各発光部分7を分離する順メ
サ型のエッチング溝を形成しても発光部分7に出っ張っ
た角の部分ができることはない。その結果、電極10を
蒸着する際に必要のない部分にまで、金属が蒸着される
ことがなくなり、発光部分7から発光される光を遮った
り、pn接合部分をショートさせることがなくなる。そ
して、埋め込み層12をまたいで蒸着される電極10
は、平坦な面上を這わせることになるので、容易に各電
極10の形状を均一にすることができ、電極形状による
特性のばらつきをより少なくすることが可能となる。な
お、埋め込み層12が発光部分7の表面よりも高くなっ
ても発光部分7には出っ張った角となる部分ができない
ので、発光部分7上の不要部分に電極材料が蒸着される
ことはなく、上記実施例と同様の効果を得ることができ
る。
The semiconductor light emitting device thus formed is
As shown in FIG. 2, a high-resistance compound semiconductor burying layer 12 is buried in the opposite mesa type etching grooves formed on both side surfaces of the row of the light emitting portions 7 in a direction parallel to the row and electrically isolated. Since the flat surface state is the same as that before etching, even if a forward mesa type etching groove for separating each light emitting portion 7 is formed thereafter, no protruding corner portion is formed in the light emitting portion 7. .. As a result, the metal is not vapor-deposited even on a portion which is not necessary when the electrode 10 is vapor-deposited, and the light emitted from the light-emitting portion 7 is not blocked or the pn junction portion is not short-circuited. Then, the electrode 10 deposited over the buried layer 12 is deposited.
Since it crawls on a flat surface, the shape of each electrode 10 can be easily made uniform, and it is possible to further reduce variations in characteristics due to the electrode shape. Even if the embedded layer 12 is higher than the surface of the light emitting portion 7, there is no protruding corner in the light emitting portion 7, so that no electrode material is deposited on unnecessary portions on the light emitting portion 7. It is possible to obtain the same effect as that of the above embodiment.

【0013】また、発光部分の列を上記実施例とは垂直
方向の<0 −1 1>方向に形成することも可能であ
る。この場合、発光部分の列の両側面にこの列と平行方
向に順メサ型のエッチング溝を形成し、各発光部分を分
離するように発光部分の列とは垂直方向に逆メサ型のエ
ッチング溝を形成して、この逆メサ型のエッチング溝に
高抵抗の化合物半導体の埋め込み層を形成する構成とな
る。このときは、電極を順メサ型のエッチング溝上を這
わせることになり、埋め込み層上を這わせる場合に比べ
て特性のばらつきが多少生じるが、各発光部分を分離す
る溝が逆メサ型のエッチング溝であるので、各発光部分
をより近接させて形成することが可能となる。その結
果、半導体発光装置を小型化したり、一定面積内により
多くの発光部分を形成したりすることができる。そし
て、この場合でも、発光部分に出っ張った角の部分がで
きないので、電極を蒸着する際に必要のない部分にま
で、金属が蒸着されることがなくなり、発光部分から発
光される光を遮ったり、pn接合部分をショートさせる
ことがなくなる。
It is also possible to form the rows of light emitting portions in the <0 -11> direction which is the vertical direction to the above-mentioned embodiment. In this case, a forward mesa etching groove is formed on both side surfaces of the row of light emitting portions in a direction parallel to this row, and a reverse mesa etching groove is formed in a direction perpendicular to the row of light emitting portions so as to separate each light emitting portion. And a buried layer of a high resistance compound semiconductor is formed in the inverted mesa type etching groove. In this case, the electrode is crawled over the forward mesa type etching groove, and there is some variation in characteristics as compared with the case of crawling over the buried layer, but the groove that separates each light emitting part is a reverse mesa type etching groove. Since it is a groove, it is possible to form the light emitting portions closer to each other. As a result, the semiconductor light emitting device can be downsized, and more light emitting portions can be formed within a certain area. And, even in this case, since the protruding corner portion cannot be formed in the light emitting portion, the metal is not deposited even in a portion unnecessary when depositing the electrode, and the light emitted from the light emitting portion is blocked. , The pn junction portion is not short-circuited.

【0014】[0014]

【発明の効果】本発明の半導体発光装置は、各発光部分
が順メサ形状の溝とこの順メサ形状の溝と垂直方向に設
けられた逆メサ形状の溝によって各々分離されていると
共に、この逆メサ形状の溝に高抵抗の化合物半導体が埋
め込まれているので、電極を蒸着する際のレジストのパ
ターニングにおいて、レジストに覆われずに露出する部
分がなくなり、電極材料が余計な部分に付着してnクラ
ッド層からpクラッド層へショートすることがなくなっ
て、最適な電極配線が可能となる。また、電極材料が発
光部分の不要な部分にも付着して発光される光の妨げに
なることがなくなるので、各発光部分における電流−光
出力特性がほぼ均一となるという効果がある。
According to the semiconductor light emitting device of the present invention, each light emitting portion is separated by the forward mesa groove and the reverse mesa groove provided in the direction perpendicular to the forward mesa groove. Since the high-resistance compound semiconductor is embedded in the inverted mesa-shaped groove, when patterning the resist when depositing the electrode, there is no exposed portion that is not covered by the resist, and the electrode material adheres to the unnecessary portion. As a result, there is no short circuit from the n-clad layer to the p-clad layer, which enables optimum electrode wiring. Further, since the electrode material does not adhere to unnecessary portions of the light emitting portion and interferes with the emitted light, there is an effect that the current-light output characteristics in each light emitting portion become substantially uniform.

【0015】さらに、複数の発光部分は列状方向と平行
方向に形成された逆メサ形状の溝によって分離されると
共に、列状方向と垂直方向に形成された順メサ形状の溝
によって各々分離され、逆メサ形状の溝に高抵抗の化合
物半導体が埋め込まれているていると共に、複数の発光
部分に接続される各々の電極が前記高抵抗の化合物半導
体上を通って引き出されている場合には、電極を平坦な
面上に蒸着することができ、電極形状も容易に均一化し
て特性のばらつきをより少なくすることができる。
Further, the plurality of light emitting portions are separated by the inverted mesa-shaped grooves formed in the direction parallel to the row direction, and separated by the forward mesa-shaped grooves formed in the direction perpendicular to the row direction. In the case where a high-resistance compound semiconductor is embedded in the inverted mesa-shaped groove and each electrode connected to a plurality of light-emitting portions is drawn out through the high-resistance compound semiconductor, The electrodes can be vapor-deposited on a flat surface, and the shapes of the electrodes can be easily made uniform to reduce the variation in characteristics.

【0016】そして、逆メサ形状の溝を形成した後、順
メサ形状の溝を形成する前に高抵抗の化合物半導体を逆
メサ形状の溝に選択成長させているので、この化合物半
導体を発光部分と同じ高さまで、平らに成長させること
ができ、電極を平坦な面上に蒸着することができる。
After forming the reverse mesa-shaped groove, the high-resistance compound semiconductor is selectively grown in the reverse mesa-shaped groove before forming the forward mesa-shaped groove. Can be grown flat to the same height as and the electrode can be deposited on a flat surface.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体発光装置の一実施例を示す斜視
図である。
FIG. 1 is a perspective view showing an embodiment of a semiconductor light emitting device of the present invention.

【図2】図1に示す一実施例のC−C断面図である。FIG. 2 is a sectional view taken along line CC of the embodiment shown in FIG.

【図3】図1に示す一実施例のD−D断面図である。FIG. 3 is a cross-sectional view taken along the line DD of the embodiment shown in FIG.

【図4】本発明の半導体発光装置のパターニング例を示
す斜視図である。
FIG. 4 is a perspective view showing a patterning example of the semiconductor light emitting device of the present invention.

【図5】従来の半導体発光装置のパターニング例を示す
斜視図である。
FIG. 5 is a perspective view showing a patterning example of a conventional semiconductor light emitting device.

【図6】図5に示す従来例のエッチング後のA−A断面
図である。
6 is a cross-sectional view taken along line AA of the conventional example shown in FIG. 5 after etching.

【図7】図5に示す従来例のエッチング後のB−B断面
図である。
7 is a cross-sectional view taken along line BB of the conventional example shown in FIG. 5 after etching.

【図8】従来の半導体発光装置を示す一部拡大斜視図で
ある。
FIG. 8 is a partially enlarged perspective view showing a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1 p型GaAs基板 2 p型Alw Ga1-w Asバッファ層 3 p型Alx Ga1-x Asクラッド層 4 p型Aly Ga1-y As活性層 5 n型Alz Ga1-z Asクラッド層 6 エッチングマスク 7 発光部分 8 保護膜 9 スルーホール 10,11 電極 12 埋め込み層1 p-type GaAs substrate 2 p-type Al w Ga 1-w As buffer layer 3 p-type Al x Ga 1-x As clad layer 4 p-type Al y Ga 1-y As active layer 5 n-type Al z Ga 1-z As clad layer 6 Etching mask 7 Light emitting portion 8 Protective film 9 Through hole 10, 11 Electrode 12 Buried layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】pn接合を有する化合物半導体に列状に形
成された複数の発光部分を有する半導体発光装置におい
て、 前記各発光部分は順メサ形状の溝とこの順メサ形状の溝
と垂直方向に設けられた逆メサ形状の溝によって各々分
離されていると共に、この逆メサ形状の溝に高抵抗の化
合物半導体が埋め込まれていることを特徴とする半導体
発光装置。
1. A semiconductor light emitting device having a plurality of light emitting portions formed in a row in a compound semiconductor having a pn junction, wherein each light emitting portion has a forward mesa groove and a direction perpendicular to the forward mesa groove. A semiconductor light emitting device, characterized in that they are separated by provided reverse mesa-shaped grooves, and a high-resistance compound semiconductor is embedded in the reverse mesa-shaped grooves.
【請求項2】pn接合を有する化合物半導体に列状に形
成された複数の発光部分を有する半導体発光装置におい
て、 前記複数の発光部分は前記列状方向と平行方向に形成さ
れた逆メサ形状の溝によって分離されると共に、前記列
状方向と垂直方向に形成された順メサ形状の溝によって
各々分離され、 前記逆メサ形状の溝に高抵抗の化合物半導体が埋め込ま
れているていると共に、前記複数の発光部分に接続され
る各々の電極が前記高抵抗の化合物半導体上を通って引
き出されていることを特徴とする半導体発光装置。
2. A semiconductor light emitting device having a plurality of light emitting portions formed in a row in a compound semiconductor having a pn junction, wherein the plurality of light emitting portions have an inverted mesa shape formed in a direction parallel to the row direction. While being separated by a groove, each is separated by a forward mesa-shaped groove formed in a direction perpendicular to the columnar direction, and a high-resistance compound semiconductor is embedded in the inverted mesa-shaped groove, and A semiconductor light emitting device, wherein each electrode connected to a plurality of light emitting portions is drawn out through the high resistance compound semiconductor.
【請求項3】pn接合を有する化合物半導体の表面に複
数の発光部分を列状に形成する半導体発光装置の製造方
法であって、 単結晶基板上にpn接合を形成するように化合物半導体
をエピタキシャル成長させる工程と、 この化合物半導体表面をpn接合が露出するまでエッチ
ングして逆メサ形状の溝を形成する工程と、 この逆メサ形状の溝に高抵抗の化合物半導体を選択成長
させる工程と、 前記化合物半導体表面を前記逆メサ形状の溝と垂直方向
にpn接合が露出するまでエッチングして順メサ形状の
溝を形成する工程とを含むことを特徴とする半導体発光
装置の製造方法。
3. A method for manufacturing a semiconductor light-emitting device, wherein a plurality of light-emitting portions are formed in rows on the surface of a compound semiconductor having a pn junction, the compound semiconductor being epitaxially grown so as to form a pn junction on a single crystal substrate. A step of forming a reverse mesa-shaped groove by etching the compound semiconductor surface until the pn junction is exposed, a step of selectively growing a high-resistance compound semiconductor in the reverse mesa-shaped groove, A step of etching a semiconductor surface in a direction perpendicular to the reverse mesa-shaped groove until a pn junction is exposed to form a normal mesa-shaped groove.
JP14996992A 1992-05-18 1992-05-18 Semiconductor light emitting device and its manufacture Pending JPH05327018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14996992A JPH05327018A (en) 1992-05-18 1992-05-18 Semiconductor light emitting device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14996992A JPH05327018A (en) 1992-05-18 1992-05-18 Semiconductor light emitting device and its manufacture

Publications (1)

Publication Number Publication Date
JPH05327018A true JPH05327018A (en) 1993-12-10

Family

ID=15486582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14996992A Pending JPH05327018A (en) 1992-05-18 1992-05-18 Semiconductor light emitting device and its manufacture

Country Status (1)

Country Link
JP (1) JPH05327018A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114589A (en) * 1998-09-30 2000-04-21 Kyocera Corp Semiconductor light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114589A (en) * 1998-09-30 2000-04-21 Kyocera Corp Semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
US5739552A (en) Semiconductor light emitting diode producing visible light
US5701321A (en) Semiconductor laser producing short wavelength light
US4188244A (en) Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition
JPH08255929A (en) Fabrication of semiconductor light emitting element
US6881978B2 (en) Semiconductor epitaxial structure and semiconductor light-emitting device
JPH05327018A (en) Semiconductor light emitting device and its manufacture
JPH0632331B2 (en) Semiconductor laser device and method of manufacturing the same
EP0630084B1 (en) Semiconductor laser
JPH0897466A (en) Light emitting device
JP3140123B2 (en) Semiconductor light emitting device
JPH06196752A (en) Semiconductor light emitting device
JPH05315643A (en) Light-emitting diode array and manufacture thereof
JPH05218585A (en) Semiconductor light emitting device
JP3638413B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3439955B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPH06169104A (en) Emiconductor light-emitting device and manufacture thereof
JPH11135837A (en) Semiconductor light-emitting device
JP3140121B2 (en) Semiconductor light emitting device
JP3426834B2 (en) Method for manufacturing light emitting diode array
JPH03190287A (en) Light-emitting diode array
JP3261032B2 (en) Light emitting diode array
JP3740269B2 (en) Manufacturing method of semiconductor light emitting device
JP2815115B2 (en) Light emitting device and manufacturing method thereof
JP2525617B2 (en) Method for manufacturing semiconductor laser
KR940011106B1 (en) Manufacturing method of semiconductor laser diode