JPH05326767A - Heat dissipating board - Google Patents
Heat dissipating boardInfo
- Publication number
- JPH05326767A JPH05326767A JP4157144A JP15714492A JPH05326767A JP H05326767 A JPH05326767 A JP H05326767A JP 4157144 A JP4157144 A JP 4157144A JP 15714492 A JP15714492 A JP 15714492A JP H05326767 A JPH05326767 A JP H05326767A
- Authority
- JP
- Japan
- Prior art keywords
- bonding layer
- heat dissipation
- polycrystalline diamond
- metal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、放熱基板に関し、特
に、その表面上に半導体素子が取付けられる放熱基板に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heat dissipation board, and more particularly to a heat dissipation board on which a semiconductor element is mounted.
【0002】[0002]
【従来の技術】従来、LSIパッケージなどの半導体素
子を搭載した電子部品が知られている。図3は、従来の
一般的なLSIパッケージを示した断面図である。図3
を参照して、従来のLSIパッケージは、パッケージ1
1と、パッケージ11内に設置された放熱基板12と、
放熱基板12の表面上に接合層13を介して取付けられ
たLSIチップ14と、パッケージ11の内部および外
部にまたがって形成されたリードフレーム15と、リー
ドフレーム15のパッケージ11内の部分とLSIチッ
プ14の電極(図示せず)とを電気的に接続するための
ボンディングワイヤ16とを備えている。LSIチップ
14の材料としては、SiやGaAsなどが用いられて
いる。放熱基板12の材料としては、Al2 O3 が多用
されている。2. Description of the Related Art Conventionally, an electronic component having a semiconductor element such as an LSI package mounted thereon is known. FIG. 3 is a cross-sectional view showing a conventional general LSI package. Figure 3
For the conventional LSI package, see Package 1
1, and a heat dissipation board 12 installed in the package 11,
An LSI chip 14 mounted on the surface of the heat dissipation substrate 12 via a bonding layer 13, a lead frame 15 formed inside and outside the package 11, a portion of the lead frame 15 inside the package 11 and the LSI chip. And a bonding wire 16 for electrically connecting 14 electrodes (not shown). As a material of the LSI chip 14, Si, GaAs or the like is used. Al 2 O 3 is often used as the material of the heat dissipation substrate 12.
【0003】しかし、最近ではLSIの高性能化や高密
度実装化に伴う発熱量の増大が問題となっており、この
対策としてAlNやSiCなどの熱伝導特性に優れた材
料を放熱基板12として用いる傾向が強くなっている。However, recently, an increase in the amount of heat generated due to higher performance of LSIs and higher density mounting has become a problem, and as a countermeasure against this, a material having excellent heat conduction characteristics such as AlN or SiC is used as the heat dissipation substrate 12. The tendency to use it is increasing.
【0004】LSIチップ14と放熱基板12との接合
を行なう接合層13としては、ペースト状の樹脂が用い
られる。そのペースト状の樹脂には、熱抵抗低減を目的
として、Agなどの熱伝導が良好な材料の粉末が分散さ
れて含有されている。A paste-like resin is used as the bonding layer 13 for bonding the LSI chip 14 and the heat dissipation substrate 12. The paste resin contains dispersed powder of a material having good thermal conductivity such as Ag for the purpose of reducing thermal resistance.
【0005】[0005]
【発明が解決しようとする課題】前述のように、従来で
は、放熱基板12とLSIチップ14とを接合するため
の接合層13の熱抵抗を低減するため、Agなどの熱伝
導が良好な材料の粉末が分散されて含有されたペースト
状の樹脂が接合層13として用いられていた。As described above, in the related art, since the thermal resistance of the bonding layer 13 for bonding the heat dissipation substrate 12 and the LSI chip 14 is reduced, a material having good heat conduction such as Ag is used. The paste-like resin in which the powder of No. 1 was dispersed and contained was used as the bonding layer 13.
【0006】しかしながら、この接合層13の熱抵抗
は、パッケージ11の放熱特性を決定する要因のうち最
も大きなものと考えられている。そこで、従来上記の接
合層13の熱抵抗をさらに改善するため、接合層13と
してAu−Sn合金やPb−Sn合金からなる金属接合
剤を用いることが提案されている。However, the thermal resistance of the bonding layer 13 is considered to be the largest of the factors that determine the heat radiation characteristics of the package 11. Therefore, conventionally, in order to further improve the thermal resistance of the bonding layer 13, it has been proposed to use a metal bonding agent made of an Au—Sn alloy or a Pb—Sn alloy as the bonding layer 13.
【0007】ところが、接合層13に上記のような合金
を用いると、接合層13の熱抵抗は確かに改善される
が、それにともなって新たな別の問題が生じる。However, when the above-mentioned alloy is used for the bonding layer 13, the thermal resistance of the bonding layer 13 is certainly improved, but with this, another new problem arises.
【0008】すなわち、接合層13の材質を樹脂から合
金に変更することにより接合層13の熱膨脹率が増大す
る。このため、LSIチップ14が作動してその温度が
上昇した場合にLSIチップ14に大きな熱歪みが生じ
るという不都合があった。このように熱歪みが生じる
と、LSIチップ14が正常に動作しないかまたは動作
寿命が短くなるという問題点があった。That is, by changing the material of the joining layer 13 from a resin to an alloy, the coefficient of thermal expansion of the joining layer 13 increases. Therefore, when the LSI chip 14 operates and its temperature rises, a large thermal strain occurs in the LSI chip 14, which is a disadvantage. When such thermal distortion occurs, there is a problem that the LSI chip 14 does not operate normally or the operating life is shortened.
【0009】このように、従来では、接合層13の熱抵
抗を改善するために接合層13として合金などを用いる
と、接合層13の熱膨脹率が増大するという不都合が生
じ、この結果LSIチップ14の動作時に熱歪みによる
動作不良が発生したり動作寿命が短くなるなどの問題点
が新たに発生していた。As described above, conventionally, when an alloy or the like is used as the bonding layer 13 in order to improve the thermal resistance of the bonding layer 13, there is a disadvantage that the coefficient of thermal expansion of the bonding layer 13 increases, and as a result, the LSI chip 14 During operation, there were new problems such as defective operation due to thermal distortion and shortened operating life.
【0010】この発明は、上記のような課題を解決する
ためになされたもので、請求項1〜3に記載の発明の目
的は、取付けられるLSIチップの熱膨脹率に合致した
熱膨脹率を有するとともに、放熱特性にも優れ、さらに
接合強度にも優れた放熱基板を提供することを目的とす
る。The present invention has been made to solve the above problems, and an object of the present invention is to provide a thermal expansion coefficient matching the thermal expansion coefficient of an LSI chip to be mounted. It is an object of the present invention to provide a heat dissipation board having excellent heat dissipation characteristics and excellent bonding strength.
【0011】[0011]
【課題を解決するための手段】請求項1〜3における放
熱基板は、その表面上に半導体素子が取付けられる放熱
基板であって、金属およびセラミックのうちいずれかか
らなる基板母材と、基板母材の少なくとも1表面上に形
成された多結晶ダイヤモンドと、多結晶ダイヤモンドの
表面上の所定領域に形成され周期律表第4a、5a、6
a族元素、これらの酸化物、炭化物、窒化物および炭窒
化物のうちから選ばれた少なくとも1種類からなる第1
の中間接合層と、第1の中間接合層上に形成されたM
o、Ni、Pd、PtおよびAuのうちから選ばれた少
なくとも1つからなる第2の中間接合層と、第2の中間
接合層の表面上に形成されその表面上に半導体素子が取
付けられるAu、Ag、Si、Ge、Sn、Pbおよび
Inのうちから選ばれた少なくとも1種類の金属からな
る金属接合層とを備え、金属接合層、第1の中間接合
層、第2の中間接合層、多結晶ダイヤモンドおよび基板
母材の材質と厚みとをそれぞれ所定の材質と厚みとに設
定することによりその全体の熱膨張率が室温〜400℃
の範囲で4×10-6〜6×10-5/℃の範囲内の所定の
値に設定されている。A heat dissipation board according to any one of claims 1 to 3 is a heat dissipation board on which a semiconductor element is mounted, the board base material being made of either metal or ceramic; A polycrystalline diamond formed on at least one surface of the material, and periodic table numbers 4a, 5a, 6 formed in a predetermined region on the surface of the polycrystalline diamond.
a first group consisting of at least one selected from group a elements, oxides, carbides, nitrides and carbonitrides thereof
And the M formed on the first intermediate joining layer
a second intermediate bonding layer made of at least one selected from o, Ni, Pd, Pt, and Au, and Au formed on the surface of the second intermediate bonding layer and having a semiconductor element mounted on the surface. , Ag, Si, Ge, Sn, Pb, and In, a metal bonding layer made of at least one kind of metal, and a metal bonding layer, a first intermediate bonding layer, a second intermediate bonding layer, By setting the material and the thickness of the polycrystalline diamond and the base material of the substrate to the predetermined material and thickness, respectively, the coefficient of thermal expansion of the whole is from room temperature to 400 ° C.
Is set to a predetermined value within the range of 4 × 10 −6 to 6 × 10 −5 / ° C.
【0012】請求項4における放熱基板は、その表面上
に半導体素子が取付けられる放熱基板であって、金属お
よびセラミックのうちいずれかからなる基板母材と、基
板母材の少なくとも1表面上に形成された多結晶ダイヤ
モンドと、多結晶ダイヤモンドの表面上の所定領域に形
成されその表面上に半導体素子が取付けられるAu、A
g、Si、Ge、Sn、PbおよびInのうちから選ば
れた少なくとも1種類の金属からなる金属接合層とを備
え、金属接合層、多結晶ダイヤモンドおよび基板母材の
材質と厚みとをそれぞれ所定の材質と厚みとに設定する
ことによりその全体の熱膨脹率が室温〜400℃の範囲
で4×10-6〜6×10-5/℃の範囲内の所定の値に設
定されている。According to a fourth aspect of the present invention, there is provided a heat dissipation board in which a semiconductor element is mounted on the surface thereof, and the heat dissipation board is formed on at least one surface of the board base material made of metal or ceramic. And a polycrystalline diamond formed in a predetermined area on the surface of the polycrystalline diamond and having a semiconductor element mounted on the surface.
a metal bonding layer made of at least one metal selected from g, Si, Ge, Sn, Pb and In, and the material and thickness of the metal bonding layer, the polycrystalline diamond and the substrate base material are predetermined. By setting the material and the thickness of the above, the overall coefficient of thermal expansion is set to a predetermined value within the range of 4 × 10 −6 to 6 × 10 −5 / ° C. in the range of room temperature to 400 ° C.
【0013】[0013]
【作用】請求項1〜3に係る放熱基板では、基板母材の
少なくとも1表面上に多結晶ダイヤモンドが形成され、
その多結晶ダイヤモンドの表面上の所定領域に周期律表
第4a、5a、6a族元素、これらの酸化物、炭化物、
窒化物および炭窒化物のうちから選ばれた少なくとも1
種類からなる第1の中間接合層が形成され、その第1の
中間接合層上にMo、Ni、Pd、Pt、Auのうちか
ら選ばれた少なくとも1つからなる第2の中間接合層が
形成され、その第2の中間接合層上にその表面上に半導
体素子が取付けられるAu、Ag、Si、Ge、Sn、
PbおよびInのうちから選ばれた少なくとも1種類の
金属からなる金属接合層が形成され、その金属接合層、
第1の中間接合層、第2の中間接合層、多結晶ダイヤモ
ンドおよび基板母材の材質と厚みとがそれぞれ所定の材
質と厚みとに設定されて放熱基板全体の熱膨張率が室温
〜400℃の範囲で4×10-6〜6×10-5/℃の範囲
内の所定の値に設定されているので、その放熱基板全体
の熱膨張率が容易に半導体素子の熱膨張率に合致するよ
うに形成される。また、第1および第2の中間接合層に
よって、多結晶ダイヤモンドと金属接合層との接合強度
が高められる。In the heat dissipation substrate according to claims 1 to 3, polycrystalline diamond is formed on at least one surface of the substrate base material,
Periodic table elements 4a, 5a, 6a, their oxides, and carbides are formed in predetermined areas on the surface of the polycrystalline diamond.
At least one selected from nitrides and carbonitrides
A first intermediate bonding layer of different types is formed, and a second intermediate bonding layer of at least one selected from Mo, Ni, Pd, Pt, and Au is formed on the first intermediate bonding layer. Au, Ag, Si, Ge, Sn, on which the semiconductor element is mounted on the surface of the second intermediate bonding layer.
A metal bonding layer made of at least one metal selected from Pb and In is formed,
The materials and thicknesses of the first intermediate bonding layer, the second intermediate bonding layer, the polycrystalline diamond and the base material of the substrate are set to predetermined materials and thicknesses, respectively, so that the thermal expansion coefficient of the entire heat dissipation substrate is from room temperature to 400 ° C. Is set to a predetermined value within the range of 4 × 10 −6 to 6 × 10 −5 / ° C., the thermal expansion coefficient of the entire heat dissipation substrate easily matches the thermal expansion coefficient of the semiconductor element. Is formed as. Further, the first and second intermediate bonding layers enhance the bonding strength between the polycrystalline diamond and the metal bonding layer.
【0014】請求項4にかかる放熱基板では、基板母材
の少なくとも1表面上に多結晶ダイヤモンドが形成さ
れ、その多結晶ダイヤモンドの表面上の所定領域にその
表面上に半導体素子が取付けられるAu、Ag、Si、
Ge、Sn、PbおよびInのうちから選ばれた少なく
とも1種類の金属からなる金属接合層が形成され、その
金属接合層、多結晶ダイヤモンドおよび基板母材の材質
と厚みとがそれぞれ所定の材質と厚みとに設定されて放
熱基板全体の熱膨脹率が室温〜400℃の範囲内で4×
10-6〜6×10-5/℃の範囲内の所定の値に設定され
ているので、その放熱基板全体の熱膨脹率が容易に半導
体素子の熱膨脹率に合致するように形成される。According to a fourth aspect of the present invention, there is provided a heat dissipation substrate in which a polycrystalline diamond is formed on at least one surface of a substrate base material, and a semiconductor element is attached to a predetermined region on the surface of the polycrystalline diamond. Ag, Si,
A metal bonding layer made of at least one kind of metal selected from Ge, Sn, Pb, and In is formed, and the metal bonding layer, the polycrystalline diamond, and the base material of the metal have predetermined material and thickness. The thermal expansion coefficient of the entire heat dissipation board is set to 4 x within the range of room temperature to 400 ° C.
Since it is set to a predetermined value within the range of 10 −6 to 6 × 10 −5 / ° C., the thermal expansion coefficient of the entire heat dissipation substrate is easily formed to match the thermal expansion coefficient of the semiconductor element.
【0015】[0015]
【実施例】まず、実施例を説明する前に、本発明の本質
について説明する。図1は、本発明の一の局面によるL
SIパッケージを示した断面図である。図1を参照し
て、本発明の一の局面によるLSIパッケージは、パッ
ケージ1と、パッケージ1内に固定的に設置された基板
母材2と、基板母材2上に被覆された多結晶ダイヤモン
ド3と、多結晶ダイヤモンド3上の所定領域上に第1中
間接合層8a、第2中間接合層8bおよび金属接合層4
を介して取付けられたLSIチップ5と、パッケージ1
の内部と外部にまたがって形成されたリードフレーム6
と、リードフレーム6のパッケージ1内の部分とLSI
チップ5の電極部分(図示せず)とを電気的に接続する
ためのボンディングワイヤ7とを備えている。基板母材
2には、金属またはセラミックが使用可能であるが、L
SIチップ5を搭載する面に多結晶ダイヤモンド3を被
覆することを考慮して、Si、Mo、W、Cu−W合
金、Cu−Mo合金、SiCおよびAlNのうちいずれ
かを主成分とする焼結体を用いるのが望ましい。基板母
材2の厚みとしては、0.1〜2mmが望ましい。すな
わち、0.1mmよりも薄いと強度が低下するため問題
が生じる可能性があり、2mmよりも厚いと放熱特性が
低下するとともにLSIパッケージの形状が大型化する
ためである。First, the essence of the present invention will be described before describing the embodiments. FIG. 1 illustrates an L according to one aspect of the present invention.
It is sectional drawing which showed the SI package. With reference to FIG. 1, an LSI package according to one aspect of the present invention includes a package 1, a substrate base material 2 fixedly installed in the package 1, and a polycrystalline diamond coated on the substrate base material 2. 3, the first intermediate bonding layer 8a, the second intermediate bonding layer 8b, and the metal bonding layer 4 on a predetermined region of the polycrystalline diamond 3.
LSI chip 5 attached via the package and package 1
Lead frame 6 formed to extend inside and outside the
And the portion of the lead frame 6 inside the package 1 and the LSI
A bonding wire 7 for electrically connecting to an electrode portion (not shown) of the chip 5 is provided. Although metal or ceramic can be used for the substrate base material 2,
In consideration of coating the surface on which the SI chip 5 is mounted with the polycrystalline diamond 3, a firing containing any one of Si, Mo, W, Cu-W alloy, Cu-Mo alloy, SiC and AlN as a main component. It is desirable to use a tie. The thickness of the substrate base material 2 is preferably 0.1 to 2 mm. That is, if the thickness is less than 0.1 mm, the strength may be lowered, which may cause a problem, and if the thickness is more than 2 mm, the heat dissipation characteristic may be deteriorated and the size of the LSI package may be increased.
【0016】図1に示したように、基板母材2の上に多
結晶ダイヤ3を被覆することにより、基板母材2と多結
晶ダイヤモンド3と第1中間接合層8aと第2中間接合
層8bと金属接合層4とからなる放熱基板の放熱特性を
向上でき、またLSIチップ5の熱歪みを軽減すること
ができる。As shown in FIG. 1, by covering the substrate base material 2 with the polycrystalline diamond 3, the substrate base material 2, the polycrystalline diamond 3, the first intermediate bonding layer 8a, and the second intermediate bonding layer. It is possible to improve the heat dissipation characteristics of the heat dissipation substrate composed of 8b and the metal bonding layer 4, and reduce the thermal strain of the LSI chip 5.
【0017】多結晶ダイヤモンド3の形成方法として
は、熱電子放射やプラズマ放電を利用して原料ガスの分
解および励起を生じさせる方法または、燃焼炎を用いた
成膜方法など公知のあらゆる低圧気相法の適用が可能で
ある。原料ガスとしては、たとえば、メタン・エタン・
プロパンなどの炭化水素類、メタノール・エタノールな
どのアルコール類およびエステル類などの有機炭素化合
物と、水素とを主成分とする混合ガスを用いるのが一般
的である。しかし、これら以外に、アルゴンなどの不活
性ガス、酸素、一酸化炭素または水などもダイヤモンド
の合成反応やその特性を阻害しない範囲内であれば、原
料中に含有されていてもよい。As a method for forming the polycrystalline diamond 3, any known low-pressure vapor phase such as a method of decomposing and exciting a source gas by utilizing thermoelectron radiation or plasma discharge, or a film forming method using a combustion flame is used. The law can be applied. As the source gas, for example, methane / ethane /
A mixed gas containing hydrogen as a main component and hydrocarbons such as propane, alcohols such as methanol and ethanol and organic carbon compounds such as esters, is generally used. However, in addition to these, an inert gas such as argon, oxygen, carbon monoxide, water or the like may be contained in the raw material as long as it does not impair the synthetic reaction of diamond and its characteristics.
【0018】また、多結晶ダイヤモンド3は、室温〜4
00℃の範囲内での熱伝導率が500〜2000W/m
・Kの範囲内にあることが必要である。これは、従来の
放熱基板の放熱特性以上の性能を満たすために必要な条
件である。なお、上記熱伝導率の上限である2000W
/m・Kは、現在の技術で達成し得るレベルを示してい
るだけであり、より高い熱伝導率を持つものができれば
より望ましい。Further, the polycrystalline diamond 3 has room temperature to 4
Thermal conductivity in the range of 00 ° C is 500 to 2000 W / m
-It must be within the range of K. This is a condition necessary to satisfy the performance exceeding the heat dissipation characteristics of the conventional heat dissipation board. The upper limit of the thermal conductivity is 2000 W
/ M · K only indicates the level that can be achieved by the current technology, and it is more desirable if a material having higher thermal conductivity can be obtained.
【0019】また、多結晶ダイヤモンド3の厚みは、搭
載するLSIチップ5の種類や基板母材2、第1中間接
合層8a、第2中間接合層8bおよび金属接合層4の仕
様によっても異なるが、10〜500μmの範囲とする
のが一般的である。すなわち、10μmよりも薄い場合
は、薄すぎて放熱特性改善および熱歪み軽減の効果が顕
著に現われず、また500μmより厚み場合は基板母材
2との密着強度が低下するためである。The thickness of the polycrystalline diamond 3 varies depending on the type of the LSI chip 5 to be mounted, the substrate base material 2, the first intermediate bonding layer 8a, the second intermediate bonding layer 8b and the metal bonding layer 4 specifications. It is generally in the range of 10 to 500 μm. That is, when it is thinner than 10 μm, it is too thin and the effects of improving heat dissipation characteristics and reducing thermal strain do not appear conspicuously, and when it is thicker than 500 μm, the adhesion strength with the substrate base material 2 decreases.
【0020】また、第1中間接合層8aは、周期律表第
4a、5a、6a族元素、これらの酸化物、炭化物、窒
化物および炭窒化物のうちから選ばれた少なくとも1種
から形成されている。そして、その第1中間接合層8a
上に形成される第2中間接合層8bは、Mo、Ni、P
d、PtおよびAuのうちから選ばれた少なくとも1つ
から形成されている。この第1中間接合層8aおよび第
2中間接合層8bの厚みは、接合強度を考慮して、とも
に0.01〜5μmとなるように形成されている。The first intermediate bonding layer 8a is formed of at least one element selected from elements of groups 4a, 5a and 6a of the periodic table, oxides, carbides, nitrides and carbonitrides thereof. ing. Then, the first intermediate bonding layer 8a
The second intermediate bonding layer 8b formed on the top surface is made of Mo, Ni, P.
It is formed of at least one selected from d, Pt, and Au. The thicknesses of the first intermediate bonding layer 8a and the second intermediate bonding layer 8b are both set to 0.01 to 5 μm in consideration of bonding strength.
【0021】第2中間接合層8b上に形成される金属接
合層4は、Au、Ag、Si、Ge、Sn、Pbおよび
Inのうち1種以上の金属を含有するように形成する。
上記したAuなどのロウ材からなる金属接合層4は、熱
抵抗および熱膨脹率の両特性から、その厚みが1〜50
μmとなるように形成するのが好ましい。すなわち、そ
の厚みが1μmよりも薄いとLSIチップ5が大きい場
合には接合が不十分となり、厚みが50μmより厚いも
のでは熱抵抗改善の効果が見られないからである。The metal bonding layer 4 formed on the second intermediate bonding layer 8b is formed so as to contain at least one metal selected from Au, Ag, Si, Ge, Sn, Pb and In.
The metal bonding layer 4 made of a brazing material such as Au has a thickness of 1 to 50 because of both characteristics of thermal resistance and thermal expansion coefficient.
It is preferably formed to have a thickness of μm. That is, when the thickness is less than 1 μm, the bonding becomes insufficient when the LSI chip 5 is large, and when the thickness is more than 50 μm, the effect of improving the thermal resistance cannot be seen.
【0022】以上のように製造された基板母材2と多結
晶ダイヤモンド3と第1中間接合層8aと第2中間接合
層8bと金属接合層4との5つの部材からなる放熱基板
は、5つの部材の材質と厚みとをそれぞれ制御すること
により、放熱基板全体の熱膨脹率を搭載するLSIチッ
プ5に合致するように、室温〜400℃の範囲で4×1
0-6〜6×10-6/℃の範囲内の任意の値に設定するこ
とができる。The heat dissipating substrate composed of the five members of the substrate base material 2, the polycrystalline diamond 3, the first intermediate bonding layer 8a, the second intermediate bonding layer 8b, and the metal bonding layer 4 manufactured as described above is 5 By controlling the materials and the thicknesses of the two members respectively, in order to match the coefficient of thermal expansion of the entire heat dissipation board to the LSI chip 5 to be mounted, 4 × 1 in the range of room temperature to 400 ° C.
It can be set to any value within the range of 0 −6 to 6 × 10 −6 / ° C.
【0023】上記のような本発明の本質に基づき、その
効果を確認するため以下のような実施例を行なった。 (実施例1)マイクロ波プラズマCVD法により、厚さ
が1.5mmで20mm角のW基板上に多結晶ダイヤモ
ンドを10時間合成した。この合成は以下の条件で行な
った。Based on the essence of the present invention as described above, the following examples were carried out in order to confirm the effect. (Example 1) Polycrystalline diamond was synthesized on a 20 mm square W substrate having a thickness of 1.5 mm by a microwave plasma CVD method for 10 hours. This synthesis was performed under the following conditions.
【0024】 原料ガス(流量) :H2 300sccm CH4 8sccm ガス圧力 :100 Torr マイクロ波発振出力:400 W 上記のような条件で多結晶ダイヤモンドを合成した後、
回収したW基板の上面には厚さが0.2mmの多結晶ダ
イヤモンドが被覆できていた。この被覆面にまず第1中
間接合層として0.06μmの厚みを有するTiと第2
中間接合層として1.2μmの厚みを有するPtを順次
被覆した。さらに、この上にAu−Sn合金製の金属接
合層を厚さが30μmになるように被覆した。Source gas (flow rate): H 2 300 sccm CH 4 8 sccm Gas pressure: 100 Torr Microwave oscillation output: 400 W After synthesizing the polycrystalline diamond under the above conditions,
The upper surface of the recovered W substrate could be covered with polycrystalline diamond having a thickness of 0.2 mm. First, Ti having a thickness of 0.06 μm and a second intermediate bonding layer were formed on the coated surface.
Pt having a thickness of 1.2 μm was sequentially coated as an intermediate bonding layer. Further, a metal bonding layer made of an Au—Sn alloy was coated on this to a thickness of 30 μm.
【0025】この接合材付の放熱基板(A)に、15m
m角のSi製LSIチップを搭載して性能評価を行なっ
た。15 m on the heat dissipation board (A) with the bonding material
The performance was evaluated by mounting an m-square Si LSI chip.
【0026】比較例として、接合材は上記の仕様で放熱
基板材料を上記と同形状のAlNに変更したものを作成
した(B)。さらに、他の比較例として、接合材も銀ペ
ーストにした従来構造のものも作成した(C)。そして
これらの比較例についても性能評価を行なった。As a comparative example, a bonding material was prepared by changing the heat dissipation substrate material to AlN having the same shape as the above with the above specifications (B). Furthermore, as another comparative example, a conventional structure having a bonding material made of silver paste was also prepared (C). The performance of these comparative examples was also evaluated.
【0027】性能評価としては、熱衝撃テストと熱抵抗
測定を行なった。以下にそれぞれの評価条件を示す。 (熱衝撃テスト)125℃と−55℃に温度設定された
有機溶剤(フロリナート)中に、上記のLSIチップが
搭載された放熱基板を交互に繰返し100回浸漬してL
SIチップの損傷状態を観察した。 (熱抵抗測定)LSIチップに4Wの電力を印加して、
定常状態となったときのLSIチップの温度を赤外温度
計で計測して比較した。For performance evaluation, a thermal shock test and thermal resistance measurement were performed. The respective evaluation conditions are shown below. (Thermal shock test) The heat dissipation board on which the above LSI chip is mounted is alternately and repeatedly immersed 100 times in an organic solvent (Fluorinert) whose temperature is set to 125 ° C and -55 ° C to obtain L
The damaged state of the SI chip was observed. (Measurement of thermal resistance) Applying 4W of power to the LSI chip,
The temperature of the LSI chip when it was in a steady state was measured by an infrared thermometer and compared.
【0028】この結果を以下の表1に示す。The results are shown in Table 1 below.
【0029】[0029]
【表1】 [Table 1]
【0030】上記表1を参照して、本発明Aは、LSI
チップとの熱膨脹差が少なく、従来のような熱歪みが生
じにくいとともに、良好な放熱特性を示すことがわか
る。 (実施例2)厚さが1.5mmで25mm角のCu−W
−Mo合金基板に置かれた反応管中に、H2 とC2 H6
とArとを7:2:1の割合で混合したガスを流量:4
00sccmで供給し、圧力を120Torrに調整し
た。そして、高周波発振器から高周波(13.56MH
z)を与え、混合ガスを励起してプラズマを発生させ2
8時間合成を行なった。この高周波の出力は、750W
であった。With reference to Table 1 above, the present invention A is an LSI
It can be seen that the difference in thermal expansion from the chip is small, thermal distortion unlike in the prior art is unlikely to occur, and good heat dissipation characteristics are exhibited. (Example 2) Cu-W having a thickness of 1.5 mm and 25 mm square
-In the reaction tube placed on the Mo alloy substrate, H 2 and C 2 H 6
Gas mixed with Ar and Ar at a ratio of 7: 2: 1, flow rate: 4
The pressure was adjusted to 120 Torr. Then, from the high frequency oscillator, the high frequency (13.56 MH
z) to excite the mixed gas to generate plasma 2
The synthesis was carried out for 8 hours. This high frequency output is 750W
Met.
【0031】上記のように多結晶ダイヤモンドの合成を
行なった後、回収した基板の上面には厚さが0.04m
mの多結晶ダイヤモンドが被覆できていた。この被覆面
にまず第1中間接合層として0.08μmの厚さを有す
るTaと第2中間接合層として2.0μmの厚さを有す
るPdを順次被覆した。さらに、この上にAu−Si合
金製の接合材を厚さが38μmになるように被覆した。After synthesizing the polycrystalline diamond as described above, the thickness of 0.04 m on the upper surface of the recovered substrate.
m of polycrystalline diamond could be coated. First, Ta having a thickness of 0.08 μm as a first intermediate bonding layer and Pd having a thickness of 2.0 μm as a second intermediate bonding layer were sequentially coated on the coated surface. Further, a bonding material made of Au-Si alloy was further coated thereon to a thickness of 38 μm.
【0032】この接合材付の放熱基板(D)に、17m
m角のGaAsからなるLSIチップを搭載して性能評
価を行なった。17 m on the heat dissipation board (D) with this bonding material
The performance was evaluated by mounting an m-square GaAs LSI chip.
【0033】比較例として、以下の表2に示す接合材と
放熱基板材料とを組合せたもの(E〜J)についても評
価を行なった。性能評価としては、実施例1と同様の熱
衝撃テストと熱抵抗測定を行なった。これらの結果を以
下の表2に併せて示す。As comparative examples, combinations (EJ) of the bonding materials and heat dissipation substrate materials shown in Table 2 below were also evaluated. For performance evaluation, the same thermal shock test and thermal resistance measurement as in Example 1 were performed. The results are also shown in Table 2 below.
【0034】[0034]
【表2】 [Table 2]
【0035】上記表2を参照して、本発明Dは、LSI
チップとの熱膨脹差が少なく、従来のもので生じる熱歪
みが生じにくいとともに、良好な放熱特性を示すことが
わかった。Referring to Table 2 above, the present invention D is an LSI
It was found that the difference in thermal expansion from the chip is small, the thermal strain that occurs in the conventional one is less likely to occur, and that good heat dissipation characteristics are exhibited.
【0036】次に、本発明の他の局面によるLSIパッ
ケージについて説明する。図2は、本発明の他の局面に
よるLSIパッケージを示した断面図である。図2を参
照して、この他の局面によるLSIパッケージは、図1
に示した一の局面によるLSIパッケージと異なり、多
結晶ダイヤモンド3上の所定領域上に金属接合層4のみ
を介してLSIチップ5が取付けられている。このよう
に構成することによっても図1に示した一の局面による
LSIパッケージと同様の効果を得ることができる。そ
の効果を確認するため以下のような実施例を行なった。 (実施例3)マイクロ波プラズマCVD法により、厚さ
が1.5mmで20mm角のSi基板上に多結晶ダイヤ
モンドを10時間合成した。この合成は以下の条件で行
なった。Next, an LSI package according to another aspect of the present invention will be described. FIG. 2 is a sectional view showing an LSI package according to another aspect of the present invention. With reference to FIG. 2, an LSI package according to another aspect is similar to that shown in FIG.
Unlike the LSI package according to the first aspect shown in FIG. 3, the LSI chip 5 is mounted on the predetermined region of the polycrystalline diamond 3 only via the metal bonding layer 4. With this configuration, the same effect as that of the LSI package according to the one aspect shown in FIG. 1 can be obtained. The following examples were carried out to confirm the effect. (Example 3) Polycrystalline diamond was synthesized on a 20 mm square Si substrate having a thickness of 1.5 mm for 10 hours by a microwave plasma CVD method. This synthesis was performed under the following conditions.
【0037】 原料ガス(流量) :H2 200sccm CH4 5sccm ガス圧力 :80 Torr マイクロ波発振出力:600 W 上記のような条件で多結晶ダイヤモンドを合成した後、
回収したSi基板の上面には厚さが0.1mmの多結晶
ダイヤモンドが被覆できていた。この被覆面にさらにA
u−Sn合金製の接合材を厚さが30μmになるように
被覆した。Raw material gas (flow rate): H 2 200 sccm CH 4 5 sccm Gas pressure: 80 Torr Microwave oscillation output: 600 W After synthesizing polycrystalline diamond under the above conditions,
The upper surface of the recovered Si substrate could be covered with polycrystalline diamond having a thickness of 0.1 mm. Further A on this coated surface
A u-Sn alloy bonding material was coated to a thickness of 30 μm.
【0038】この接合材付の放熱基板(K)に、15m
m角のSiからなるLSIチップを搭載して性能評価を
行なった。15 m on the heat dissipation board (K) with this bonding material
The performance was evaluated by mounting an LSI chip made of m-square Si.
【0039】比較例として、接合材は上記の仕様で放熱
基板材料を上記と同形状のAlNに変更したものを作成
した(L)。さらに他の比較例として、接合材も銀ペー
ストにした従来構造のものも作成した(M)。そして、
これらの比較例についても性能評価を行なった。As a comparative example, a joining material was prepared by changing the heat dissipation substrate material to AlN having the same shape as the above with the above specifications (L). Further, as another comparative example, a conventional structure having a bonding material made of silver paste was also prepared (M). And
The performance of these comparative examples was also evaluated.
【0040】性能評価としては、熱衝撃テストと熱抵抗
測定を行なった。以下にそれぞれの評価条件を示す。 (熱衝撃テスト)125℃と−55℃に温度設定された
有機溶剤(フロリナート)中に、上記のLSIチップが
搭載された放熱基板を交互に繰返し100回浸漬してL
SIチップの損傷状態を観察した。 (熱抵抗測定)LSIチップに3Wの電力を印加して、
定常状態となったときのLSIチップの温度を赤外温度
計で計測して比較した。For the performance evaluation, a thermal shock test and a thermal resistance measurement were performed. The respective evaluation conditions are shown below. (Thermal shock test) The heat dissipation board on which the above LSI chip is mounted is alternately and repeatedly immersed 100 times in an organic solvent (Fluorinert) whose temperature is set to 125 ° C and -55 ° C to obtain L
The damaged state of the SI chip was observed. (Measurement of thermal resistance) Apply 3W of power to the LSI chip,
The temperature of the LSI chip when it was in a steady state was measured by an infrared thermometer and compared.
【0041】この結果を以下の表3に示す。The results are shown in Table 3 below.
【0042】[0042]
【表3】 [Table 3]
【0043】上記表3を参照して、本発明Kは、LSI
チップとの熱膨脹差が少なく、従来のような熱歪みが生
じにくいとともに、良好な放熱特性を示すことがわか
る。 (実施例4)厚さが1mmで25mm角のCu−Mo合
金基板の置かれた反応管中に、H2とC2 H6 とArと
を8:1:1の割合で混合したガスを流量:500sc
cmで供給し、圧力を135Torrに調整した。そし
て、高周波発振器から高周波(13.56MHz)を与
え、混合ガスを励起してプラズマを発生させ30時間の
合成を行なった。この高周波の出力は、800Wであっ
た。Referring to Table 3 above, the present invention K is an LSI
It can be seen that the difference in thermal expansion from the chip is small, thermal distortion unlike in the prior art is unlikely to occur, and good heat dissipation characteristics are exhibited. During the reaction tube which is placed a Cu-Mo alloy substrate 25mm angle (Example 4) thickness of 1 mm, H 2 and C 2 H 6 and the Ar 8: 1: 1 of the mixed gas at a rate Flow rate: 500sc
The pressure was adjusted to 135 Torr. Then, a high frequency (13.56 MHz) was applied from a high frequency oscillator, the mixed gas was excited to generate plasma, and synthesis was performed for 30 hours. The output of this high frequency was 800W.
【0044】上記のように多結晶ダイヤモンドの合成を
行なった後、回収した基板の上面には厚さが0.03m
mの多結晶ダイヤモンドが被覆できていた。この被覆面
にさらにAu−Si合金製の接合材をその厚みが40μ
mになるように被覆した。After synthesizing the polycrystalline diamond as described above, the upper surface of the recovered substrate has a thickness of 0.03 m.
m of polycrystalline diamond could be coated. A bonding material made of Au-Si alloy having a thickness of 40 μm is further formed on the coated surface.
It was coated so that it would be m.
【0045】この接合材付きの放熱基板(N)に、18
mm角のGaAsからなるLSIチップを搭載して性能
評価を行なった。The heat dissipation board (N) with the bonding material is
The performance was evaluated by mounting an LSI chip made of mm square GaAs.
【0046】比較例として、以下の表4に示す接合材と
放熱基板材料とを組合わせたもの(O〜T)についても
評価を行なった。性能評価としては、実施例3と同様の
熱衝撃テストと熱抵抗測定を行なった。結果を以下の表
4に併せて示す。As a comparative example, a combination (O to T) of the bonding material and the heat dissipation substrate material shown in Table 4 below was also evaluated. As the performance evaluation, the same thermal shock test and thermal resistance measurement as in Example 3 were performed. The results are also shown in Table 4 below.
【0047】[0047]
【表4】 [Table 4]
【0048】上記表4を参照して、本発明Nは、LSI
チップとの熱膨脹差が少なく、従来のもので生じる熱歪
みが生じにくいとともに、良好な放熱特性を示すことが
わかる。Referring to Table 4 above, the present invention N is an LSI
It can be seen that the difference in thermal expansion from the chip is small, the thermal strain that occurs in the conventional one is unlikely to occur, and that good heat dissipation characteristics are exhibited.
【0049】[0049]
【発明の効果】以上のように、請求項1〜3に記載の発
明によれば、金属およびセラミックのうちいずれかから
なる基板母材の少なくとも1表面上に多結晶ダイヤモン
ドを形成し、その多結晶ダイヤモンドの表面上の所定領
域に周期律表第4a、5a、6a族元素、これらの酸化
物、炭化物、窒化物および炭窒化物のうちから選ばれた
少なくとも1種からなる第1の中間接合層を形成し、そ
の第1の中間接合層上にMo、Ni、Pd、Ptおよび
Auのうちから選ばれた少なくとも1つからなる第2の
中間接合層を形成し、その第2の中間接合層上にその表
面上に半導体素子が取付けられるAu、Ag、Si、G
e、Sn、PbおよびInのうちから選ばれた少なくと
も1種類の金属からなる金属接合層を形成し、その金属
接合層、第1の中間接合層、第2の中間接合層、多結晶
ダイヤモンドおよび基板母材の材質と厚みとをそれぞれ
所定の材質と厚みとに設定することにより、放熱基板全
体の熱膨張率が室温〜400℃の範囲内で4×10-6〜
6×10-5/℃の範囲内の所定の値に設定されるので、
容易に取付けられるLSIチップの熱膨張率に合致した
熱膨張率を有するように放熱基板を形成できるととも
に、放熱特性にも優れた放熱基板を提供することができ
る。さらに、第1の中間接合層および第2の中間接合層
によって、金属接合層と多結晶ダイヤモンドとの接合強
度が高められるので、強度的にも優れた放熱基板を提供
することができる。As described above, according to the invention described in claims 1 to 3, polycrystalline diamond is formed on at least one surface of a substrate base material made of either metal or ceramic, and the polycrystalline diamond is formed. A first intermediate bond made of at least one selected from elements of Groups 4a, 5a, and 6a of the periodic table, oxides, carbides, nitrides, and carbonitrides of the periodic table in a predetermined region on the surface of crystalline diamond. A second intermediate bonding layer formed by forming at least one layer selected from the group consisting of Mo, Ni, Pd, Pt and Au on the first intermediate bonding layer. Au, Ag, Si, G on which semiconductor elements are mounted on layers
Forming a metal bonding layer made of at least one metal selected from e, Sn, Pb and In, and forming the metal bonding layer, the first intermediate bonding layer, the second intermediate bonding layer, polycrystalline diamond and By setting the material and thickness of the substrate base material to the predetermined material and thickness, respectively, the coefficient of thermal expansion of the entire heat dissipation substrate is 4 × 10 −6 in the range of room temperature to 400 ° C.
Since it is set to a predetermined value within the range of 6 × 10 -5 / ° C,
It is possible to form a heat dissipation board having a coefficient of thermal expansion that matches the coefficient of thermal expansion of an easily mounted LSI chip, and to provide a heat dissipation board having excellent heat dissipation characteristics. Furthermore, since the bonding strength between the metal bonding layer and the polycrystalline diamond is increased by the first intermediate bonding layer and the second intermediate bonding layer, it is possible to provide a heat dissipation substrate having excellent strength.
【0050】請求項4に記載の発明によれば、金属およ
びセラミックのうちいずれかからなる基板母材の少なく
とも1表面上に多結晶ダイヤモンドを形成し、その多結
晶ダイヤモンドの表面上の所定領域にその表面上に半導
体素子が取付けられるAu、Ag、Si、Ge、Sn、
PbおよびInのうちから選ばれた少なくとも1種類の
金属からなる金属接合層を形成し、その金属接合層、多
結晶ダイヤモンドおよび基板母材の材質と厚みとをそれ
ぞれ所定の材質と厚みとに設定することにより、放熱基
板全体の熱膨脹率が室温〜400℃の範囲内で4×10
-6〜6×10-5/℃の範囲内の所定の値に設定されるの
で、容易に取付けられるLSIチップの熱膨脹率に合致
した熱膨脹率を有するように放熱基板を形成できるとと
もに、放熱特性にも優れた放熱基板を提供することがで
きる。According to the invention as set forth in claim 4, polycrystalline diamond is formed on at least one surface of a substrate base material made of either metal or ceramic, and the polycrystalline diamond is formed in a predetermined region on the surface of the polycrystalline diamond. Au, Ag, Si, Ge, Sn, on which the semiconductor element is mounted,
Forming a metal bonding layer made of at least one kind of metal selected from Pb and In, and setting the material and thickness of the metal bonding layer, the polycrystalline diamond and the substrate base material to a predetermined material and thickness, respectively. By doing so, the thermal expansion coefficient of the entire heat dissipation substrate is 4 × 10 within the range of room temperature to 400 ° C.
Since it is set to a predetermined value within the range of −6 to 6 × 10 −5 / ° C., the heat dissipation board can be formed to have a coefficient of thermal expansion that matches the coefficient of thermal expansion of an easily mounted LSI chip, and the heat dissipation characteristics It is also possible to provide an excellent heat dissipation substrate.
【図1】本発明の一の局面によるLSIパッケージを示
した断面図である。FIG. 1 is a cross-sectional view showing an LSI package according to one aspect of the present invention.
【図2】本発明の他の局面によるLSIパッケージを示
した断面図である。FIG. 2 is a sectional view showing an LSI package according to another aspect of the present invention.
【図3】従来の一般的なLSIパッケージを示した断面
図である。FIG. 3 is a cross-sectional view showing a conventional general LSI package.
1:パッケージ 2:基板母材 3:多結晶ダイヤモンド 4:金属接合層 5:LSIチップ 6:リードフレーム 7:ボンディングワイヤ 8a:第1中間接合層 8b:第2中間接合層 1: Package 2: Substrate Base Material 3: Polycrystalline Diamond 4: Metal Bonding Layer 5: LSI Chip 6: Lead Frame 7: Bonding Wire 8a: First Intermediate Bonding Layer 8b: Second Intermediate Bonding Layer
Claims (4)
る放熱基板であって、 金属およびセラミックのうちいずれかからなる基板母材
と、 前記基板母材の少なくとも1表面上に形成された多結晶
ダイヤモンドと、 前記多結晶ダイヤモンドの表面上の所定領域に形成さ
れ、周期律表第4a・5a・6a族元素、これらの酸化
物、炭化物、窒化物および炭窒化物のうちから選ばれた
少なくとも1種類からなる第1の中間接合層と、 前記第1の中間接合層上に形成され、Mo、Ni、P
d、Pt、Auのうちから選ばれた少なくとも1つから
なる第2の中間接合層と、 前記第2の中間接合層の表面上に形成され、その表面上
に前記半導体素子が取付けられる、Au、Ag、Si、
Ge、Sn、PbおよびInのうちから選ばれた少なく
とも1種類の金属からなる金属接合層とを備え、 前記金属接合層、第1の中間接合層、第2の中間接合
層、多結晶ダイヤモンドおよび基板母材の材質と厚みと
をそれぞれ所定の材質と厚みとに設定することにより、
その全体の熱膨張率が室温〜400℃の範囲で4×10
-6〜6×10-5/℃の範囲内の所定の値に設定されてい
る、放熱基板。1. A heat dissipation substrate on which a semiconductor element is mounted on its main surface, wherein the substrate base material is made of any one of metal and ceramic, and a polycrystal formed on at least one surface of the substrate base material. Diamond and at least one selected from the group consisting of elements of Groups 4a, 5a, 6a of the periodic table, oxides, carbides, nitrides, and carbonitrides of diamond formed in a predetermined region on the surface of the polycrystalline diamond. A first intermediate bonding layer of a kind, and Mo, Ni, P formed on the first intermediate bonding layer
a second intermediate bonding layer made of at least one selected from d, Pt, and Au, and formed on the surface of the second intermediate bonding layer, and the semiconductor element is mounted on the surface. , Ag, Si,
A metal bonding layer made of at least one metal selected from Ge, Sn, Pb and In, the metal bonding layer, the first intermediate bonding layer, the second intermediate bonding layer, polycrystalline diamond and By setting the material and thickness of the substrate base material to the predetermined material and thickness, respectively,
The overall coefficient of thermal expansion is 4 × 10 in the range of room temperature to 400 ° C.
A heat dissipation board set to a predetermined value within the range of -6 to 6 x 10 -5 / ° C.
−W合金、Cu−Mo合金、Cu−Mo−W合金、Si
CおよびAlNのうちのいずれかを主成分とする焼結体
によって形成されている、請求項1に記載の放熱基板。2. The substrate base material is Si, Mo, W, Cu
-W alloy, Cu-Mo alloy, Cu-Mo-W alloy, Si
The heat dissipation board according to claim 1, which is formed of a sintered body containing one of C and AlN as a main component.
率が室温〜400℃の範囲内で500〜2000W/m
・Kの範囲内の所定の値である、請求項1および2に記
載の放熱基板。3. The polycrystalline diamond has a thermal conductivity of 500 to 2000 W / m in the range of room temperature to 400 ° C.
The heat dissipation board according to claim 1 or 2, which has a predetermined value within the range of K.
放熱基板であって、 金属およびセラミックのうちいずれかからなる基板母材
と、 前記基板母材の少なくとも1表面上に形成された多結晶
ダイヤモンドと、 前記多結晶ダイヤモンドの表面上の所定領域に形成さ
れ、その表面上に前記半導体素子が取付けられる、A
u、Ag、Si、Ge、Sn、PbおよびInのうちか
ら選ばれた少なくとも1種類の金属からなる金属接合層
とを備え、 前記金属接合層、多結晶ダイヤモンドおよび基板母材の
材質と厚みとをそれぞれ所定の材質と厚みとに設定する
ことにより、その全体の熱膨脹率が室温〜400℃の範
囲で4×10-6〜6×10-5/℃の範囲内の所定の値に
設定されている、放熱基板。4. A heat dissipation substrate on which a semiconductor element is mounted, the substrate base material made of any one of metal and ceramic, and polycrystalline diamond formed on at least one surface of the substrate base material. A is formed in a predetermined region on the surface of the polycrystalline diamond, and the semiconductor element is mounted on the surface, A
a metal bonding layer made of at least one metal selected from u, Ag, Si, Ge, Sn, Pb and In, and the material and thickness of the metal bonding layer, the polycrystalline diamond and the base material of the substrate. By setting each to a predetermined material and thickness, the thermal expansion coefficient of the whole is set to a predetermined value within the range of 4 × 10 −6 to 6 × 10 −5 / ° C. in the range of room temperature to 400 ° C. The heat dissipation board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4157144A JPH05326767A (en) | 1992-03-19 | 1992-06-17 | Heat dissipating board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-63473 | 1992-03-19 | ||
JP6347392 | 1992-03-19 | ||
JP4157144A JPH05326767A (en) | 1992-03-19 | 1992-06-17 | Heat dissipating board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05326767A true JPH05326767A (en) | 1993-12-10 |
Family
ID=13230241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4157144A Withdrawn JPH05326767A (en) | 1992-03-19 | 1992-06-17 | Heat dissipating board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05326767A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786075A (en) * | 1995-02-10 | 1998-07-28 | Fuji Die Co., Ltd. | Heat sinks and process for producing the same |
US6361857B1 (en) | 1998-01-16 | 2002-03-26 | Sumitomo Electric Industries, Ltd. | Heatsink and fabrication method thereof |
JP2012527754A (en) * | 2009-05-22 | 2012-11-08 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Heat sink for pulsed high power laser diodes |
EP2721636A4 (en) * | 2011-06-17 | 2015-04-01 | Ipg Photonics Corp | Semiconductor unit with submount for semiconductor device |
-
1992
- 1992-06-17 JP JP4157144A patent/JPH05326767A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786075A (en) * | 1995-02-10 | 1998-07-28 | Fuji Die Co., Ltd. | Heat sinks and process for producing the same |
US6361857B1 (en) | 1998-01-16 | 2002-03-26 | Sumitomo Electric Industries, Ltd. | Heatsink and fabrication method thereof |
US6641861B2 (en) | 1998-01-16 | 2003-11-04 | Sumitomo Electric Industries, Ltd. | Heatsink and fabrication method thereof |
JP2012527754A (en) * | 2009-05-22 | 2012-11-08 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Heat sink for pulsed high power laser diodes |
EP2721636A4 (en) * | 2011-06-17 | 2015-04-01 | Ipg Photonics Corp | Semiconductor unit with submount for semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5299214A (en) | Heat radiating component and semiconductor device provided with the same | |
US6316826B1 (en) | Semiconductor mounting package | |
US4877760A (en) | Aluminum nitride sintered body with high thermal conductivity and process for producing same | |
US4800137A (en) | Composite layer aluminum nitride base sintered body | |
JPH0261539B2 (en) | ||
JPH06296084A (en) | Thermal conductor of high conductivity, wiring board provided therewith and manufacture thereof | |
US5311399A (en) | High power ceramic microelectronic package | |
JPH05326767A (en) | Heat dissipating board | |
WO1993023246A1 (en) | Thin film metallization and brazing of aluminum nitride | |
JPH08102570A (en) | Ceramic circuit board | |
US6914330B2 (en) | Heat sink formed of diamond-containing composite material with a multilayer coating | |
JPH05291444A (en) | Heat dissipating board | |
JP2001135753A (en) | Semiconductor module substrate and manufacturing method for the same | |
US3702787A (en) | Method of forming ohmic contact for semiconducting devices | |
JPH0794624A (en) | Circuit board | |
JPH0786444A (en) | Manufacture of compound heat dissipating substrate for semiconductor | |
JP3036291B2 (en) | Semiconductor device mounting structure | |
JPH02226749A (en) | Heat sink for high-output circuit component | |
JPH0997865A (en) | Radiation part | |
JP3260512B2 (en) | Aluminum nitride circuit board | |
JP2000311969A (en) | Copper circuit bonded board and manufacture of the same | |
JPH07273150A (en) | High strength bonding tool and its manufacture | |
EP0443277B1 (en) | Metallized ceramic body and method to make the same | |
JP2704158B2 (en) | Aluminum nitride sintered body having conductive metallized layer and method of manufacturing the same | |
JPH11243167A (en) | Heat sink |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |