JPH0531781B2 - - Google Patents

Info

Publication number
JPH0531781B2
JPH0531781B2 JP58163136A JP16313683A JPH0531781B2 JP H0531781 B2 JPH0531781 B2 JP H0531781B2 JP 58163136 A JP58163136 A JP 58163136A JP 16313683 A JP16313683 A JP 16313683A JP H0531781 B2 JPH0531781 B2 JP H0531781B2
Authority
JP
Japan
Prior art keywords
redundancy
business
output data
predetermined
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58163136A
Other languages
English (en)
Other versions
JPS6055464A (ja
Inventor
Yoshio Watanabe
Masaki Katahira
Kazuo Kaira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58163136A priority Critical patent/JPS6055464A/ja
Publication of JPS6055464A publication Critical patent/JPS6055464A/ja
Publication of JPH0531781B2 publication Critical patent/JPH0531781B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は複数計算機で多種の業務を分担して処
理する多重系計算機システムに係り、特に、冗長
度を業務ごとに管理する方式に関する。
〔発明の背景〕
多重系計算機システムにおける冗長系の構成
は、システム構成に拘束され、機能の拡大や増設
は事実上、不可能であつた。第1図に従来の2重
系システムの制御データ選別出力方式を示す。
同図の各符号は、中央処理装置(以下、CPU)
1,2、2重系制御装置(以下、DSC)3、制
御対象のプロセス4を示す。この2重系システム
で、CPU1,2はDSC3を介して完全な2重系
同期運転を実施していて、全ての出力データは完
全に2重化されている。CPU1,2の出力デー
タはDSC3により比較照合され、一致した時に
有効データとしてプロセスに出力される。
このシステム構成においては2重系で動作する
ことを前提としており、システムの増設は、ハー
ドウエア構成上(DSC方式2重系)不可能であ
る。また、出力データの比較照合不一致が発生し
た場合、その異常処理は2重系である為、出力デ
ータによる異常系検出は不可能であり、オペレー
タの介入やCPUの診断機能により、異常系を認
識するしかなかつた。
これらの欠点を解消する為に、CPUを2台以
上とし、多重系制御装置によりシステムを構成す
る提案も行われているが、前記同様にシステム増
設については、やはりハードウエア構成上の制約
を受ける。また、多重系制御装置を見ても、多数
決論理を固定している為、CPU異常が発生した
時の出力データ選別方法が複数となり実用的では
ない。
更に、これらのシステム構成では、全ての出力
データの冗長度を同一にする必要があり、プロセ
スを直接制御する重要な業務(データ)も、冗長
化を必要としないような業務も、と同様に扱われ
ている。
このように、従来の多重系計算機システムにお
ける冗長化方式は、CPUの利用効率が悪く、応
答性が悪いなど多くの問題をもつている。
〔発明の目的〕
本発明の目的は、上記した従来技術の欠点を改
善し、信頼度を維持しながらシステムの稼働効率
が高い冗長度管理方法および多重系計算機システ
ムを提供することにある。
〔発明の概要〕
本発明は多重系計算機システムの冗長度を稼働
状況に応じて変更する可変冗長化方式である。そ
のハードウエア構成は、複数のCPUと、各計算
機より送出される出力データから有効データを選
別する選別装置と、計算機や選別装置間を業務コ
ードを用いて通信する伝送路により構成される。
この業務コードは各計算機の実行業務を表すも
ので、分散システムの通信方式に用いる機能コー
ドに相当、又はそれを含むものである。
各CPUは実行業務を表す業務コードを選別装
置へ送出し、選別装置は業務コードの重複数(同
一業務を処理するCPUの数でもある)より業務
毎の冗長度を決定または変更し、この冗長度を条
件(変数)として有効データを選別する所定選択
基準(多数決論理)を設定することを特徴とす
る。
さらに、選別装置は出力データを率いる業務コ
ードから業務種別を識別し、同一業務の出力デー
タを比較して一致数を累積し、一致数が前記所定
選択基準満たすとき、該一致した出力データを前
記所定業務の有効データとして選別することを特
徴とする。
各CPUは、イニシヤル時や業務の中止または
再開、さらにはCPUの増設や機能縮少等、シス
テムの稼動状態に応じて業務コードを送出する。
選別装置は、この業務コードを受信して冗長度、
従つて選択基準(多数決論理)をシステムの稼働
状況に応じてダイナミツクに変更する。
また、業務コードは発信元のCPUを認識でき
る情報を付帯しているので、選別装置の判定の結
果、異常の出力データを認識した場合に、選別装
置から該当のCPUに連絡してCPUでの異常認識
を可能にするとともに、このCPUから修正した
業務コードを再送させて異常系を除いた冗長度に
変更することもできる。
本発明によれば、業務種別に適した冗長度を決
定でき、かつ、システムの稼働状況に応じて冗長
度を変更できるので、多重系システムの信頼度を
維持しながら稼働効率を向上することが可能にな
る。また、CPU増設やプログラムの改造にも柔
軟に対応できる効果がある。
〔実施例〕
以下本発明の実施例を、CPUG台による多重系
システムを例にして詳細に説明する。
第2図のシステムは、CPU5,6,7,8お
よび9、伝送路10、出力データ選別装置11か
ら構成され、12はプロセスである。各CPUや
選別装置11は、各々から伝送路11にブロー
ド・キヤストされる業務コード(以下、業務指定
データと呼ぶ)によつて通信する分散システムを
構成している。
いま、本システムの扱う業務をA、B、Cの3
種類とし、各CPUで実行可能な業務を第3図に
示す(○印は実行可能な業務種別)。さらに、2
系CPU6は保守中で停止していると仮定する。
各CPUはイニシヤル処理時あるいは稼動状態
の変更時、自系の業務指定データを伝送路10へ
ブロード・キヤストする。
選別装置11は、各CPUから出力される業務
指定データを受信して、第4図に示す業務指定テ
ーブル13を作成する。すなわち、縦軸にCPU
番号、横軸に業務種別をとつて、各CPU毎の業
務指定データをビツト展開している。
同図の例で、稼動予定のCPU(1系、3系、4
系、5系)から送出される実行可能な業務指定デ
ータは、1系、3系、5系で業務A、B、4系で
Aとなつている。
更に業務指定データのBに着目すると、システ
ム全体として、業務種別Bを送出するCPUの数
は、3台であり、Bを冗長度はn=3となる。
選別装置11は、n重の冗長化データに対し n/2+1 (但し、小数以下切捨) 以上の同一出力データを受信した時に、その出
力データを有効データとし判定し、プロセスへ出
力する。したがつて、 業務種別Bは3/2+1=2 (小数以下切捨) となり、多数決手段14の選択基準には 「2 out of 3」の多数決論理が採用される。
同様にして業務種別Aは、 「3 out of 4」の多数決論理が採用される。
なお、業務指定テーブル13と多数決手段14
は、冗長度管理手段15を構成している。
第5図は、2系のCPU6が復帰した場合を説
明している。2系は、業務指定データとして、
A、Cを送出する。選別装置11は、2系の業務
指定データを受信後、業務指定テーブル13を修
正し、同図の状態とする。この業務指定テーブル
13では、業務Cが新たに追加され、また業務A
の多数決手段14の多数決論理も変更され、「3
out of 5」の論理となる。
以上のように、当該CPUからブロードキヤス
トされる業務指定データによつて、選別装置11
はCPUの増設や機能の変更にで対応でき、保守
性、拡張性のすぐれた構成とる。
第6図は選別装置11の動作を説明するタイム
チヤートである。ここでは、業務Aの出力データ
を例に説明しているが、他の業務についても同様
に行なわれることは言うまでもない。
1系のCPU5で正常出力データAが送出され
(タイミング1)、選別装置11の受信手段21が
出力データの先頭に付与される業務指定データに
より、業務Aの出力データであること認識する。
この出力データAの受信開始を認識した時点
で、選別装置11はT秒のタイマー監視に入る。
時間T秒はシステムが業務Aを処理する許容時間
で、この時間内に選別装置に到着したA業務の処
理結果、つまり、出力データAを有効データとし
てカウントし、多数決判定を行う。
第6図はさらに、2系CPU6から異常出力デ
ータA′が送出され(タイミング2)、3系のCPU
7で正常出力データAが出力され(タイミング
3)、4系のCPU8から業務Aの中止またはダウ
ンによる業務Aを含まない業務指定データが再送
され(タイミング4)、5系CPU9は処理遅れに
よるタイムアウト異常を検出した(タイミング
5)場合を示している。つまり、1系、3系が正
常に業務Aを処理し、2系、4系、5系で異なる
異常が発生している。
第7図は、上記各タイミングにおける業務指定
テーブル13の更新状況を示している。
第8図は選別装置11の出力データ判定手段2
0の構成を示している。プロセス12の制御デー
タである出力データを受信手段21で受信する。
受信手段21一般には機能コードと呼ばれるもの
と同等の業務指定データによつて業務Aを認識し
て選別受信し、この業務Aの出力データを出力デ
ータ比較手段22に出力する。なお、他の業務
B、Cが認識される場合は図示しない各々の比較
手段に出力する。比較手段22は、新規な出力デ
ータA(タイミング1)を認識すると、出力デー
タ登録テーブル23に出力データAを登録し、登
録数を1とする。更に、その時の業務指定テーブ
ル13(第7図a)と多数決手段14の多数決論
理を参照してデータAの選別処理を行う。この時
点では「3 out of 5」と判断されるので、登
録数が1のデータAは有効データとは判定され
ず、出力されない。
タイミング2では2系の出力データを受信し、
その業務指定コードから業務Aの出力データであ
ることを認識する。そして、受信登録済みのAデ
ータと比較照合する。この結果、2系からの出力
データはA′(≠A)のため、選別装置11の比較
処理手段22では、データ登録テーブル23に新
規データA′を登録し、この登録数(一致数)を
1とする。
第8図のA種データ登録テーブル23はこのタ
イミング2の登録状態を示している。タイミング
2の多数決論理は、タイミング1と同じく 「3 out of 5」のままであり、データA′も
有効データとはならない。
タイミング3では、3系の出力データを受信
し、その業務指定データAから、登録済みのデー
タAと比較され一致するので、3系からの出力は
出力データAと認識され、登録テーブル23のデ
ータAの登録数が2に更新される。この状態で
も、登録数は過半数3に達していないため、まだ
有効データとはならない。
タイミング4では、4系の業務Aの処理がダウ
ンし4CPU8から業務種別Aを含まない業務指定
データが再送される。これにより、選別装置11
は業務指定テーブル13を修正し(第7図c)、
多数決手段14の多数決論理を「3 out of 4」
に修正する。この時点で再度、業務Aの有効デー
タの選別処理を行うが、データAの登録数は2で
あり出力されない。
タイミング5は、タイマー監視Tの経過時間で
ある。選別装置11は5系のタイムアウト(無応
答)を検出すると、5系に対し異常通知(タイム
アウト報告)をすると共に、業務指定テーブル1
3の5系の業務Aフラグをリセツトする。これに
よつて業務指定テーブル13は第7図d状態とな
り、多数決論理は「2 out of 3」に変更され
る。この時点で業務Aデータの選択処理を行う
と、出力データAの登録数は2であるから、有効
データと判定され、出力データAはプロセスへ出
力される。
更に選別装置11は、2系に対しては出力デー
タ異常(NG)報告、1系、3系に対しては出力
データ正常(OK)報告をブロード・キヤストす
る。
以上で、選別装置11の一連の動作は終了する
が、次回のA種データの選別では、最終の業務指
定テーブル13の状態から出発し、1系、2系、
3系による「2 out of 3」の論理判定を採用
することになる。
なお、CPU側の処理としては、データNG、ま
たは、タイムアウト報告を受信した場合、異常処
理を行い、正常復帰または機能縮少を行い、その
結果で業務指定データを再送する。
〔発明の効果〕
本発明によれば、複数の業務の各々に適した冗
長度管理ができ、システムの信頼性を向上でき
る。さらに、CPU異常や業務分担の変更などの
稼働状況に応じてダイナミツクに冗長度を変更で
きるので、処理効率の高い多重系計算機システム
を提供できる。
【図面の簡単な説明】
第1図は従来の出力データ選別装置を備えた2
重系システムの構成図、第2図は本発明の実施例
による多重系計算機システムの構成図、第3図は
本実施例装置における業務分担の可能性を示す説
明図、第4図および第5図は業務指定テーブルの
構成と多数決手段の説明図、第6図は選別装置の
動作を説明するタイムチヤート、第7図は、選別
装置の冗長度管理に用いる業務指定テーブル更新
状況の説明図、第8図は選別装置の出力データ判
別手段の構成図を示す。 1,2……中央処理装置、3……2重系制御装
置、4,12……プロセス、5,6,7,8,9
……中央処理装置(CPU)、10……伝送路、1
1……選別装置、13……業務指定テーブル、1
4……多数決手段、15……冗長度管理手段、2
0……出力データ判別手段、21……出力データ
受信手段、22……出力データ比較手段、23…
…出力データ登録テーブル。

Claims (1)

  1. 【特許請求の範囲】 1 複数の業務を分担する複数の計算機と、これ
    ら計算機から送出される出力データより冗長度に
    応じて有効データを選別する選別装置と、各計算
    機や選別装置を業務コードによつて通信する伝送
    路とを備える多重系計算機システムにおいて、 前記選別装置は、各計算機から実行業務を表す
    前記業務コードを受信し、所定時点における前記
    業務の重複数に応じて前記業務毎の冗長度を決定
    し、該決定された冗長度を条件として前記業務毎
    の所定選別基準を設定する冗長度管理手段を具備
    することを特徴とする多重系計算機システム。 2 複数の業務を分担する複数の計算機と、これ
    ら計算機から送出される出力データより冗長度に
    応じて有効データを選別する選別装置と、各計算
    機や選別装置を業務コードによつて通信する伝送
    路を備える多重系計算機システムにおいて、 前記選別装置は、各計算機から実行業務を表す
    前記業務コードを受信し、所定時点における前記
    業務の重複数に応じて前記業務毎の冗長度を決定
    し、該決定された冗長度を条件として前記業務毎
    の所定選別基準を設定する冗長度管理手段と、前
    記出力データを率いる業務コードによつて前記出
    力データ各々の前記業務種別を識別し、該識別さ
    れた同じ所定業務の出力データを比較して一致数
    を累積し、前記一致数が前記所定業務の所定選別
    基準を満たすとき、該一致した出力データを前記
    所定業務の有効データとして選別する出力データ
    判定手段を具備することを特徴とする多重系計算
    機システム。 3 特許請求の範囲第1項または第2項の前記業
    務コードは、前記計算機各々の実行可能な業務を
    表すデータおよび/または実行中の業務を表すデ
    ータであることを特徴とする多重系計算機システ
    ム。 4 業務コードを用いて通信する複数の計算機間
    で複数の業務を分担し、各計算機の出力データか
    ら冗長度にしたがつて有効データを選別する多重
    系計算機システムの冗長度管理方法において、 前記システムの稼働開始時に前記複数の業務
    各々の冗長度と、この冗長度を変数とする前記有
    効データの選択基準を設定し、 稼働中の所定期間に受信した所定業務を表す業
    務コードの重複数に応じて前記所定業務の冗長度
    を変更するとともに、該変更された冗長度に基づ
    いて前記選別基準を変更することを特徴とする冗
    長度管理方法。 5 業務コードを用いて通信する複数の計算機間
    で複数の業務を分担し、各計算機の出力データか
    ら冗長度にしたがつて有効データを選別する多重
    系計算機システムの冗長度管理方法において、 稼働中の所定期間に受信した所定業務を表す業
    務コードの重複数に応じて前記所定業務の冗長度
    を変更するとともに、該変更された冗長度を変数
    すると前記有効データの選別基準(最大値論理)
    を変更し、 前記出力データを率いる業務コードによつて前
    記出力データ各々の前記業務を識別し、該識別さ
    れた同じ所定業務の出力データを比較して一致数
    を累積し、前記一致数が前記所定業務の前記選別
    基準を満たすとき、該一致した出力データを前記
    所定業務の有効データとして選別することを特徴
    とする冗長度管理方法。
JP58163136A 1983-09-07 1983-09-07 冗長度管理方法及び多重系計算機システム Granted JPS6055464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58163136A JPS6055464A (ja) 1983-09-07 1983-09-07 冗長度管理方法及び多重系計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58163136A JPS6055464A (ja) 1983-09-07 1983-09-07 冗長度管理方法及び多重系計算機システム

Publications (2)

Publication Number Publication Date
JPS6055464A JPS6055464A (ja) 1985-03-30
JPH0531781B2 true JPH0531781B2 (ja) 1993-05-13

Family

ID=15767880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58163136A Granted JPS6055464A (ja) 1983-09-07 1983-09-07 冗長度管理方法及び多重系計算機システム

Country Status (1)

Country Link
JP (1) JPS6055464A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581554B2 (ja) * 1987-03-31 1997-02-12 株式会社日立製作所 分散システム
JP4731364B2 (ja) * 2000-04-28 2011-07-20 株式会社日立製作所 多重化制御システム及びその多重化方法
JP4567586B2 (ja) 2005-12-07 2010-10-20 富士通株式会社 処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736356A (en) * 1980-08-12 1982-02-27 Nippon Signal Co Ltd:The Mutiplexing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5736356A (en) * 1980-08-12 1982-02-27 Nippon Signal Co Ltd:The Mutiplexing system

Also Published As

Publication number Publication date
JPS6055464A (ja) 1985-03-30

Similar Documents

Publication Publication Date Title
US7558883B1 (en) Fast transaction commit
US7698465B2 (en) Generalized Paxos
US4710926A (en) Fault recovery in a distributed processing system
US4318173A (en) Scheduler for a multiple computer system
US4323966A (en) Operations controller for a fault-tolerant multiple computer system
US4933940A (en) Operations controller for a fault tolerant multiple node processing system
EP0204449B1 (en) Method for multiprocessor communications
EP0283193B1 (en) Method of spare capacity use for fault detection in a multiprocessor system
EP0379829A2 (en) Method of providing non-disruptive recovery in a communication system
EP1759293A2 (en) Redundant processing architecture for single fault tolerance
WO1998034457A2 (en) Method and apparatus for node pruning a multi-processor system for maximal, full connection during recovery
US20030140281A1 (en) System and method for memory failure recovery using lockstep processes
JPH03131939A (ja) 高信頼性コンピュータ診断システム
US7861115B2 (en) Multi-component system
JPH0531781B2 (ja)
JP3139884B2 (ja) 多重要素処理システム
JPH04195639A (ja) 多重プロセッサシステム及びその出力管理方法
JP3884643B2 (ja) プロセス制御装置
US5446892A (en) Method of and apparatus for re-allocating programs in a distributed programming system
US20030158972A1 (en) Device and method for the synchronization of a system of networked computers
US11507478B2 (en) Method for operating a redundant automation system
US5519385A (en) Circuit for switching signal processing circuits
JPH02234264A (ja) Lan統合生産システムの作業代替方式
JP3706332B2 (ja) プロセス制御装置
JPS58125103A (ja) 多重系演算処理同期システムの復旧方法