JPH05315452A - Circuit pattern layout design system of integrated circuit device - Google Patents

Circuit pattern layout design system of integrated circuit device

Info

Publication number
JPH05315452A
JPH05315452A JP4146424A JP14642492A JPH05315452A JP H05315452 A JPH05315452 A JP H05315452A JP 4146424 A JP4146424 A JP 4146424A JP 14642492 A JP14642492 A JP 14642492A JP H05315452 A JPH05315452 A JP H05315452A
Authority
JP
Japan
Prior art keywords
circuit block
signal path
circuit
path
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4146424A
Other languages
Japanese (ja)
Inventor
Toshihiro Mizumaki
俊博 水牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Hokuriku Ltd filed Critical NEC Software Hokuriku Ltd
Priority to JP4146424A priority Critical patent/JPH05315452A/en
Publication of JPH05315452A publication Critical patent/JPH05315452A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To readily determine whether or not an arrangement position of a circuit block is good by enabling display of a rat nest which is a virtual line between time circuit block and other end circuit block of a signal path which forms a pair therewith when arranging operators for the circuit block which becomes one end of the signal path. CONSTITUTION:A signal path whereto a designation circuit block which is an arrangement object belongs is extruded by a path extracting means 4. Path trace is carried out in a forward direction of an extracted signal path from the designation circuit block, a line is drawn virtually between an arranged circuit block which appears first and the designation circuit block, it is displayed by a virtual line display means 7 and a rat nest is displayed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】本発明は集積回路装置(LSI)の回路パ
ターンレイアウト設計システムに関し、特にLSIの回
路パターンのレイアウトをCAD方式により対話型式で
設計するLSIの回路パターンレイアウト設計システム
に関するものである。
TECHNICAL FIELD The present invention relates to a circuit pattern layout design system for an integrated circuit device (LSI), and more particularly to an LSI circuit pattern layout design system for interactively designing a layout of a circuit pattern of an LSI by a CAD method.

【0002】[0002]

【従来技術】従来のこの種のパターンレイアウト設計シ
ステムでは、回路ブロックの配置は設計者がレイアウト
表示を画面上で見ながら決定する様になっているが、こ
の場合、その回路ブロックとネット接続されている他の
回路ブロックとの位置関係の判別が容易に可能な様に、
ブロック間を仮想的な直線(以降ラットネストと称す
る)で結んで表示している。設計者はこの表示された回
路ブロック及びそれ等間のラットネストを参照してブロ
ック配置位置の良否判断を行う。
2. Description of the Related Art In a conventional pattern layout design system of this type, a designer decides the layout of circuit blocks while looking at the layout display on the screen. In this case, the circuit blocks are connected to the net. In order to easily identify the positional relationship with other circuit blocks,
The blocks are displayed by connecting them with virtual straight lines (hereinafter referred to as rat nests). The designer refers to the displayed circuit blocks and the rat nests between them to judge the quality of the block layout position.

【0003】LSIのレイアウト設計においては、自動
配置処理を行う前に予め信号パス始点及び終点となる回
路ブロックを人手により配置しておく場合がある。これ
は、パス始点及び終点となるブロックの配置位置を固定
しておくことにより、自動配置処理で配置されるパス上
のブロックの配置位置を制御し、パスの経路が長くなら
ないようにする目的で行われる。従って、パスの始点
(または終点)となるブロックの人手配置を行う際に
は、そのブロックと対をなすパスの終点(または始点)
となるブロックとの位置関係の情報が必要となる。
In the layout design of an LSI, circuit blocks to be signal path start points and end points may be manually arranged in advance before automatic layout processing is performed. The purpose is to control the placement position of the blocks on the path that is placed by the automatic placement processing by fixing the placement positions of the blocks that are the start and end points of the pass, and prevent the path route from becoming long. Done. Therefore, when manually placing a block that is the start point (or end point) of a path, the end point (or start point) of the path that forms a pair with that block
Information on the positional relationship with the block is required.

【0004】従来の対話配置方式では、ブロック同士の
位置関係の判別のためにラットネストを表示するが、こ
のラットネストはネットで接続しているブロックの間で
しか表示できない。従って、パスの始点及び終点となる
ブロックの場合には、その間に複数のネットとブロック
が介在しているためにラットネストを表示することがで
きない。このため、パスの始点となるブロックと、終点
となるブロックとの間の位置関係が判別できず回路ブロ
ックの配置位置の良し悪しの判断が困難となり、設計者
の経験が必要となると共に設計工数が増大するという欠
点がある。
In the conventional interactive layout method, rat nests are displayed for the purpose of determining the positional relationship between blocks, but this rat nest can be displayed only between blocks connected by a net. Therefore, in the case of blocks that are the start and end points of a path, the rat nest cannot be displayed because a plurality of nets and blocks are interposed between them. For this reason, the positional relationship between the block that is the start point and the block that is the end point of the path cannot be determined, making it difficult to judge the placement position of the circuit block, which requires the experience of the designer and the design man-hours. Has the drawback of increasing.

【0005】[0005]

【発明の目的】本発明の目的は、回路ブロック相互間の
位置関係の判断を容易とするために信号パスの始点と終
点との各回路ブロック間にもラットネストを表示するこ
とが可能なLSIの回路パターンレイアウト設計システ
ムを提供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to display a rat nest between each circuit block at the start point and the end point of a signal path in order to facilitate determination of the positional relationship between circuit blocks. It is to provide a circuit pattern layout design system of.

【0006】[0006]

【発明の構成】本発明によるLSIの回路パターンレイ
アウト設計システムは、所定信号パス,この信号パスの
両端に位置する回路ブロック,前記信号パスの途中に位
置する回路ブロック,これ等回路ブロックに信号が伝わ
る伝搬順序等のパス情報を格納する記憶手段と、配置対
象の回路ブロックの指定に応答してこの指定回路ブロッ
クが属する信号パスを前記記憶手段から抽出する手段
と、この抽出された信号パスを前記指定回路ブロックを
開始点としてトレースして最初に出現する配置済み回路
ブロックを検出するパストレース手段と、この検出され
た配置済み回路ブロックと前記指定回路ブロックとの間
を仮想的に直線で結ぶ手段と、前記既配置済みの回路ブ
ロック,前記指定回路ブロック,これ等回路ブロック間
の前記直線を表示する表示手段とを含むことを特徴とす
る。
A circuit pattern layout design system for an LSI according to the present invention has a predetermined signal path, circuit blocks located at both ends of the signal path, circuit blocks located in the middle of the signal path, and signals to these circuit blocks. Storage means for storing path information such as propagation order transmitted, means for extracting a signal path to which the designated circuit block belongs from the storage means in response to designation of a circuit block to be arranged, and the extracted signal path Path trace means for detecting the arranged circuit block which appears first by tracing the specified circuit block as a starting point, and virtually connects the detected arranged circuit block and the specified circuit block with a straight line. Means for displaying the arranged circuit blocks, the designated circuit blocks, and the straight lines between these circuit blocks. Characterized in that it comprises a display means.

【0007】[0007]

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0008】図1は本発明の実施例のシステムブロック
図である。配置情報記憶手段9は現時点での配置済み回
路ブロックに関する配置情報を格納するものである。パ
ス情報記憶手段8は特に遅延時間を考慮する必要がある
信号パスに関する信号パス情報を格納するものであり、
当該信号パスの両端(始点及び終点)に位置する回路ブ
ロック,その信号パスの途中に位置する回路ブロック,
これ等回路ブロックに信号が伝わる伝搬順序等を示す情
報が格納されている。
FIG. 1 is a system block diagram of an embodiment of the present invention. The placement information storage means 9 stores the placement information regarding the already placed circuit blocks. The path information storage means 8 stores signal path information regarding a signal path that needs to take delay time into consideration,
Circuit blocks located at both ends (start point and end point) of the signal path, circuit blocks located in the middle of the signal path,
Information indicating the order of propagation of signals in these circuit blocks is stored.

【0009】配置状態記憶手段2はCRT等の表示画面
上に現時点での回路ブロックの配置状態を表示するもの
であり、配置情報記憶手段9からの読出し情報が表示さ
れる。
The layout state storage means 2 displays the current layout state of the circuit blocks on a display screen of a CRT or the like, and the read information from the layout information storage means 9 is displayed.

【0010】配置手段3は、設計者による配置対象とす
る回路ブロックの指定に応答して、この指定回路ブロッ
クを指定位置に配置するものである。パス抽出手段4は
この配置された指定回路ブロックの属する信号パスを全
パスの中から抽出する。
The arranging means 3 arranges the designated circuit block at a designated position in response to the designation of the circuit block to be arranged by the designer. The path extraction means 4 extracts the signal path to which the arranged designated circuit block belongs from all paths.

【0011】順方向配置済みブロック検出手段5はこの
抽出パスに対して指定回路ブロックを始点として信号伝
搬方向に(順方向に)パストレースを行い、最初に現わ
れる配置済みのブロックを見付け出す。また、逆方向配
置済みブロック検出手段6は抽出パスに対して指定回路
ブロックを始点として信号伝搬方向とは逆方向にパスト
レースを行い、最初に現われる配置済みブロックを見付
け出す。
The forward direction arranged block detecting means 5 performs a path trace in the signal propagation direction (forward direction) on the extracted path starting from the designated circuit block to find the first arranged block. Further, the backward arranged block detecting means 6 performs a path trace in the direction opposite to the signal propagation direction from the designated circuit block as a starting point for the extracted path, and finds the arranged block that appears first.

【0012】仮想直線表示手段7は指定回路ブロックと
順及び逆方向配置済みブロック検出手段5,6により見
付け出された回路ブロック(配置済み)との間を直線で
仮想的に結び、表示するものである。
The virtual straight line display means 7 virtually connects the designated circuit block and the circuit block (already arranged) found by the forward and backward arranged block detecting means 5 and 6 by a straight line and displays it. Is.

【0013】図2〜図4の具体例を参照しつつ本発明の
実施例の動作について説明する。図2はパス情報記憶手
段8に格納されているパス情報の例を示すイメージであ
り、31〜33は遅延時間を考慮する必要のある信号パ
スを示している。
The operation of the embodiment of the present invention will be described with reference to the concrete examples of FIGS. FIG. 2 is an image showing an example of the path information stored in the path information storage means 8, and 31 to 33 show signal paths for which delay time needs to be taken into consideration.

【0014】信号パス31は回路ブロック11,21,
22,12の順に信号が伝搬するものであり、信号パス
32は回路ブロック12,23,24,13の順に信号
が伝搬し、信号パス33は回路ブロック12,25,2
6,14の順に信号が伝搬するものとする。
The signal path 31 includes circuit blocks 11, 21, 21.
The signal propagates in the order of 22 and 12, the signal path 32 propagates in the order of the circuit blocks 12, 23, 24 and 13, and the signal path 33 comprises the circuit blocks 12, 25 and 2.
It is assumed that the signal propagates in the order of 6 and 14.

【0015】図3は配置情報記憶手段9に格納されてい
る現時点の配置済み回路ブロック情報のイメージを示し
ており、図2に示した信号パス上の回路ブロック11,
13及び14だけが配置済みとなっている。
FIG. 3 shows an image of the placed circuit block information stored in the placement information storage means 9 at the present time. The circuit block 11 on the signal path shown in FIG.
Only 13 and 14 have been placed.

【0016】この状態で、設計者が次に回路ブロック1
2を配置しようとする場合について以下に説明する。設
計者が配置手段3により図4に示す位置に回路ブロック
12を配置したとする。このとき、パス抽出手段4によ
りブロック12が属している信号パスとしてパス31〜
33が抽出される。以降の処理については信号パス32
を例に説明する。
In this state, the designer next moves on to the circuit block 1
A case in which two are arranged will be described below. It is assumed that the designer arranges the circuit block 12 at the position shown in FIG. At this time, the paths 31 to 31 are determined as the signal paths to which the block 12 belongs by the path extracting means 4.
33 is extracted. For the subsequent processing, refer to the signal path 32.
Will be described as an example.

【0017】信号パス32に対して、順方向配置済みブ
ロック検出手段5によってブロック12から信号伝搬方
向(順方向)にパストレースが行われ、ブロック23,
24,13を順に認識し、最初に現われる配置済みブロ
ックとして、ブロック13が検出される。続いて、仮想
直線表示手段7によってブロック12と13との間に図
4に示す直線42が表示される。
For the signal path 32, a path trace is performed in the signal propagation direction (forward direction) from the block 12 by the forward direction arranged block detecting means 5, and the blocks 23,
The blocks 24 and 13 are sequentially recognized, and the block 13 is detected as the first placed block that appears. Then, the virtual straight line display means 7 displays the straight line 42 shown in FIG. 4 between the blocks 12 and 13.

【0018】次に、信号パス32に対して、逆方向配置
済みブロック検出手段6により信号伝搬方向と逆方向の
パストレースが行われるが、この例では、ブロック12
が信号パス32の始点であるので逆方向トレースを行っ
ても配置済みブロックは検出されない。従って、このと
きの表示はなされない。
Next, the signal path 32 is subjected to path tracing in the direction opposite to the signal propagating direction by the backward direction arranged block detecting means 6. In this example, the block 12 is used.
Is the start point of the signal path 32, the placed block is not detected even if the backward trace is performed. Therefore, no display is made at this time.

【0019】信号パス31,33に対しても夫々同様な
処理が行われ、ブロック11,14とブロック12との
各間に、図4に示す直線41,43が夫々表示されるこ
とになる。よって、設計者はこれ等仮想的な直線41〜
43の表示を参照することで、配置しようとしている回
路ブロック12の位置の良し悪しを判断することが容易
となるのである。
The same processing is performed on the signal paths 31 and 33, respectively, and the straight lines 41 and 43 shown in FIG. 4 are displayed between the blocks 11 and 14 and the block 12, respectively. Therefore, the designer can use these virtual straight lines 41 to 41.
By referring to the display of 43, it becomes easy to judge whether the position of the circuit block 12 to be arranged is good or bad.

【0020】[0020]

【発明の効果】この様に、本発明によれば、信号パスの
1端となる回路ブロックの人手による配置を行う場合
に、そのブロックと対をなす信号パスの他端回路ブロッ
クとの間に仮想的な直線を表示可能となるので、配置し
ようとする回路ブロックと他の回路ブロックとの位置関
係が容易に判別でき、設計者の工数削減が可能となると
いう効果がある。
As described above, according to the present invention, when a circuit block at one end of a signal path is manually arranged, it is placed between the block and the other end circuit block of the signal path forming a pair. Since it is possible to display a virtual straight line, the positional relationship between the circuit block to be placed and another circuit block can be easily determined, and the number of designers can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のシステムブロック図である。FIG. 1 is a system block diagram of an embodiment of the present invention.

【図2】パス情報記憶手段8に記憶されているパス情報
の例を示すイメージである。
FIG. 2 is an image showing an example of path information stored in a path information storage means 8.

【図3】回路ブロックの配置状態の表示例を示す図であ
る。
FIG. 3 is a diagram showing a display example of an arrangement state of circuit blocks.

【図4】回路ブロックの配置例及びラットネストの表示
例を示す図である。
FIG. 4 is a diagram showing a layout example of circuit blocks and a display example of a rat nest.

【符号の説明】[Explanation of symbols]

1 制御手段 2 配置状態表示手段 3 配置手段 4 パス抽出手段 5 順方向配置済みブロック検出手段 6 逆方向配置済みブロック検出手段 7 仮想直線表示手段 8 パス情報記憶手段 9 配置情報記憶手段 11〜14 回路ブロック 31〜33 信号パス 41〜43 ラットネスト DESCRIPTION OF SYMBOLS 1 control means 2 arrangement | positioning state display means 3 arrangement | positioning means 4 path extraction means 5 forward direction arrangement | positioning block detection means 6 reverse direction arrangement | positioning block detection means 7 virtual straight line display means 8 path information storage means 9 arrangement | positioning information storage means 11-14 circuit Blocks 31-33 Signal paths 41-43 Rat nest

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 所定信号パス,この信号パスの両端に位
置する回路ブロック,前記信号パスの途中に位置する回
路ブロック,これ等回路ブロックに信号が伝わる伝搬順
序等のパス情報を格納する記憶手段と、配置対象の回路
ブロックの指定に応答してこの指定回路ブロックが属す
る信号パスを前記記憶手段から抽出する手段と、この抽
出された信号パスを前記指定回路ブロックを開始点とし
てトレースして最初に出現する配置済み回路ブロックを
検出するパストレース手段と、この検出された配置済み
回路ブロックと前記指定回路ブロックとの間を仮想的に
直線で結ぶ手段と、前記既配置済みの回路ブロック,前
記指定回路ブロック,これ等回路ブロック間の前記直線
を表示する表示手段とを含むことを特徴とする集積回路
装置の回路パターンレイアウト設計システム。
1. Storage means for storing path information such as a predetermined signal path, circuit blocks located at both ends of the signal path, circuit blocks located in the middle of the signal path, and propagation order of signals transmitted to these circuit blocks. And a means for extracting the signal path to which the specified circuit block belongs from the storage means in response to the specification of the circuit block to be arranged, and tracing the extracted signal path with the specified circuit block as a starting point. Path trace means for detecting the arranged circuit block appearing in, a means for virtually connecting the detected arranged circuit block and the designated circuit block with a straight line, the already arranged circuit block, A circuit pattern of an integrated circuit device including a designated circuit block and display means for displaying the straight line between these circuit blocks. Layout design system.
【請求項2】 前記パストレース手段は、前記信号パス
の伝搬順序に対して順方向にトレースする順方向トレー
ス手段と、逆方向にトレースする逆方向トレース手段と
を有することを特徴とする請求項1記載の集積回路装置
の回路パターンレイアウト設計システム。
2. The path trace means has a forward trace means for tracing in a forward direction and a backward trace means for tracing in a reverse direction with respect to a propagation order of the signal path. 2. A circuit pattern layout design system for an integrated circuit device according to 1.
【請求項3】 前記信号パスは、遅延時間を考慮する必
要があるパスであることを特徴とする請求項1または2
記載の集積回路装置の回路パターンレイアウト設計シス
テム。
3. The signal path according to claim 1, wherein the signal path is a path that needs to take a delay time into consideration.
A circuit pattern layout design system for an integrated circuit device according to claim 1.
JP4146424A 1992-05-13 1992-05-13 Circuit pattern layout design system of integrated circuit device Pending JPH05315452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4146424A JPH05315452A (en) 1992-05-13 1992-05-13 Circuit pattern layout design system of integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4146424A JPH05315452A (en) 1992-05-13 1992-05-13 Circuit pattern layout design system of integrated circuit device

Publications (1)

Publication Number Publication Date
JPH05315452A true JPH05315452A (en) 1993-11-26

Family

ID=15407374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4146424A Pending JPH05315452A (en) 1992-05-13 1992-05-13 Circuit pattern layout design system of integrated circuit device

Country Status (1)

Country Link
JP (1) JPH05315452A (en)

Similar Documents

Publication Publication Date Title
JP2800527B2 (en) Floor plan equipment
JPH03167669A (en) Automatic wiring designing device
JPH05315452A (en) Circuit pattern layout design system of integrated circuit device
JP4249523B2 (en) Automatic electrical circuit diagram generator
JPH02236779A (en) Scan path connecting system
JP4350789B2 (en) Automatic electrical circuit diagram generator
JP2831738B2 (en) Wiring route search device
JP2833886B2 (en) Automatic layout method for semiconductor integrated circuits
JPH04111074A (en) Substrate circuit wiring processing device for packaging design of logic circuit
JPH0830671A (en) Wiring path investigating device
JP2776402B2 (en) Wiring route display method
JP3000715B2 (en) Interactive part placement design method
JPH0250267A (en) Wiring path display device
JP3556336B2 (en) Program creation device and creation method
JPH07296027A (en) Automatic bundle wiring route decision method for printed board
JPH01292473A (en) Method for determining wiring route
CN117669479A (en) PCB wiring design detection method, device, terminal equipment and storage medium
JP3179894B2 (en) Wiring path automatic design equipment
JP2009032297A (en) Device for automatically generating electric circuit diagram
JP2789886B2 (en) Interactive unconnected net correction layer selection method for multilayer wiring board
JPH0789357B2 (en) Unwired section display device using automatic wiring processing function
JP5489529B2 (en) Information processing apparatus and information processing apparatus control method
JP2009059383A (en) Automatic generation device of electric circuit diagram
JP2009059384A (en) Automatic generation device of electric circuit diagram
JP2907412B2 (en) Dynamic logic status display method