JPH01292473A - Method for determining wiring route - Google Patents

Method for determining wiring route

Info

Publication number
JPH01292473A
JPH01292473A JP63120481A JP12048188A JPH01292473A JP H01292473 A JPH01292473 A JP H01292473A JP 63120481 A JP63120481 A JP 63120481A JP 12048188 A JP12048188 A JP 12048188A JP H01292473 A JPH01292473 A JP H01292473A
Authority
JP
Japan
Prior art keywords
wiring
holes
hole
information
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63120481A
Other languages
Japanese (ja)
Inventor
Kenjiro Sato
健次郎 佐藤
Yoshio Kunitomo
国友 佳男
Hiromi Tanaka
田中 宏美
Shinichi Ariyoshi
有吉 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63120481A priority Critical patent/JPH01292473A/en
Publication of JPH01292473A publication Critical patent/JPH01292473A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To determine a wiring route between unconnected terminals by finding out positions capable of forming through-holes on a wired substrate and successively extracting through-hole formation enabled positions to be connected from both the ends of the unconnected terminals. CONSTITUTION:One-layer wiring routes 1 are horizontal wiring routes, two-layer wiring routes 2 are vertical wiring routes and through-holes for connecting the horizontal and vertical wirings are arranged. On the substrate, positions 8 (unused through-holes) capable of forming through-holes are found out, whether sccessive connection from unwired terminals 5, 6 to close unused through-holes is available or not is decided and through-holes to be connected are displayed on a display device. An operator determines a wiring route 9 between unconnected terminals from the displayed through-holes.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、配線経路決定法に係り、特に、既配線パター
ンに、使用可能な空きスルーホール及び幹線経路を重ね
て表示し、この表示を補助手段として新たな配線経路を
決定する配線経路決定法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a wiring route determination method, and in particular, a method for displaying usable empty through holes and trunk routes over an existing wiring pattern, and This invention relates to a wiring route determination method for determining a new wiring route as an auxiliary means.

[従来の技術] プリント板等の配線設計は、発見的手法を用いた自動配
線プログラム等により自動化されているが、配線の高密
度化及び高機能化の進展に伴い、未結線信号の出る確率
が高くなっている。従来技術による対話型CADシステ
ムにおける未結線信号に対する配線経路決定法は、公知
の通り、配線状態を詳細に表示し、未結線となった端子
間を結ぶ配線経路を人手によって探索するものである。
[Prior art] Wiring design for printed circuit boards, etc. is automated using automatic wiring programs that use heuristic methods, but as wiring becomes denser and more sophisticated, the probability of unconnected signals appearing has increased. Is high. As is well known, the method of determining a wiring route for an unconnected signal in an interactive CAD system according to the prior art is to display the wiring state in detail and manually search for a wiring route that connects the unconnected terminals.

また、他のこの種従来技術として、例えば、特公昭57
−9560号公報等に記載された技術が知られている。
In addition, as other prior art of this kind, for example,
A technique described in Japanese Patent No.-9560 and the like is known.

この従来技術は、未使用である配線用端子と未使用であ
る配線経路を表示し、この表示に基づいて1人手により
新たな配線経路を決定するものである。
In this conventional technique, unused wiring terminals and unused wiring routes are displayed, and a new wiring route is determined by one person based on this display.

[発明が解決しようとする課題] 高密度な多層プリント配線板等において、未結線信号を
接続するためには、層間を電気的に接続する中継穴(以
下、スルーホールという)が必要不可欠である。特に、
長い距離を持つ未結線信号の接続は、どの位置でスルー
ホールを使用するかが未結線信号を接続する経路をみつ
けるための重要な点となる。
[Problem to be solved by the invention] In order to connect unconnected signals in high-density multilayer printed wiring boards, etc., relay holes (hereinafter referred to as "through holes") are essential for electrically connecting layers. . especially,
When connecting unconnected signals over long distances, deciding where to use the through hole is an important point in finding a path to connect unconnected signals.

前述した従来技術は、既配線経路あるいは未使用経路を
利用する経路主体の配線方法であり、試行錯誤的にスル
ーホールの位置を決定しており、配線経路決定のための
作業工数が大きくなっているという問題点を有している
The conventional technology described above is a route-based wiring method that uses existing wiring routes or unused routes, and the positions of through holes are determined by trial and error, resulting in a large number of man-hours for determining the wiring route. The problem is that there are

本発明の目的は、前記従来技術の問題点を解決し、プリ
ント配線板等の配線経路決定法において。
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art and provide a method for determining wiring routes for printed wiring boards and the like.

既配線状態と設計規則情報とから空きスルーホールを抽
出し、この空きスルーホールから幹線経路を決定し、抽
出された空きスルーホールと決定した幹線経路とを共に
CRT上へ表示し、この表示情報を補助手段として配線
経路を決定することにより、配線経路決定のための作業
工数を少なくすることのできる配線経路決定法を提供す
ることにある。
An empty through hole is extracted from the existing wiring state and design rule information, a trunk route is determined from this empty through hole, the extracted empty through hole and the determined trunk route are displayed together on a CRT, and this display information is displayed. An object of the present invention is to provide a wiring route determining method that can reduce the number of work steps for determining a wiring route by determining the wiring route using the auxiliary means.

[課題を解決するための手段] 本発明によれば、前記目的は、既配線経路、配線禁止情
報及び設計規則情報がら未使用スルーホールを抽出し、
未使用スルーホール位置の周囲の既配線状態から、その
未使用スルーホールを空きスルーホールとして採択した
ときに新たな経路発生の難易度を示すしきい値を設定し
、このしきい値から刈り込みを行うことにより空きスル
ーホールを決定し、この決定された夫々の空きスルーホ
ールに、そのスルーホールを採択したときの配線難易度
を示すコスト値を保持させ、この決定された空きスルー
ホールから幹線経路、すなわち、未結線信号の始点と空
きスルーホール間、空きスルーホールと空きスルーホー
ル間、空きスルーホールと未結線信号の終点間の経路を
決定し、決定された空きスルーホールと幹線経路とを表
示装置に表示させることにより達成される。この表示さ
れた空きスルーホールと幹線経路とを利用することによ
り、オペレータは、未結線信号端子間の配線経路を決定
する。
[Means for Solving the Problems] According to the present invention, the purpose is to extract unused through holes from existing wiring routes, wiring prohibition information, and design rule information;
Based on the existing wiring state around the unused through hole position, a threshold value is set that indicates the difficulty of generating a new route when the unused through hole is selected as a vacant through hole, and pruning is performed from this threshold value. By doing this, empty through holes are determined, and each determined empty through hole holds a cost value indicating the wiring difficulty level when that through hole is selected, and the main route is routed from this determined empty through hole. That is, the route between the start point of the unconnected signal and the empty through hole, between the empty through hole and the empty through hole, and between the empty through hole and the end point of the unconnected signal is determined, and the determined empty through hole and the main route are determined. This is achieved by displaying it on a display device. By using the displayed empty through holes and main route, the operator determines the wiring route between the unconnected signal terminals.

[作用コ スルーホールは、表裏共に使用可能な配線経路の接続点
であり、かつ、空きスルーホールの集合、例えば、水平
、垂直の連続的な集合は、既配線状態の薄い配線濃度を
表わしている。また、幹線経路は、前記空きスルーホー
ルを利用して作成した未結線信号の始点、終点間を接続
したものである。
[A functioning cost through-hole is a connection point for a wiring route that can be used on both the front and back sides, and a collection of empty through-holes, for example, a continuous horizontal and vertical collection, represents a thin wiring density in an already routed state. There is. Moreover, the trunk route connects the start point and end point of the unconnected signal created using the empty through hole.

未結線信号に対する配線経路決定のガイドとして空きス
ルーホール及び幹線経路を表示することにより、未結線
信号端子間の配線経路を短時間で決定することが可能と
なる。
By displaying empty through holes and trunk routes as a guide for determining wiring routes for unconnected signals, it becomes possible to determine wiring routes between unconnected signal terminals in a short time.

[実施例コ 以下、本発明による配線経路決定法の一実施例を図面に
より詳細に説明する。
[Example 1] Hereinafter, an example of the wiring route determining method according to the present invention will be explained in detail with reference to the drawings.

第1図は本発明に基づいた空きスルーホールと幹線経路
を既配線パターンに重ねた状態の表示例を示す図、第2
図は既配線パターンの例を示す図、第3図は本発明を実
施する装置の概略を示す図、第4図はスルーホール配置
可能なスルーホール位置の様子を示す図、第5図は空き
スルーホールを抽出するための処理手順を説明するフロ
ーチャート、第6図、第7図、第9図はノード間のアー
ク付けによる有向グラフ作成を説明する図、第8図は幹
線経路を決定するための処理手順を説明するフローチャ
ートである。第1図〜第4図において、1は1層配線経
路、2は2層配線経路、3は部品端子、4はスルーホー
ル、5,6は未結線信号端子、7は未結線信号区間、8
は空きスルーホール、9は幹線経路、41は基本格子、
42は副格子、43〜50.Tはスルーホール配線可能
位置、CADFは記憶装置、LDPSは配線状態表示シ
ステム、FLI○はファイル入出力部、D P P S
 ハデータ処理部、DPI○は表示入出力処理部、DP
Lは画像表示装置、DPCは端末制御部、CRTは表示
用ブラウン管である。
Fig. 1 is a diagram showing an example of a display in which empty through holes and trunk routes are superimposed on an existing wiring pattern based on the present invention;
The figure shows an example of an existing wiring pattern, Figure 3 is a diagram showing an outline of a device implementing the present invention, Figure 4 is a diagram showing the through hole position where through holes can be placed, and Figure 5 is a diagram showing an empty space. A flowchart explaining the processing procedure for extracting through holes, Figures 6, 7, and 9 are diagrams explaining the creation of a directed graph by adding arcs between nodes, and Figure 8 is a flowchart explaining the procedure for determining the main route. It is a flowchart explaining a processing procedure. In Figures 1 to 4, 1 is a first-layer wiring route, 2 is a second-layer wiring route, 3 is a component terminal, 4 is a through hole, 5 and 6 are unconnected signal terminals, 7 is an unconnected signal section, and 8
is an empty through hole, 9 is a main route, 41 is a basic grid,
42 is a sublattice, 43 to 50. T is the through hole wiring possible position, CADF is the storage device, LDPS is the wiring status display system, FLI○ is the file input/output section, D P P S
data processing unit, DPI○ is display input/output processing unit, DP
L is an image display device, DPC is a terminal control unit, and CRT is a display cathode ray tube.

第2図に示す既配線パターンの例において、1層配線経
路1は横の配線経路であり、2層配線経路2は縦の配線
経路であり、スルーホール4は1層及び2層の配線経路
1,2相互間を接続するスルーホールである。そして、
この既配線パターンは、従来技術による自動配線プログ
ラム等により作成され、CRT等に表示可能なものであ
る。
In the example of the existing wiring pattern shown in FIG. 2, the first layer wiring route 1 is a horizontal wiring route, the second layer wiring route 2 is a vertical wiring route, and the through hole 4 is a wiring route for the first and second layers. This is a through hole that connects 1 and 2. and,
This existing wiring pattern is created by a conventional automatic wiring program or the like, and can be displayed on a CRT or the like.

このような既配線パターンには、自動配線プログラム等
によっては、配線し得なかった未結線信号端子5,6が
残され、従来技術の場合、オペレータは、この未結線信
号端子5,6間の未結線信号区間7を、第2図には示し
ていない未使用のスルーホールを用いて、既配線部分の
接続替えを行いながら探索し、決定しなければならない
In such an existing wiring pattern, unconnected signal terminals 5 and 6 that could not be wired are left behind by an automatic wiring program, etc., and in the case of the conventional technology, an operator needs to connect these unconnected signal terminals 5 and 6. The unconnected signal section 7 must be determined by searching for it using unused through holes not shown in FIG. 2 while changing the connections of the already wired sections.

第1図は、この第2図に示す既配線パターンに、本発明
により決定された空きスルーホール8と、未結線信号端
子5,6との間の幹線経路9を重ねて示した配線パター
ンである。第1図において、空きスルーホール8は、既
配線パターンの配線状態と設計規則とから抽出したもの
であり、幹線経路9は、この空きスルーホールから作成
されたものである。
FIG. 1 shows a wiring pattern in which the vacant through-hole 8 determined according to the present invention and the trunk route 9 between the unconnected signal terminals 5 and 6 are superimposed on the existing wiring pattern shown in FIG. be. In FIG. 1, an empty through hole 8 is extracted from the wiring state of an existing wiring pattern and a design rule, and a main route 9 is created from this empty through hole.

本発明は、前述のように、空きスルーホール8と未結線
信号端子5,6間の幹線経路9とが自動配線プログラム
等により生成された既配線パターンに重ねて示すことが
できるので、オペレータは、この表示された配線パター
ン内の幹線経路9に沿った位置で、既配線パターンの接
続替えを行って、未結線信号端子5,6間を接続する経
路を決定することができる。
In the present invention, as described above, the empty through hole 8 and the main path 9 between the unconnected signal terminals 5 and 6 can be shown superimposed on the existing wiring pattern generated by an automatic wiring program or the like, so that the operator can By changing the connection of the existing wiring pattern at a position along the trunk route 9 in the displayed wiring pattern, it is possible to determine a route for connecting the unconnected signal terminals 5 and 6.

第3図は第1図に示すような本発明に基づく配線状態を
表示する装置の構成例を示すブロック図であり、この装
置は記憶装置CADFと、配線状態表示システムLDP
Sと、画像表示装置1WDPLとにより構成される。第
3図において、記憶装置CADF内には、自動配線プロ
グラム等によって生成された配線用端子情報及び端子間
配゛線情報による既配線パターン、配線禁止情報、設計
規則情報等が格納されており、本発明の実行のため、こ
れらの情報は、配線状態表示システムLDPS内のファ
イル入出力部FLIOを介して、配線状態表示システム
LDPS内に読み込まれる。
FIG. 3 is a block diagram showing a configuration example of a device for displaying wiring status according to the present invention as shown in FIG.
The image display device 1WDPL includes an image display device 1WDPL and an image display device 1WDPL. In FIG. 3, the storage device CADF stores existing wiring patterns based on wiring terminal information and inter-terminal wiring information generated by an automatic wiring program, wiring prohibition information, design rule information, etc. In order to carry out the present invention, these pieces of information are read into the wiring status display system LDPS via the file input/output unit FLIO within the wiring status display system LDPS.

画像表示装置DPL内の端末制御部DPCから空きスル
ーホール及び幹線経路表示指令が発信されると、配線状
態表示システムLDPS内の表示入出力処理部DPIO
は、これを受信してデータ処理部DPPSに伝達する。
When the terminal control unit DPC in the image display device DPL issues an empty through hole and trunk route display command, the display input/output processing unit DPIO in the wiring status display system LDPS
receives this and transmits it to the data processing unit DPPS.

データ処理部DPPSは、この指令に基づいて、指令さ
れた未結線信号の始点端子及び終点端子から抽出の探索
領域を決定し、その領域内から空きスルーホール8を抽
出するとともに、その空きスルーホール8を基に幹線経
路9を決定する。抽出された空きスルーホール8及び幹
線経路は、図形データとして表示入出力部DPI○を介
して画像表示装置DPLに転送され、表示用ブラウン管
CRT上に表示される。
Based on this command, the data processing unit DPPS determines a search area for extraction from the start point terminal and end point terminal of the instructed unconnected signal, extracts an empty through hole 8 from within that area, and extracts the empty through hole 8 from the area. 8, the trunk route 9 is determined. The extracted vacant through-holes 8 and main routes are transferred as graphic data to the image display device DPL via the display input/output unit DPI○, and displayed on the display cathode ray tube CRT.

その結果、表示画面として、第1図に示す本発明に基づ
く空きスルーホール8及び幹線経路9のパターン図が得
られることになる。
As a result, a pattern diagram of empty through holes 8 and trunk routes 9 based on the present invention shown in FIG. 1 is obtained as a display screen.

第4図は基本格子41と副格子42とより成る格子内に
配置された物理的に配置可能なスルーホール位置を示す
ものである。
FIG. 4 shows through-hole positions that can be physically arranged in a grid consisting of a basic grid 41 and a sub-grid 42.

第4図において、基本格子41は、部品端子位置と、部
品端子の間隔で決まる格子であり、第4図では実線で示
されている。副格子42は、基本格子41間に設けられ
る格子であり、第4図の例では、基本格子41相互間に
2本配置されるものとして、点線で示されている。また
、物理的に配置可能なスルーホール位置は、基本格子4
1上のみとする。
In FIG. 4, a basic lattice 41 is a lattice determined by component terminal positions and intervals between component terminals, and is shown by solid lines in FIG. The sub-lattice 42 is a lattice provided between the basic lattices 41, and in the example of FIG. 4, two sub-lattice 42 are arranged between the basic lattices 41 and are shown by dotted lines. In addition, the through hole positions that can be physically placed are the basic lattice 4.
Only 1 above.

このように配置されるスルーホールから空きスルーホー
ルを抽出する本発明による処理手順を第5図に示すフロ
ーチャートにより、以下に説明する。
The processing procedure according to the present invention for extracting empty through holes from the through holes arranged in this manner will be explained below with reference to the flowchart shown in FIG.

(1)前述した基本格子間の配線格子数が2、基本格子
のみにスルーホール配置が可能という配線仕様から、第
4図に示すスルーホールの配置可能位置Tにスルーホー
ルを配置した場合の総記線容量を求め、この配線容量の
8割をしきい値として設定する。総記線容量は、スルー
ホール位置Tから上下左右に1基本格子拡大した第4図
に示す領域内に含まれる未使用スルーホールの数と、そ
の未使用スルーホールから配線を行うことのできる配線
方向の数との積に、第4図に示す領域に含まれる全格子
数を加えた数である。例えば、第4図において、4個の
スルーホール位置43〜46に配置されるスルーホール
が未使用スルーホールであるとすれば、各スルーホール
からの配線方向が斜めの方向も含めて8方向あり、また
、横方向及び縦方向の配線数が夫々7本あるので、前述
の総記線容量は、4x8+7+7=46として求められ
、そのしきい値は約37となる(ステップa)。
(1) Based on the wiring specification that the number of wiring grids between the basic grids is 2 and through holes can be placed only in the basic grids, as described above, a general description of the case where the through holes are placed at the position T where the through holes can be placed as shown in Figure 4. The line capacitance is determined, and 80% of this line capacitance is set as a threshold value. The total line capacitance is determined by the number of unused through holes included in the area shown in Fig. 4, which is expanded by one basic grid in the vertical and horizontal directions from the through hole position T, and the wiring direction in which wiring can be performed from the unused through holes. The total number of lattices included in the area shown in FIG. 4 is added to the product of . For example, in FIG. 4, if the through holes placed at the four through hole positions 43 to 46 are unused through holes, there are eight wiring directions from each through hole, including diagonal directions. , Since there are seven wires in the horizontal direction and seven in the vertical direction, the total line capacitance mentioned above is obtained as 4x8+7+7=46, and the threshold value is about 37 (step a).

(2)未結線信号の始点及び終点を読み込乞°(ステッ
プb)。
(2) Read the start point and end point of the unconnected signal (step b).

(3)未結線信号の始点及び終点から基本格子N個分上
下、左右に拡大した探索領域を求める。この拡大する基
本格子Nの数は、一般に5程度に設定する(ステップC
)。
(3) Find a search area expanded vertically and horizontally by N basic grids from the start and end points of the unconnected signal. The number of basic lattices N to be expanded is generally set to about 5 (step C
).

(4)探索領域中の未使用のスルーホール、この場合、
位置Tのスルーホールを取り出す(ステップd)。
(4) An unused through hole in the search area, in this case,
Take out the through hole at position T (step d).

(5)取り出された未使用の位置Tのスルーホールから
上下、左右に1基本格子を拡大した第4図に示す領域内
に配置された位置43〜46のスルーホールの配置状況
と、基本格子及び副格子の既配線状況とから、位置Tの
スルーホールを空きスルーホールとして採択したときの
配線難易度を示すコストを求める。コストは、例えば、
次式により求められる。
(5) The arrangement status of through holes at positions 43 to 46 arranged in the area shown in Fig. 4, which is an enlarged view of one basic lattice vertically and horizontally from the extracted through hole at unused position T, and the basic lattice. and the existing wiring status of the sub-lattice, calculate the cost indicating the wiring difficulty level when the through hole at position T is selected as a vacant through hole. For example, the cost is
It is determined by the following formula.

TC=Kt XTn+L 但し、TCは、未使用スルーホールの配線難易度を示す
コスト、Ktは、スルーホール配置により他の配線の障
害となる係数、Tnは、第4図のスルーホール位置43
〜46に配置されるスルーホールの数、Lは、第4図に
示す領域内の既配線経路数である(ステップe)。
TC=Kt XTn+L However, TC is the cost indicating the wiring difficulty level of the unused through hole, Kt is the coefficient that causes interference with other wiring due to the through hole placement, and Tn is the through hole position 43 in Fig. 4.
The number of through holes arranged at 46 and L is the number of already wired paths in the area shown in FIG. 4 (step e).

(6)  ステップa及びステップeで求めたしきい値
とコストとを比較し、空きスルーホールとして採択可否
の判定を行う(ステップf)。
(6) The cost is compared with the threshold value obtained in steps a and e, and it is determined whether or not the hole can be adopted as a vacant through hole (step f).

(7)  ステップfにおいて、コストがしきい値より
小さい場合、その未使用スルーホールを空きスルーホー
ルとして採択する(ステップg)。
(7) In step f, if the cost is less than the threshold value, the unused through hole is selected as a vacant through hole (step g).

(8)探索領域内の未使用スルーホールの探索が全て終
了したか否かチエツクし、終了でなければステップdか
らの処理を繰返し実行し、終了する(ステップh、i)
(8) Check whether all unused through holes in the search area have been searched, and if not, repeat the process from step d and end (steps h, i)
.

前述の処理手順により、定められた領域内の全未使用ス
ルーホールの中から、未結線信号の始点。
The starting point of the unconnected signal is selected from all the unused through-holes in the predetermined area by the above-mentioned processing procedure.

終点間を接続するために使用可能な空きスルーホール8
が得られ、これを表示することにより、第1図に示す空
きスルーホール8の配置が得られる。
Empty through hole 8 that can be used to connect end points
is obtained, and by displaying this, the arrangement of empty through holes 8 shown in FIG. 1 can be obtained.

次に、前述のようにして得られた空きスルーホールをノ
ードとしたアーク付けによる有向グラフ作成と、幹線経
路決定法について説明する。
Next, the creation of a directed graph by arcing using the vacant through-holes obtained as described above as nodes, and the method for determining the trunk route will be described.

なお、ノードは、未結線信号の始点端子と終点端子及び
空きスルーホールとから構成され、アーク付けとは、ノ
ード間を方向を持つ枝で結ぶことである。
Note that a node is composed of a starting point terminal and an ending point terminal of an unconnected signal, and an empty through hole, and arcing means connecting nodes with a branch having a direction.

第6図は、未結線信号の始点端子Sと終点端子E及び空
きスルーホールt□〜t4をノードとして、これらの間
をノード間エツジe1〜e14によりアーク付けした有
向グラフで、太線は幹線経路を示したものである。
Fig. 6 is a directed graph in which the start point terminal S, end point terminal E, and empty through holes t□ to t4 of unconnected signals are set as nodes, and arcs are formed between them by inter-node edges e1 to e14, and the thick line indicates the main route. This is what is shown.

第7図は、ノード間のアーク付は法を説明する図であり
、以下、第8図に示す有向グラフ作成のための処理手順
を示すフローチャー1−により、ノード間のアーク付け
を説明する。
FIG. 7 is a diagram for explaining the method of attaching arcs between nodes.Hereinafter, the attaching of arcs between nodes will be explained using flowchart 1-, which shows the processing procedure for creating a directed graph shown in FIG.

(1)第7図において、アーク付は着目空きスルーホー
ルを取り出し、これをアーク付は着目空きスルーホール
Tのノードとする(ステップA)。
(1) In FIG. 7, the vacant through hole of interest with an arc is taken out, and this is set as the node of the vacant through hole of interest T with an arc (step A).

(2)  スルーホールTを通る水平、垂直基本格子上
の他のノード、第7図の例の場合、スルーホールh5.
h6.hl、h7ヘアーク付けを行う(ステップB)。
(2) Other nodes on the horizontal and vertical basic grids that pass through the through hole T, in the case of the example in FIG. 7, the through hole h5.
h6. Attach hl and h7 hair arcs (step B).

(3)  アーク発生の有無の判定を行う(ステップC
)。
(3) Determine the presence or absence of arc occurrence (step C
).

(4)  ステップCで、アークが発生できた場合。(4) If an arc is generated in step C.

このアークは、基本格子41上に平行に存在するので、
コスト加算点Vを0点とする(ステップD)。
Since this arc exists parallel to the basic lattice 41,
The cost addition point V is set to 0 (step D).

(5)  ステップCで、アークが発生できない場合、
スルーホールTから1基本格子離れた上下、左右の基本
格子上の他のノード、第7図の例の場合、スルーホール
h3.h4.h8.hlo、hllヘアーアーク付行う
(ステップF)。
(5) If arc cannot be generated in step C,
Other nodes on the upper and lower, left and right basic grids that are one basic grid away from the through hole T, in the case of the example in FIG. 7, the through hole h3. h4. h8. Add hlo and hll hair arcs (Step F).

(6)  アーク発生の有無の判定を行う(ステップG
)。
(6) Determine the presence or absence of arc occurrence (step G
).

(7)  ステップGで、アークが発生できた場合、こ
のアークは、基本格子41に対して斜めとなっているの
で、コスト加算点Vを100点とする(ステップH)。
(7) If an arc is generated in step G, this arc is oblique to the basic lattice 41, so the cost addition point V is set to 100 points (step H).

(8)  ノード間に1基本格子以内でアーク発生でき
ない場合、コスト加算点Vを1000点とする(ステッ
プエ)。
(8) If an arc cannot be generated between nodes within one basic grid, the cost addition point V is set to 1000 points (Step E).

(9)  アークが発生された場合のステップD、Hに
よるコスト加算点■を用い、そのアークに対して配線の
難易度を示すコストを求める。このコストは、次式によ
り求めることができる。
(9) Using the cost addition point (■) obtained in steps D and H when an arc is generated, calculate the cost indicating the difficulty level of wiring for the arc. This cost can be calculated using the following equation.

EC=TC(D÷2X (D+1))+V但し、ECは
ノード間のアークに対するコスト、TCはノードに対す
るコス1〜、 Dはノード間の距離(単位は基本格子)、■は配線の障
害を示すコスト加算点である(ステップJ)。
EC = TC (D÷2 This is the cost addition point shown (Step J).

(10)以五の処理を繰返し実行することにより。(10) By repeatedly performing the following steps.

全てのアークに対するコスト計算を行い、全アークのコ
スト計算の終了によりアーク付けの処理を終了する(ス
テップに、L)。
The cost calculations for all arcs are performed, and the arc attaching process ends when the cost calculations for all arcs are completed (step L).

前述したアーク付は処理において、コスト加算点が10
00点となる場合、有向グラフは、第9図(ロ)に示す
ように非連結グラフとなり、アークのできない部分を生
じる。この場合、部分集合グラフG1と02との間に点
線で示すアーク付けを行い、第9図(イ)に示すような
連結グラフに編集する。
The above-mentioned arc attachment has a cost addition of 10 points in the process.
In the case of 00 points, the directed graph becomes a disconnected graph as shown in FIG. 9 (b), and a portion where no arc is formed occurs. In this case, an arc shown by a dotted line is added between the subset graphs G1 and 02, and the graph is edited into a connected graph as shown in FIG. 9(a).

このようにして得られた有向グラフは、最小コストを持
つ経路探索1例えば、公知のダイクストラ法等による経
路探索を行うために用いられ、この結果、第1図に示す
幹線経路9を得ることができる。
The directed graph obtained in this way is used to search for a route with the minimum cost 1, for example, by the well-known Dijkstra method, etc., and as a result, the trunk route 9 shown in FIG. 1 can be obtained. .

前述した本発明の一実施例は、配線板が2層であるとし
て、空きスルーホールの抽出と幹線経路の作成を行うと
して説明したが、本発明は、配線板が多層の場合にも適
用することができ、この場合、2層単位に空きスルーホ
ールを抽出するようにすればよい。
The above-described embodiment of the present invention has been described assuming that the wiring board has two layers, and extracting empty through holes and creating a trunk route. However, the present invention is also applicable to cases where the wiring board has multiple layers. In this case, empty through holes may be extracted in units of two layers.

前述のようにして抽出された空きスルーホールと、作成
された幹線経路とは、表示入出力処理部DPIOの制御
の基に、画像表示装置DPLに表示される。その際、表
示入出力処理部DPI○は、抽出された空きスルーホー
ルのみを、また、これに重ねて幹線経路、未結線信号端
子間を結んだ直線の一方または両方を表示装置DPLに
表示してもよく、さらに、既配線情報を重ねて表示する
ようにしてもよい。
The vacant through holes extracted as described above and the created trunk route are displayed on the image display device DPL under the control of the display input/output processing unit DPIO. At this time, the display input/output processing unit DPI○ displays only the extracted empty through hole, and also displays one or both of the trunk route and the straight line connecting the unconnected signal terminals on the display device DPL. Furthermore, existing wiring information may be displayed in an overlapping manner.

オペレータは、前述のようにして表示された情報に基づ
いて、自動配線プログラム等によっては配線できなかっ
た未結線信号端子の始点、終点の配線経路を作成に要す
る工数を少なくして、容易に配線経路を決定することが
できる。
Based on the information displayed as described above, the operator can easily route wiring by reducing the number of man-hours required to create wiring routes for the start and end points of unconnected signal terminals that could not be wired using automatic wiring programs, etc. The route can be determined.

[発明の効果] 以上説明したように、本発明によれば、プリント配線板
等の配線状態を表示して配線経路を決定する場合に、空
きスルーホール及び空きスルーホールに基づいて作成し
た幹線経路を、既配線パターンと重ねて表示しておくこ
とができるので、このような表示画面を用いることによ
り、未結線信号に対する新たな配線経路決定に要する工
数を大幅に短縮することが可能となる。
[Effects of the Invention] As explained above, according to the present invention, when determining a wiring route by displaying the wiring status of a printed wiring board, etc., empty through holes and a trunk route created based on the empty through holes are displayed. can be displayed superimposed on the existing wiring pattern, so by using such a display screen, it is possible to significantly reduce the number of man-hours required to determine a new wiring route for unconnected signals.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に基づいた空きスルーホールと幹線経路
を既配線パターンに重ねた状態の表示例を示す図、第2
図は既配線パターンの例を示す図、第3図は本発明を実
施する装置の概略を示す図、第4図はスルーホール配置
可能なスルーホール位置の様子を示す図、第5図は空き
スルーホールを抽出する処理手順を説明するフローチャ
ート、第6図、第7図、第9図はノード間のアーク付け
による有向グラフ作成を説明する図、第8図は幹線経路
を決定する処理手順を説明するフローチャートである。 1・・・・・・1層配線経路、2・・・・・・2層配線
経路、3・・・・部品端子、4・・・・・・スルーホー
ル、5,6・・・・・・未結線信号端子、7・・・・・
・未結線信号区間、8・・・・・・空きスルーホール、
9・・・・・・幹線経路、41・・・・・・基本格子、
42・・・・・・副格子、43〜50.T・・・・・・
スルーホール配置可能位置、CADF・・・・・・記憶
装置、LDPS・・・・・・配線状態表示システム、F
LI○・・・・・・ファイル入出力部、DPPS・・・
・・・データ処理部、DPI○・・・・・・表示入出力
処理部、DPL・・・・・・画像表示装置、DPC・・
・・・・端末制御部、CRT・・・・・・表示用ブラウ
ン管。 第1図 第2図 第3図 第4図 第5図 第6図 第8図 第9
Fig. 1 is a diagram showing an example of a display in which empty through holes and trunk routes are superimposed on an existing wiring pattern based on the present invention;
The figure shows an example of an existing wiring pattern, Figure 3 is a diagram showing an outline of a device implementing the present invention, Figure 4 is a diagram showing the through hole position where through holes can be placed, and Figure 5 is a diagram showing an empty space. A flowchart explaining the processing procedure for extracting through holes, Figures 6, 7, and 9 are diagrams explaining the creation of a directed graph by adding arcs between nodes, and Figure 8 explains the processing procedure for determining the trunk route. This is a flowchart. 1...1st layer wiring route, 2...2nd layer wiring route, 3...Component terminal, 4...Through hole, 5, 6...・Unconnected signal terminal, 7...
・Unconnected signal section, 8...Empty through hole,
9... Main route, 41... Basic grid,
42...Sublattice, 43-50. T...
Possible through hole placement position, CADF...Storage device, LDPS...Wiring status display system, F
LI○...File input/output section, DPPS...
...Data processing unit, DPI○...Display input/output processing unit, DPL...Image display device, DPC...
...Terminal control unit, CRT...Cathode ray tube for display. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 8 Figure 9

Claims (1)

【特許請求の範囲】 1、記憶装置に格納されている配線板の配線用端子情報
及び端子間配線情報による既配線情報、配線禁止情報、
設計規則情報等を読み込む入出力処理部と、入力された
情報を処理し表示装置へ表示するためのデータを作成す
るデータ処理部と、該データを表示制御する表示入出力
部とを備え、表示装置に表示された情報に基づいて未結
線端子間の配線経路を決定する配線経路決定法において
、前記データ処理部は、前記既配線情報、配線禁止情報
及び設計規則情報から未使用スルーホールを取り出し、
そのスルーホールの周囲の配線状況に基づいて、未使用
スルーホールから空きスルーホールを抽出し、抽出した
空きスルーホールから、未結線信号端子相互間の幹線経
路を作成し、前記表示入出力処理部は、抽出した空きス
ルーホールを表示装置に表示することを特徴とする配線
経路決定法。 2、前記データ処理部は、前記配線板が多層配線板の場
合に、2層単位に空きスルーホールを抽出することを特
徴とする特許請求の範囲第1項記載の配線経路決定法。 3、前記表示入出力処理部は、前記空きスルーホールに
、幹線経路及び前記未結線信号端子間を結んだ直線の一
方または両方を重ねて表示装置に表示することを特徴と
する特許請求の範囲第1項記載の配線経路決定法。 4、前記表示入出力処理部は、さらに、前記既配線情報
を重ねて表示装置に表示することを特徴とする特許請求
の範囲第3項記載の配線経路決定法。
[Claims] 1. Existing wiring information and wiring prohibition information based on wiring terminal information and inter-terminal wiring information of a wiring board stored in a storage device;
The display includes an input/output processing section that reads design rule information, etc., a data processing section that processes input information and creates data to be displayed on a display device, and a display input/output section that controls the display of the data. In a wiring route determination method that determines a wiring route between unconnected terminals based on information displayed on a device, the data processing unit extracts unused through holes from the already wired information, wiring prohibition information, and design rule information. ,
Based on the wiring situation around the through-hole, an empty through-hole is extracted from the unused through-holes, a trunk path between unconnected signal terminals is created from the extracted empty through-hole, and the display input/output processing unit is a wiring route determination method characterized by displaying extracted empty through holes on a display device. 2. The wiring route determining method according to claim 1, wherein the data processing section extracts empty through holes in units of two layers when the wiring board is a multilayer wiring board. 3. The display input/output processing section displays one or both of the straight lines connecting the trunk route and the unconnected signal terminals on the display device in an overlapping manner in the vacant through-hole. The wiring route determination method described in item 1. 4. The wiring route determining method according to claim 3, wherein the display input/output processing section further displays the existing wiring information in an overlapping manner on a display device.
JP63120481A 1988-05-19 1988-05-19 Method for determining wiring route Pending JPH01292473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63120481A JPH01292473A (en) 1988-05-19 1988-05-19 Method for determining wiring route

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63120481A JPH01292473A (en) 1988-05-19 1988-05-19 Method for determining wiring route

Publications (1)

Publication Number Publication Date
JPH01292473A true JPH01292473A (en) 1989-11-24

Family

ID=14787241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63120481A Pending JPH01292473A (en) 1988-05-19 1988-05-19 Method for determining wiring route

Country Status (1)

Country Link
JP (1) JPH01292473A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642286A (en) * 1994-11-30 1997-06-24 Fujitsu Limited Wiring CAD apparatus
JPWO2008146356A1 (en) * 2007-05-28 2010-08-12 富士通株式会社 Automatic wiring device, automatic wiring method, automatic wiring program, and computer-readable recording medium recording the program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642286A (en) * 1994-11-30 1997-06-24 Fujitsu Limited Wiring CAD apparatus
JPWO2008146356A1 (en) * 2007-05-28 2010-08-12 富士通株式会社 Automatic wiring device, automatic wiring method, automatic wiring program, and computer-readable recording medium recording the program
JP4555891B2 (en) * 2007-05-28 2010-10-06 富士通株式会社 Automatic wiring device, automatic wiring program, and computer-readable recording medium recording the program
US8219955B2 (en) 2007-05-28 2012-07-10 Fujitsu Limited Automatically wiring circuit by setting and changing reference to design quality relating to electric characteristic

Similar Documents

Publication Publication Date Title
JPH0550780B2 (en)
JPH08227428A (en) Printed circuit bard cad device
JP3608832B2 (en) Automatic wiring method and automatic wiring apparatus
US4768154A (en) Computer aided printed circuit board wiring
JPH03167669A (en) Automatic wiring designing device
JPH01292473A (en) Method for determining wiring route
JP2005267302A (en) Wiring path determination method and system
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP2879237B2 (en) Printed wiring board design equipment
JP3021777B2 (en) Method of forming bundled wiring
Nishioka et al. A minicomputerized automatic layout system for two-layer printed wiring boards
JP2713969B2 (en) Automatic wiring pattern setting method
JPH04151774A (en) Wiring method for unwired section of multilayered printed circuit board
JPH07271843A (en) Method for displaying pattern for designing multilayer printed board
JPH06124321A (en) Automatic wiring process method
JP2876596B2 (en) Wiring processing method
JPH0754532B2 (en) Multi-layer simultaneous wiring method
JPH07296027A (en) Automatic bundle wiring route decision method for printed board
JPH0789357B2 (en) Unwired section display device using automatic wiring processing function
JP2986279B2 (en) Wiring method and printed circuit board design system
JP3235636B2 (en) Train schedule creation support system
JPH06110966A (en) Printed board design supporting device
JP2000250948A (en) Wiring lead-out design device and wiring led-out multi- layer substrate
JPH0554103A (en) Wiring pattern designing method and cad system for designing wiring pattern
JPH0652532B2 (en) Circuit board wiring route search method by CAD