JPH05315360A - Manufacture of thin film transistor - Google Patents
Manufacture of thin film transistorInfo
- Publication number
- JPH05315360A JPH05315360A JP14201992A JP14201992A JPH05315360A JP H05315360 A JPH05315360 A JP H05315360A JP 14201992 A JP14201992 A JP 14201992A JP 14201992 A JP14201992 A JP 14201992A JP H05315360 A JPH05315360 A JP H05315360A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- thin film
- hydrogen
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に係り、特に、多結晶シリコンから成る半導体層に
水素原子を拡散させて多結晶シリコンのトラップ密度の
低減を図る水素化処理の方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a hydrogenation method for diffusing hydrogen atoms in a semiconductor layer made of polycrystalline silicon to reduce the trap density of polycrystalline silicon.
【０００２】[0002]
【従来の技術】従来、アクテイブ型の液晶ディスプレイ
やマトリックス駆動型の密着型イメージセンサの駆動回
路のスイッチング素子としては、薄膜積層構造の薄膜ト
ランジスタ（ＴＦＴ）が用いられている。薄膜トランジ
スタは、例えば図５に示すように、絶縁性基板１１上に
堆積された半導体膜をパターニングして島状の半導体層
１２を形成し、該半導体層１２上にゲート絶縁膜１３及
び島状のゲート電極１４を形成し、ゲート電極１４の下
方に位置する半導体層１２をトランジスタのチャネルと
なる活性層領域１２ａとし、ゲート電極１４をマスクと
してイオン注入を行なうことにより、前記活性層領域１
２ａを挟むようにソース領域１２ｂ及びドレイン領域１
２ｃを形成し、ソース領域１２ｂ及びドレイン領域１２
ｃは前記ゲート絶縁膜１３及び層間絶縁膜１５に穿孔さ
れたコンタクト孔１６を介して配線電極１７，１７に接
続して成る電界効果型のトランジスタから構成されてい
る。前記薄膜トランジスタの活性層としては、非晶質シ
リコン（ａ−Ｓｉ）や多結晶シリコン（Poly-Ｓｉ）が
用いられるが、駆動回路を一体化する場合、動作速度の
速い多結晶シリコン膜で形成する必要がある。2. Description of the Related Art Conventionally, a thin film transistor (TFT) having a thin film laminated structure has been used as a switching element of a drive circuit of an active type liquid crystal display or a matrix drive type contact image sensor. For example, as shown in FIG. 5, the thin film transistor is formed by patterning a semiconductor film deposited on an insulating substrate 11 to form an island-shaped semiconductor layer 12, on which the gate insulating film 13 and the island-shaped semiconductor layer 12 are formed. The active layer region 1 is formed by forming the gate electrode 14 and using the semiconductor layer 12 located below the gate electrode 14 as an active layer region 12a which becomes a channel of the transistor, and performing ion implantation using the gate electrode 14 as a mask.
Source region 12b and drain region 1 so as to sandwich 2a
2c to form the source region 12b and the drain region 12
Reference numeral c is a field effect transistor which is connected to the wiring electrodes 17 through a contact hole 16 formed in the gate insulating film 13 and the interlayer insulating film 15. Amorphous silicon (a-Si) or polycrystalline silicon (Poly-Si) is used as the active layer of the thin film transistor, but when a drive circuit is integrated, it is formed of a polycrystalline silicon film having a high operating speed. There is a need.
【０００４】多結晶シリコンを活性層とする薄膜トラン
ジスタにおいては、多結晶シリコンの結晶粒界のシリコ
ンの未結合手によるトラップ準位が存在するので、キャ
リアの捕獲が発生して粒界に沿った障壁ポテンシャルが
形成され、トランジスタ特性の一つであるキャリア移動
度が低下するという欠点があった。In a thin film transistor using polycrystalline silicon as an active layer, a trap level due to a dangling bond of silicon in a crystal grain boundary of polycrystalline silicon exists, so that carriers are trapped and a barrier along the grain boundary occurs. There is a drawback that a potential is formed and carrier mobility, which is one of transistor characteristics, is lowered.
【０００５】上記欠点を除くため、従来、薄膜トランジ
スタの作製後に多結晶シリコンの結晶粒界に水素原子を
導入し、シリコンの未結合手と結合させてトラップ密度
を低減させる水素化処理が行なわれていた。上記水素化
処理の具体的な方法としては、前記図５に示すような薄
膜トランジスタの作製後に次の３種類の方法による処理
が提案されている。 (1)高周波Ｈ+プラズマにより水素原子を半導体層１２中
に導入する（Ｈ+プラズマ処理）。 (2)イオン注入装置を用いて加速されたＨ+イオンを半導
体層１２に注入し、３５０〜３８０℃で活性化させる
（Ｈ+イオン注入処理）。 (3)薄膜トランジスタ作製後（図５）、薄膜トランジス
タ全体を覆うように、水素原子を多く含有するＳｉＮｘ
Ｈｙ膜を保護層として被覆し、熱拡散によって前記水素
原子を下層の半導体層１２中に導入する（ＳｉＮｘＨｙ
膜からの拡散処理）。In order to eliminate the above-mentioned drawbacks, conventionally, after the fabrication of thin film transistors, hydrogen atoms have been introduced into the crystal grain boundaries of polycrystalline silicon to bond with the dangling bonds of silicon to reduce the trap density. It was As a specific method of the above hydrogenation treatment, treatments by the following three types of methods after the production of the thin film transistor as shown in FIG. 5 have been proposed. (1) Introduce hydrogen atoms into the semiconductor layer 12 by high frequency H + plasma (H + plasma treatment). (2) H + ions accelerated by using an ion implantation device are implanted into the semiconductor layer 12 and activated at 350 to 380 ° C. (H + ion implantation treatment). (3) After manufacturing the thin film transistor (FIG. 5), SiNx containing many hydrogen atoms so as to cover the entire thin film transistor.
The Hy film is coated as a protective layer, and the hydrogen atoms are introduced into the lower semiconductor layer 12 by thermal diffusion (SiNxHy).
Diffusion process from the membrane).
【０００６】[0006]
【発明が解決しようとする課題】しかしながら上記(1)
及び(3)の処理方法によれば、チェンバー内でプラズマ
を用いた処理であるため、スループットが悪いという問
題点がある。また、(2)の処理方法によれば、大面積の
基板を処理する高価なイオン注入装置が必要となり、コ
スト上の問題が生じる。更に(1)及び(2)の処理方法によ
れば、薄膜トランジスタへの水素処理効果を高めるた
め、プラズマパワーや注入エネルギーを大きくすると、
薄膜トランジスタの配線電極１７，層間絶縁膜１５やゲ
ート絶縁膜１３に断切れやリーク等の損傷を生じさせる
という問題点があった（特開昭６４−５３５５３公報の
従来技術の項参照）。[Problems to be Solved by the Invention] However, the above (1)
According to the processing methods of (3) and (3), since the processing uses plasma in the chamber, there is a problem that throughput is poor. Further, according to the processing method of (2), an expensive ion implantation apparatus for processing a large area substrate is required, which causes a problem in cost. Further, according to the treatment methods of (1) and (2), in order to enhance the hydrogen treatment effect on the thin film transistor, when the plasma power and implantation energy are increased,
There is a problem in that the wiring electrode 17, the interlayer insulating film 15 and the gate insulating film 13 of the thin film transistor are damaged such as disconnection and leak (see the prior art section of Japanese Patent Laid-Open No. 64-53553).
【０００７】また、特開昭６４−５３５５３公報におい
ては、薄膜トランジスタ作製後に、２００〜６００℃，
１０気圧程度の加圧，加熱容器中で水素化処理を行なう
ことが提案されているが、熱拡散により水素を層間絶縁
膜１５及び配線電極１７を介して半導体層１２中に導入
するため、水素処理効率が低いという問題点がある。ま
た、容器中にて水素の加熱，加工処理を行なうので、容
器に些細なきずが存在する場合においても、水素が大気
中に漏れる可能性があり、実用上問題があった。Further, in Japanese Unexamined Patent Publication No. 64-53553, after manufacturing a thin film transistor, a temperature of 200 to 600 ° C.
It has been proposed to apply hydrogenation at a pressure of about 10 atm and in a heating container. However, since hydrogen is introduced into the semiconductor layer 12 through the interlayer insulating film 15 and the wiring electrode 17 by thermal diffusion, the hydrogen is treated. There is a problem that the processing efficiency is low. Further, since hydrogen is heated and processed in the container, hydrogen may leak into the atmosphere even if there are small flaws in the container, which is a practical problem.
【０００８】本発明は上記実情に鑑みてなされたもの
で、多結晶シリコンを半導体活性層とした薄膜トランジ
スタの水素化処理方法において、薄膜トランジスタに損
傷を与えることなく水素化効率を向上させることができ
る薄膜トランジスタの製造方法を提供することを目的と
する。The present invention has been made in view of the above circumstances, and in a method of hydrogenating a thin film transistor using polycrystalline silicon as a semiconductor active layer, the thin film transistor can improve hydrogenation efficiency without damaging the thin film transistor. It aims at providing the manufacturing method of.
【０００９】[0009]
【課題を解決するための手段】本発明方法は、薄膜トラ
ンジスタの製造方法において、次の各工程を具備するこ
とを特徴としている。第１の工程として、絶縁性基板上
に多結晶シリコンを主体とする活性膜を着膜及びパター
ニングして半導体層を形成する。第２の工程として、該
半導体層を被覆するゲート絶縁膜を形成する。第３の工
程として、該ゲート酸化膜上にゲート電極を形成する。
第４の工程として、該ゲート電極をマスクとしてイオン
注入を行ない前記半導体層にソース，ドレイン領域を形
成する。第５の工程として、プラズマＣＶＤ法による水
素プラズマ雰囲気中で前記半導体層の水素化処理を行な
う。第６の工程として、前工程と同一真空中でガスを切
り換えたプラズマ雰囲気中で前記ゲート電極及びゲート
絶縁膜を被覆する層間絶縁膜を形成する。The method of the present invention is characterized by including the following steps in a method of manufacturing a thin film transistor. As a first step, an active film mainly composed of polycrystalline silicon is deposited and patterned on an insulating substrate to form a semiconductor layer. As a second step, a gate insulating film that covers the semiconductor layer is formed. As a third step, a gate electrode is formed on the gate oxide film.
As a fourth step, ion implantation is performed using the gate electrode as a mask to form source and drain regions in the semiconductor layer. As a fifth step, the semiconductor layer is hydrogenated in a hydrogen plasma atmosphere by a plasma CVD method. As a sixth step, an interlayer insulating film that covers the gate electrode and the gate insulating film is formed in a plasma atmosphere in which the gas is switched in the same vacuum as in the previous step.
【００１０】[0010]
【作用】本発明によれば、層間絶縁膜の形成前に半導体
層の水素化処理をプラズマＣＶＤ法による水素雰囲気中
で行なうので、半導体層への水素原子の導入はゲート絶
縁膜及びゲート電極のみを介して行なわれるので、水素
化処理を効率良く行なうことができる。また、層間絶縁
膜６は、同一真空中でガスを切り換えたプラズマ雰囲気
中で形成されるので、前記工程で半導体層に導入された
水素原子が逃げないような基板温度で成膜を行なうこと
ができる。更に、層間絶縁膜の形成は、水素化処理と同
じ装置を用いて行なうことができるので、水素化処理と
して特殊な装置を必要とすることがない。According to the present invention, the hydrogenation treatment of the semiconductor layer is performed in the hydrogen atmosphere by the plasma CVD method before the formation of the interlayer insulating film. Therefore, hydrogen atoms are introduced into the semiconductor layer only by the gate insulating film and the gate electrode. Therefore, the hydrogenation process can be performed efficiently. Further, since the interlayer insulating film 6 is formed in a plasma atmosphere in which the gas is switched in the same vacuum, it can be formed at a substrate temperature such that hydrogen atoms introduced into the semiconductor layer in the above steps do not escape. it can. Furthermore, since the formation of the interlayer insulating film can be performed using the same apparatus as the hydrogenation treatment, no special apparatus is required for the hydrogenation treatment.
【００１１】[0011]
【実施例】本発明に係る薄膜トランジスタの製造方法の
一実施例について、図面を参照しながら説明する。図１
（ａ）〜図１（ｄ）は、本発明方法を適用した薄膜トラ
ンジスタの製造工程断面説明図である。ガラス基板１上
に、ＬＰＣＶＤ法やプラズマＣＶＤ法によりアモルファ
スシリコンを３００〜１０００オングストロームの膜厚
に堆積し、６００℃以下の低温アニールによる固相成長
法やＫｒＦエキシマレーザ光（λ＝２４８ｎｍ）を３０
０〜４００ｍＪ／ｃｍ2の密度で照射するレーザ結晶化
法によりポリシリコン（多結晶シリコン）膜を形成す
る。次いで、フォトリソグラフィー及びエッチング法に
より前記ポリシリコン膜を島状にパターニングして半導
体層２を形成する（図１（ａ））。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method of manufacturing a thin film transistor according to the present invention will be described with reference to the drawings. Figure 1
1A to 1D are cross-sectional explanatory views of a manufacturing process of a thin film transistor to which the method of the present invention is applied. Amorphous silicon is deposited on the glass substrate 1 by LPCVD or plasma CVD to a film thickness of 300 to 1000 angstroms, and a solid phase growth method by low temperature annealing at 600 ° C. or lower or KrF excimer laser light (λ = 248 nm) is applied for 30 times.
A polysilicon (polycrystalline silicon) film is formed by a laser crystallization method in which irradiation is performed with a density of 0 to 400 mJ / cm 2 . Next, the polysilicon film is patterned into an island shape by photolithography and etching to form a semiconductor layer 2 (FIG. 1A).
【００１２】次に、ＬＰＣＶＤ法により４３０℃で酸化
シリコン（ＳｉＯ2 ）膜を堆積して膜厚１０００オング
ストロームのゲート絶縁膜３を化学的気相成長法により
形成する。続いて、ＬＰＣＶＤ法によりポリシリコン膜
を成膜し、このポリシリコン膜をフォトリソ法によりパ
ターニングしてゲート電極４を形成する。Next, a silicon oxide (SiO 2 ) film is deposited at 430 ° C. by the LPCVD method to form a gate insulating film 3 having a film thickness of 1000 Å by the chemical vapor deposition method. Then, a polysilicon film is formed by the LPCVD method, and the polysilicon film is patterned by the photolithography method to form the gate electrode 4.
【００１３】ゲート電極４をマスクとして前記半導体層
２にイオンシャワー法により不純物（リン若しくはボロ
ン）のドーピングを行ない、ゲート電極４を挟んで対峙
する半導体層２にソース領域２ｂ及びドレイン領域２ｃ
を形成し、基板温度６００℃の窒素雰囲気にて熱処理を
行なってソース領域２ｂ・ドレイン領域２ｃに導入され
たドーパントを活性化する。ソース領域２ｂとドレイン
領域２ｃとの間の半導体層２部分は、薄膜トランジスタ
のチャネル部分となる活性領域２ａが形成されている
（図１（ｂ））。The semiconductor layer 2 is doped with impurities (phosphorus or boron) by an ion shower method using the gate electrode 4 as a mask, and the source region 2b and the drain region 2c are formed in the semiconductor layer 2 facing each other with the gate electrode 4 interposed therebetween.
And a heat treatment is performed in a nitrogen atmosphere at a substrate temperature of 600 ° C. to activate the dopant introduced into the source region 2b and the drain region 2c. In the semiconductor layer 2 portion between the source region 2b and the drain region 2c, an active region 2a to be a channel portion of the thin film transistor is formed (FIG. 1 (b)).
【００１４】プラズマＣＶＤ装置中に水素ガスを導入
し、基板温度３５０℃，圧力２００〜５００（ｍＴor
r）の高周波プラズマ雰囲気中で１〜２時間の水素化処
理を行なう。この水素化処理は、ポリシリコン膜で形成
された半導体層２において、粒界のシリコン・ダングリ
ングボンド（シリコンの未結合手）に水素を結合させる
ことにより不活性化させ、電気的に中性化してトラップ
密度を低減させるために行なう。Hydrogen gas was introduced into the plasma CVD apparatus, the substrate temperature was 350 ° C., and the pressure was 200 to 500 (mTorr).
The hydrogenation treatment is performed for 1 to 2 hours in r) high frequency plasma atmosphere. In this hydrogenation treatment, in the semiconductor layer 2 formed of the polysilicon film, hydrogen is inactivated by binding hydrogen to a silicon dangling bond (a dangling bond of silicon) at a grain boundary, and is electrically neutralized. Is performed to reduce the trap density.
【００１５】その後、前記プラズマＣＶＤ装置において
同一真空中でガスを切り換え、ＳｉＨ4またはＮ2Ｏガス
を用いて前記同様のプラズマ雰囲気にてシリコン酸化膜
（ＳｉＯｘ）を７００オングストロームの膜厚で堆積し
て層間絶縁膜５を成膜する。前記層間絶縁膜５は、導入
した水素原子が逃げないように、３００〜３５０℃程度
の基板温度で成膜される。そして、ソース領域２ｂ及び
ドレイン領域２ｃ上に位置するゲート絶縁膜３及び層間
絶縁膜５にコンタクト孔６を穿孔し、アルミニウム等の
金属膜を着膜及びパターニングして配線電極７を形成す
る（図１（ｄ））。Then, the gas is switched in the same plasma CVD apparatus in the same vacuum, and a silicon oxide film (SiOx) is deposited to a film thickness of 700 Å in the same plasma atmosphere as above using SiH 4 or N 2 O gas. Then, the interlayer insulating film 5 is formed. The interlayer insulating film 5 is formed at a substrate temperature of about 300 to 350 ° C. so that the introduced hydrogen atoms do not escape. Then, contact holes 6 are formed in the gate insulating film 3 and the interlayer insulating film 5 located on the source region 2b and the drain region 2c, and a metal film such as aluminum is deposited and patterned to form the wiring electrode 7 (FIG. 1 (d)).
【００１６】従来例の水素化処理方法によれば、層間絶
縁膜１５及びゲート絶縁膜１３を通して水素を拡散させ
ていたのに対し、上記実施例によれば、層間絶縁膜５の
形成前に半導体層２の水素化処理をプラズマＣＶＤ法に
よる水素雰囲気中で行なうので、半導体層２への水素原
子の導入はゲート絶縁膜３及びゲート電極４のみを介し
て行なわれるので、水素化処理を効率良く行なうことが
できる。従って、Ｈ+プラズマパワーを従来方法より低
くすることが可能となり、チャネル領域２ａとゲート絶
縁膜３との界面等に発生する固定電荷を少なくすること
ができ、しきい値電圧Ｖthを安定させることができる。
また、半導体層２にはチャネル領域２ａ，ソース領域２
ｂ，ドレイン領域２ｃを問わず均一に水素が導入され、
その含有率はＳＩＭＳによる分析で１０ａｔｍ％以上と
なる。また、層間絶縁膜５は水素化処理工程にさらされ
ることがないので、水素含有率は３ａｔｍ％以下とな
る。According to the conventional hydrogenation treatment method, hydrogen is diffused through the interlayer insulating film 15 and the gate insulating film 13, whereas according to the above-described embodiment, the semiconductor is formed before the interlayer insulating film 5 is formed. Since the hydrogenation treatment of the layer 2 is performed in a hydrogen atmosphere by the plasma CVD method, hydrogen atoms are introduced into the semiconductor layer 2 only through the gate insulating film 3 and the gate electrode 4, so that the hydrogenation treatment can be performed efficiently. Can be done. Therefore, the H + plasma power can be made lower than in the conventional method, the fixed charges generated at the interface between the channel region 2a and the gate insulating film 3 can be reduced, and the threshold voltage Vth can be stabilized. You can
The semiconductor layer 2 has a channel region 2a and a source region 2
b, hydrogen is uniformly introduced regardless of the drain region 2c,
The content rate is 10 atm% or more as analyzed by SIMS. Further, since the interlayer insulating film 5 is not exposed to the hydrogenation process, the hydrogen content is 3 atm% or less.
【００１７】上記実施例においては、層間絶縁膜５をプ
ラズマＣＶＤ法を用いたシリコン酸化膜（ＳｉＯｘ）で
成膜したが、同一成膜法によるシリコン窒化膜（ＳｉＯ
ｘ）やシリコンオキシナイトライド膜（ＳｉＯｘＮｙ）
を用いてもよい。また、ゲート電極４はポリシリコン膜
の他に、アルミニウム（Ａｌ），モリブデン（Ｍｏ），
クロム（Ｃｒ），チタン（Ｔｉ）等の金属膜、或いは、
ＰｔＳｉ，ＴｉＳｉ，ＭｏＳｉ等のシリサイド膜で形成
してもよい。In the above embodiment, the interlayer insulating film 5 is formed of the silicon oxide film (SiOx) by the plasma CVD method, but the silicon nitride film (SiO) is formed by the same film forming method.
x) and silicon oxynitride film (SiOxNy)
May be used. In addition to the polysilicon film, the gate electrode 4 includes aluminum (Al), molybdenum (Mo),
Metal film of chromium (Cr), titanium (Ti), or
It may be formed of a silicide film of PtSi, TiSi, MoSi or the like.
【００１８】次に、具体的な数値を示して上記実施例に
よる製造方法におけるトランジスタ特性の向上について
説明する。多結晶シリコンで形成された半導体層２にお
けるトラップ準位密度と水素化処理時間との関係につい
て図２に示す。層間絶縁膜５及びゲート絶縁膜３を通し
て水素を拡散させる方法（以下、従来方法という）によ
れば、トラップ準位密度を２．０×１０11（cm-2）に低
減させるために、５００Ｗの高周波水素プラズマ雰囲気
中で８時間の処理が必要であったのに対し、本実施例方
法によれば、３００Ｗの高周波水素プラズマ雰囲気中で
２時間の処理を施すことにより、トラップ準位密度を
２．０×１０11（cm-2）に低減させることができる。Next, the improvement of the transistor characteristics in the manufacturing method according to the above embodiment will be described by showing specific numerical values. FIG. 2 shows the relationship between the trap level density and the hydrogenation treatment time in the semiconductor layer 2 formed of polycrystalline silicon. According to a method of diffusing hydrogen through the interlayer insulating film 5 and the gate insulating film 3 (hereinafter referred to as a conventional method), in order to reduce the trap level density to 2.0 × 10 11 (cm −2 ), 500 W is used. In contrast to the case where the treatment for 8 hours was required in the high frequency hydrogen plasma atmosphere, according to the method of this example, the trap level density was set to 2 by performing the treatment for 2 hours in the high frequency hydrogen plasma atmosphere of 300 W. It can be reduced to 0.0 × 10 11 (cm −2 ).
【００１９】また、水素プラズマ処理時間を短縮され、
放電パワーの低減を図ることが可能となるので、水素プ
ラズマ処理を行なうことによりソース領域２ｂ及びドレ
イン領域２ｃの多結晶シリコン中のドーパント（リン若
しくはボロン）が不活性化される割合が減少し、配線電
極７とのコンタクト抵抗を低減することができる。すな
わち、図３に、５μｍ□の面積における従来方法と本実
施例方法によるコンタクト抵抗Ｒｃ（Ω／５μｍ2）を
示す。不純物がドーピングされた半導体層２がｐ+，ｎ+
のどちらの場合であっても本実施例方法による方がコン
タクト抵抗を低減できる。また、本実施例によれば、水
素化処理時間を短くした方がコンタクト抵抗を低減する
ことができた。Further, the hydrogen plasma processing time is shortened,
Since it is possible to reduce the discharge power, the ratio of inactivating the dopant (phosphorus or boron) in the polycrystalline silicon in the source region 2b and the drain region 2c is reduced by performing the hydrogen plasma treatment, The contact resistance with the wiring electrode 7 can be reduced. That is, FIG. 3 shows the contact resistance Rc (Ω / 5 μm 2 ) in the area of 5 μm □ by the conventional method and the method of this embodiment. The semiconductor layer 2 doped with impurities is p + , n +
In either case, the contact resistance can be reduced by the method of this embodiment. Further, according to the present embodiment, the contact resistance could be reduced by shortening the hydrogenation treatment time.
【００２０】図４は、本実施例方法及び従来方法を用い
て作製された多結晶シンコンを半導体層２とする薄膜ト
ランジスタにおいて、水素化処理時間としきい値電圧Ｖ
th（Ｖ）との関係を示したものである。多結晶シンコン
を半導体層２とする薄膜トランジスタの場合、トランジ
スタ特性として必要なしきい値電圧の値は、０．５〜
２．０（Ｖ）である。しきい値電圧を２．０（Ｖ）以下
とするには、図４に示すように、従来方法においては８
時間以上の水素化処理を必要としていたのに対し、本実
施例方法では２時間の処理で得ることができる。FIG. 4 shows the hydrogenation treatment time and the threshold voltage V in the thin film transistor having the semiconductor layer 2 made of polycrystalline sinchone manufactured by the method of this embodiment and the conventional method.
It shows the relationship with th (V). In the case of a thin film transistor using polycrystalline sincone as the semiconductor layer 2, the threshold voltage required for transistor characteristics is 0.5 to
It is 2.0 (V). In order to set the threshold voltage to 2.0 (V) or less, as shown in FIG.
In contrast to the case where the hydrogenation treatment for more than an hour was required, the method of the present embodiment can obtain the treatment in 2 hours.
【００２１】[0021]
【発明の効果】本発明方法によれば、層間絶縁膜の形成
前に半導体層の水素化処理をプラズマＣＶＤ法による水
素雰囲気中で行なうので、半導体層への水素原子の導入
はゲート絶縁膜及びゲート電極のみを介して行なわれる
ので、水素化処理を効率良く行なうことができ、処理時
間を短縮することができる。また、層間絶縁膜の形成前
に水素化処理を行なうので、配線電極等への損傷を生じ
させることがなく、スループットの向上を図ることがで
きる。更に、水素化処理は、次工程の層間絶縁膜の形成
と同じ装置を用いて行なうことができるので、水素化処
理として特殊な装置を必要とすることなく実現すること
ができる。According to the method of the present invention, hydrogenation of a semiconductor layer is performed in a hydrogen atmosphere by a plasma CVD method before forming an interlayer insulating film. Since it is performed only through the gate electrode, the hydrogenation treatment can be efficiently performed and the treatment time can be shortened. Further, since the hydrogenation treatment is performed before the formation of the interlayer insulating film, the throughput can be improved without causing damage to the wiring electrodes and the like. Further, since the hydrogenation treatment can be performed using the same device as that for forming the interlayer insulating film in the next step, it can be realized without requiring a special device for the hydrogenation treatment.
【図１】 （ａ）ないし（ｄ）は、本発明の一実施例に
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。1A to 1D are manufacturing process diagrams showing a method of manufacturing a thin film transistor according to an embodiment of the present invention.
【図２】 水素化処理時間とトラップ準位密度との関係
を示すグラフ図である。FIG. 2 is a graph showing the relationship between hydrotreating time and trap level density.
【図３】 水素化処理時間とコンタクト抵抗との関係を
示すグラフ図である。FIG. 3 is a graph showing the relationship between hydrotreating time and contact resistance.
【図４】 水素化処理時間としきい値電圧との関係を示
すグラフ図である。FIG. 4 is a graph showing the relationship between hydrotreating time and threshold voltage.
【図５】 薄膜トランジスタの断面説明図である。FIG. 5 is a cross-sectional explanatory diagram of a thin film transistor.
１…ガラス基板、 ２…半導体層、 ２ａ…活性領域、
２ｂ…ソース領域、２ｃ…ドレイン領域、 ３…ゲー
ト絶縁膜、 ４…ゲート電極、 ５…層間絶縁膜、 ６
…コンタクト孔、 ７…配線電極1 ... Glass substrate, 2 ... Semiconductor layer, 2a ... Active region,
2b ... Source region, 2c ... Drain region, 3 ... Gate insulating film, 4 ... Gate electrode, 5 ... Interlayer insulating film, 6
… Contact holes, 7… Wiring electrodes
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年４月２３日[Submission date] April 23, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Name of item to be corrected] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【書類名】 明細書[Document name] Statement
【発明の名称】 薄膜トランジスタの製造方法Title: Method for manufacturing thin film transistor
【特許請求の範囲】[Claims]
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に係り、特に、多結晶シリコンから成る半導体層に
水素原子を拡散させて多結晶シリコンのトラップ密度の
低減を図る水素化処理の方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a hydrogenation method for diffusing hydrogen atoms in a semiconductor layer made of polycrystalline silicon to reduce the trap density of polycrystalline silicon.
【０００２】[0002]
【従来の技術】従来、アクテイブ型の液晶ディスプレイ
やマトリックス駆動型の密着型イメージセンサの駆動回
路のスイッチング素子としては、薄膜積層構造の薄膜ト
ランジスタ（ＴＦＴ）が用いられている。薄膜トランジ
スタは、例えば図５に示すように、絶縁性基板１１上に
堆積された半導体膜をパターニングして島状の半導体層
１２を形成し、該半導体層１２上にゲート絶縁膜１３及
び島状のゲート電極１４を形成し、ゲート電極１４の下
方に位置する半導体層１２をトランジスタのチャネルと
なる活性層領域１２ａとし、ゲート電極１４をマスクと
してイオン注入を行なうことにより、前記活性層領域１
２ａを挟むようにソース領域１２ｂ及びドレイン領域１
２ｃを形成し、ソース領域１２ｂ及びドレイン領域１２
ｃは前記ゲート絶縁膜１３及び層間絶縁膜１５に穿孔さ
れたコンタクト孔１６を介して配線電極１７，１７に接
続して成る電界効果型のトランジスタから構成されてい
る。前記薄膜トランジスタの活性層としては、非晶質シ
リコン（ａ−Ｓｉ）や多結晶シリコン（Poly-Ｓｉ）が
用いられるが、駆動回路を一体化する場合、動作速度の
速い多結晶シリコン膜で形成する必要がある。2. Description of the Related Art Conventionally, a thin film transistor (TFT) having a thin film laminated structure has been used as a switching element of a drive circuit of an active type liquid crystal display or a matrix drive type contact image sensor. For example, as shown in FIG. 5, the thin film transistor is formed by patterning a semiconductor film deposited on an insulating substrate 11 to form an island-shaped semiconductor layer 12, on which the gate insulating film 13 and the island-shaped semiconductor layer 12 are formed. The active layer region 1 is formed by forming the gate electrode 14 and using the semiconductor layer 12 located below the gate electrode 14 as an active layer region 12a which becomes a channel of the transistor, and performing ion implantation using the gate electrode 14 as a mask.
Source region 12b and drain region 1 so as to sandwich 2a
2c to form the source region 12b and the drain region 12
Reference numeral c is a field effect transistor which is connected to the wiring electrodes 17 through a contact hole 16 formed in the gate insulating film 13 and the interlayer insulating film 15. Amorphous silicon (a-Si) or polycrystalline silicon (Poly-Si) is used as the active layer of the thin film transistor, but when a drive circuit is integrated, it is formed of a polycrystalline silicon film having a high operating speed. There is a need.
【０００３】多結晶シリコンを活性層とする薄膜トラン
ジスタにおいては、多結晶シリコンの結晶粒界のシリコ
ンの未結合手によるトラップ準位が存在するので、キャ
リアの捕獲が発生して粒界に沿った障壁ポテンシャルが
形成され、トランジスタ特性の一つであるキャリア移動
度が低下するという欠点があった。In a thin film transistor using polycrystalline silicon as an active layer, there is a trap level due to a dangling bond of silicon at a crystal grain boundary of polycrystalline silicon, so that carriers are trapped and a barrier along the grain boundary occurs. There is a drawback that a potential is formed and carrier mobility, which is one of transistor characteristics, is lowered.
【０００４】上記欠点を除くため、従来、薄膜トランジ
スタの作製後に多結晶シリコンの結晶粒界に水素原子を
導入し、シリコンの未結合手と結合させてトラップ密度
を低減させる水素化処理が行なわれていた。上記水素化
処理の具体的な方法としては、前記図５に示すような薄
膜トランジスタの作製後に次の３種類の方法による処理
が提案されている。 (1)高周波Ｈ+プラズマにより水素原子を半導体層１２中
に導入する（Ｈ+プラズマ処理）。 (2)イオン注入装置を用いて加速されたＨ+イオンを半導
体層１２に注入し、３５０〜３８０℃で活性化させる
（Ｈ+イオン注入処理）。 (3)薄膜トランジスタ作製後（図５）、薄膜トランジス
タ全体を覆うように、水素原子を多く含有するＳｉＮｘ
Ｈｙ膜を保護層として被覆し、熱拡散によって前記水素
原子を下層の半導体層１２中に導入する（ＳｉＮｘＨｙ
膜からの拡散処理）。In order to eliminate the above-mentioned drawbacks, conventionally, after the fabrication of a thin film transistor, hydrogen atoms have been introduced into the grain boundaries of polycrystalline silicon to bond with the dangling bonds of silicon to reduce the trap density. It was As a specific method of the above hydrogenation treatment, treatments by the following three types of methods after the production of the thin film transistor as shown in FIG. 5 have been proposed. (1) Introduce hydrogen atoms into the semiconductor layer 12 by high frequency H + plasma (H + plasma treatment). (2) H + ions accelerated by using an ion implantation device are implanted into the semiconductor layer 12 and activated at 350 to 380 ° C. (H + ion implantation treatment). (3) After manufacturing the thin film transistor (FIG. 5), SiNx containing many hydrogen atoms so as to cover the entire thin film transistor.
The Hy film is coated as a protective layer, and the hydrogen atoms are introduced into the lower semiconductor layer 12 by thermal diffusion (SiNxHy).
Diffusion process from the membrane).
【０００５】[0005]
【発明が解決しようとする課題】しかしながら上記(1)
及び(3)の処理方法によれば、チェンバー内でプラズマ
を用いた処理であるため、スループットが悪いという問
題点がある。また、(2)の処理方法によれば、大面積の
基板を処理する高価なイオン注入装置が必要となり、コ
スト上の問題が生じる。更に(1)及び(2)の処理方法によ
れば、薄膜トランジスタへの水素処理効果を高めるた
め、プラズマパワーや注入エネルギーを大きくすると、
薄膜トランジスタの配線電極１７，層間絶縁膜１５やゲ
ート絶縁膜１３に断切れやリーク等の損傷を生じさせる
という問題点があった（特開昭６４ー５３５５３号公報
の従来技術の項参照）。[Problems to be Solved by the Invention] However, the above (1)
According to the processing methods of (3) and (3), since the processing uses plasma in the chamber, there is a problem that throughput is poor. Further, according to the processing method of (2), an expensive ion implantation apparatus for processing a large area substrate is required, which causes a problem in cost. Further, according to the treatment methods of (1) and (2), in order to enhance the hydrogen treatment effect on the thin film transistor, when the plasma power and implantation energy are increased,
Wiring electrodes 17 of the thin film transistor has a problem that causes damage such as disconnection or leakage in the interlayer insulating film 15 and the gate insulating film 13 (see section prior art JP 64 over 53553 JP).
【０００６】また、特開昭６４ー５３５５３号公報にお
いては、薄膜トランジスタ作製後に、２００〜６００
℃，１０気圧程度の加圧，加熱容器中で水素化処理を行
なうことが提案されているが、熱拡散により水素を層間
絶縁膜１５及び配線電極１７を介して半導体層１２中に
導入するため、水素処理効率が低いという問題点があ
る。また、容器中にて水素の加熱，加工処理を行なうの
で、容器に些細なきずが存在する場合においても、水素
が大気中に漏れる可能性があり、実用上問題があった。Further, in Japanese Patent Application Laid-Open No. 64-53553, after manufacturing a thin film transistor, 200 to 600
It has been proposed to perform hydrogenation in a heating vessel at a pressure of about 10 ° C., but to introduce hydrogen into the semiconductor layer 12 through the interlayer insulating film 15 and the wiring electrode 17 by thermal diffusion. However, there is a problem that the hydrogen treatment efficiency is low. Further, since hydrogen is heated and processed in the container, hydrogen may leak into the atmosphere even if there are small flaws in the container, which is a practical problem.
【０００７】本発明は上記実情に鑑みてなされたもの
で、多結晶シリコンを半導体活性層とした薄膜トランジ
スタの水素化処理方法において、薄膜トランジスタに損
傷を与えることなく水素化効率を向上させることができ
る薄膜トランジスタの製造方法を提供することを目的と
する。The present invention has been made in view of the above circumstances, and in a method of hydrogenating a thin film transistor using polycrystalline silicon as a semiconductor active layer, the thin film transistor can improve hydrogenation efficiency without damaging the thin film transistor. It aims at providing the manufacturing method of.
【０００８】[0008]
【課題を解決するための手段】本発明方法は、薄膜トラ
ンジスタの製造方法において、次の各工程を具備するこ
とを特徴としている。第１の工程として、絶縁性基板上
に多結晶シリコンを主体とする活性膜を着膜及びパター
ニングして半導体層を形成する。第２の工程として、該
半導体層を被覆するゲート絶縁膜を形成する。第３の工
程として、該ゲート絶縁膜上にゲート電極を形成する。
第４の工程として、該ゲート電極をマスクとしてイオン
注入を行ない前記半導体層にソース，ドレイン領域を形
成する。第５の工程として、プラズマＣＶＤ法による水
素プラズマ雰囲気中で前記半導体層の水素化処理を行な
う。第６の工程として、前工程と同一真空中でガスを切
り換えたプラズマ雰囲気中で前記ゲート電極及びゲート
絶縁膜を被覆する層間絶縁膜を形成する。The method of the present invention is characterized by including the following steps in a method of manufacturing a thin film transistor. As a first step, an active film mainly composed of polycrystalline silicon is deposited and patterned on an insulating substrate to form a semiconductor layer. As a second step, a gate insulating film that covers the semiconductor layer is formed. As a third step, a gate electrode is formed on the gate insulating film.
As a fourth step, ion implantation is performed using the gate electrode as a mask to form source and drain regions in the semiconductor layer. As a fifth step, the semiconductor layer is hydrogenated in a hydrogen plasma atmosphere by a plasma CVD method. As a sixth step, an interlayer insulating film that covers the gate electrode and the gate insulating film is formed in a plasma atmosphere in which the gas is switched in the same vacuum as in the previous step.
【０００９】[0009]
【作用】本発明によれば、層間絶縁膜の形成前に半導体
層の水素化処理をプラズマＣＶＤ法による水素雰囲気中
で行なうので、半導体層への水素原子の導入はゲート絶
縁膜及びゲート電極のみを介して行なわれるので、水素
化処理を効率良く行なうことができる。また、層間絶縁
膜は、同一真空中でガスを切り換えたプラズマ雰囲気中
で形成されるので、前記工程で半導体層に導入された水
素原子が逃げないような基板温度で成膜を行なうことが
できる。更に、層間絶縁膜の形成は、水素化処理と同じ
装置を用いて行なうことができるので、水素化処理とし
て特殊な装置を必要とすることがない。According to the present invention, the hydrogenation treatment of the semiconductor layer is performed in the hydrogen atmosphere by the plasma CVD method before the formation of the interlayer insulating film. Therefore, hydrogen atoms are introduced into the semiconductor layer only by the gate insulating film and the gate electrode. Therefore, the hydrogenation process can be performed efficiently. Also, interlayer insulation
Since the film is formed in the same vacuum in a plasma atmosphere in which the gas is switched, the film can be formed at a substrate temperature at which the hydrogen atoms introduced into the semiconductor layer in the above steps do not escape. Furthermore, since the formation of the interlayer insulating film can be performed using the same apparatus as the hydrogenation treatment, no special apparatus is required for the hydrogenation treatment.
【００１０】[0010]
【実施例】本発明に係る薄膜トランジスタの製造方法の
一実施例について、図面を参照しながら説明する。図１
（ａ）〜図１（ｄ）は、本発明方法を適用した薄膜トラ
ンジスタの製造工程断面説明図である。ガラス基板１上
に、ＬＰＣＶＤ法やプラズマＣＶＤ法によりアモルファ
スシリコンを３００〜１０００オングストロームの膜厚
に堆積し、６００℃以下の低温アニールによる固相成長
法やＫｒＦエキシマレーザ光（λ＝２４８ｎｍ）を３０
０〜４００ｍＪ／ｃｍ2の密度で照射するレーザ結晶化
法によりポリシリコン（多結晶シリコン）膜を形成す
る。次いで、フォトリソグラフィー及びエッチング法に
より前記ポリシリコン膜を島状にパターニングして半導
体層２を形成する（図１（ａ））。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a method of manufacturing a thin film transistor according to the present invention will be described with reference to the drawings. Figure 1
1A to 1D are cross-sectional explanatory views of a manufacturing process of a thin film transistor to which the method of the present invention is applied. Amorphous silicon is deposited on the glass substrate 1 by LPCVD or plasma CVD to a film thickness of 300 to 1000 angstroms, and a solid phase growth method by low temperature annealing at 600 ° C. or lower or KrF excimer laser light (λ = 248 nm) is applied for 30 times.
A polysilicon (polycrystalline silicon) film is formed by a laser crystallization method in which irradiation is performed with a density of 0 to 400 mJ / cm 2 . Next, the polysilicon film is patterned into an island shape by photolithography and etching to form a semiconductor layer 2 (FIG. 1A).
【００１１】次に、ＬＰＣＶＤ法により４３０℃で酸化
シリコン（ＳｉＯ2 ）膜を堆積して膜厚１０００オング
ストロームのゲート絶縁膜３を化学的気相成長法により
形成する。続いて、ＬＰＣＶＤ法によりポリシリコン膜
を成膜し、このポリシリコン膜をフォトリソ法によりパ
ターニングしてゲート電極４を形成する。Next, a silicon oxide (SiO 2 ) film is deposited at 430 ° C. by the LPCVD method to form a gate insulating film 3 having a film thickness of 1000 Å by the chemical vapor deposition method. Then, a polysilicon film is formed by the LPCVD method, and the polysilicon film is patterned by the photolithography method to form the gate electrode 4.
【００１２】ゲート電極４をマスクとして前記半導体層
２にイオンシャワー法により不純物（リン若しくはボロ
ン）のドーピングを行ない、ゲート電極４を挟んで対峙
する半導体層２にソース領域２ｂ及びドレイン領域２ｃ
を形成し、基板温度６００℃の窒素雰囲気にて熱処理を
行なってソース領域２ｂ・ドレイン領域２ｃに導入され
たドーパントを活性化する。ソース領域２ｂとドレイン
領域２ｃとの間の半導体層２部分は、薄膜トランジスタ
のチャネル部分となる活性領域２ａが形成されている
（図１（ｂ））。The semiconductor layer 2 is doped with impurities (phosphorus or boron) by the ion shower method using the gate electrode 4 as a mask, and the source region 2b and the drain region 2c are formed in the semiconductor layer 2 facing each other with the gate electrode 4 interposed therebetween.
And a heat treatment is performed in a nitrogen atmosphere at a substrate temperature of 600 ° C. to activate the dopant introduced into the source region 2b and the drain region 2c. In the semiconductor layer 2 portion between the source region 2b and the drain region 2c, an active region 2a to be a channel portion of the thin film transistor is formed (FIG. 1 (b)).
【００１３】プラズマＣＶＤ装置中に水素ガスを導入
し、基板温度３５０℃，圧力２００〜５００（ｍＴor
r）の高周波プラズマ雰囲気中で１〜２時間の水素化処
理を行なう。この水素化処理は、ポリシリコン膜で形成
された半導体層２において、粒界のシリコン・ダングリ
ングボンド（シリコンの未結合手）に水素を結合させる
ことにより不活性化させ、電気的に中性化してトラップ
密度を低減させるために行なう。Hydrogen gas was introduced into the plasma CVD apparatus, the substrate temperature was 350 ° C., and the pressure was 200 to 500 (mTorr).
The hydrogenation treatment is performed for 1 to 2 hours in r) high frequency plasma atmosphere. In this hydrogenation treatment, in the semiconductor layer 2 formed of the polysilicon film, hydrogen is inactivated by binding hydrogen to a silicon dangling bond (a dangling bond of silicon) at a grain boundary, and is electrically neutralized. Is performed to reduce the trap density.
【００１４】その後、前記プラズマＣＶＤ装置において
同一真空中でガスを切り換え、ＳｉＨ4またはＮ2Ｏガス
を用いて前記同様のプラズマ雰囲気にてシリコン酸化膜
（ＳｉＯｘ）を７００オングストロームの膜厚で堆積し
て層間絶縁膜５を成膜する。前記層間絶縁膜５は、導入
した水素原子が逃げないように、３００〜３５０℃程度
の基板温度で成膜される。そして、ソース領域２ｂ及び
ドレイン領域２ｃ上に位置するゲート絶縁膜３及び層間
絶縁膜５にコンタクト孔６を穿孔し、アルミニウム等の
金属膜を着膜及びパターニングして配線電極７を形成す
る（図１（ｄ））。Then, the gas is switched in the same vacuum in the plasma CVD apparatus, and a silicon oxide film (SiOx) is deposited to a thickness of 700 angstroms in the same plasma atmosphere as above using SiH 4 or N 2 O gas. Then, the interlayer insulating film 5 is formed. The interlayer insulating film 5 is formed at a substrate temperature of about 300 to 350 ° C. so that the introduced hydrogen atoms do not escape. Then, contact holes 6 are formed in the gate insulating film 3 and the interlayer insulating film 5 located on the source region 2b and the drain region 2c, and a metal film such as aluminum is deposited and patterned to form the wiring electrode 7 (FIG. 1 (d)).
【００１５】従来例の水素化処理方法によれば、層間絶
縁膜１５及びゲート絶縁膜１３を通して水素を拡散させ
ていたのに対し、上記実施例によれば、層間絶縁膜５の
形成前に半導体層２の水素化処理をプラズマＣＶＤ法に
よる水素雰囲気中で行なうので、半導体層２への水素原
子の導入はゲート絶縁膜３及びゲート電極４のみを介し
て行なわれるので、水素化処理を効率良く行なうことが
できる。従って、Ｈ+プラズマパワーを従来方法より低
くすることが可能となり、チャネル領域２ａとゲート絶
縁膜３との界面等に発生する固定電荷を少なくすること
ができ、しきい値電圧Ｖthを安定させることができる。
また、半導体層２にはチャネル領域２ａ，ソース領域２
ｂ，ドレイン領域２ｃを問わず均一に水素が導入され、
その含有率はＳＩＭＳによる分析で１０ａｔｍ％以上と
なる。また、層間絶縁膜５は水素化処理工程にさらされ
ることがないので、水素含有率は３ａｔｍ％以下とな
る。According to the conventional hydrogenation treatment method, hydrogen is diffused through the interlayer insulating film 15 and the gate insulating film 13. In contrast, according to the above embodiment, the semiconductor is formed before the interlayer insulating film 5 is formed. Since the hydrogenation treatment of the layer 2 is performed in a hydrogen atmosphere by the plasma CVD method, hydrogen atoms are introduced into the semiconductor layer 2 only through the gate insulating film 3 and the gate electrode 4, so that the hydrogenation treatment can be performed efficiently. Can be done. Therefore, the H + plasma power can be made lower than in the conventional method, the fixed charges generated at the interface between the channel region 2a and the gate insulating film 3 can be reduced, and the threshold voltage Vth can be stabilized. You can
The semiconductor layer 2 has a channel region 2a and a source region 2
b, hydrogen is uniformly introduced regardless of the drain region 2c,
The content rate is 10 atm% or more as analyzed by SIMS. Further, since the interlayer insulating film 5 is not exposed to the hydrogenation process, the hydrogen content is 3 atm% or less.
【００１６】上記実施例においては、層間絶縁膜５をプ
ラズマＣＶＤ法を用いたシリコン酸化膜（ＳｉＯｘ）で
成膜したが、同一成膜法によるシリコン窒化膜（ＳｉＯ
ｘ）やシリコンオキシナイトライド膜（ＳｉＯｘＮｙ）
を用いてもよい。また、ゲート電極４はポリシリコン膜
の他に、アルミニウム（Ａｌ），モリブデン（Ｍｏ），
クロム（Ｃｒ），チタン（Ｔｉ）等の金属膜、或いは、
ＰｔＳｉ，ＴｉＳｉ，ＭｏＳｉ等のシリサイド膜で形成
してもよい。In the above embodiment, the interlayer insulating film 5 is formed of the silicon oxide film (SiOx) by the plasma CVD method, but the silicon nitride film (SiO) is formed by the same film forming method.
x) and silicon oxynitride film (SiOxNy)
May be used. In addition to the polysilicon film, the gate electrode 4 includes aluminum (Al), molybdenum (Mo),
Metal film of chromium (Cr), titanium (Ti), or
It may be formed of a silicide film of PtSi, TiSi, MoSi or the like.
【００１７】次に、具体的な数値を示して上記実施例に
よる製造方法におけるトランジスタ特性の向上について
説明する。多結晶シリコンで形成された半導体層２にお
けるトラップ準位密度と水素化処理時間との関係につい
て図２に示す。層間絶縁膜５及びゲート絶縁膜３を通し
て水素を拡散させる方法（以下、従来方法という）によ
れば、トラップ準位密度を２．０×１０11（cm-2）に低
減させるために、５００Ｗの高周波水素プラズマ雰囲気
中で８時間の処理が必要であったのに対し、本実施例方
法によれば、３００Ｗの高周波水素プラズマ雰囲気中で
２時間の処理を施すことにより、トラップ準位密度を
２．０×１０11（cm-2）に低減させることができる。Next, the improvement of the transistor characteristics in the manufacturing method according to the above embodiment will be described by showing specific numerical values. FIG. 2 shows the relationship between the trap level density and the hydrogenation treatment time in the semiconductor layer 2 formed of polycrystalline silicon. According to a method of diffusing hydrogen through the interlayer insulating film 5 and the gate insulating film 3 (hereinafter referred to as a conventional method), in order to reduce the trap level density to 2.0 × 10 11 (cm −2 ), 500 W is used. In contrast to the case where the treatment for 8 hours was required in the high frequency hydrogen plasma atmosphere, according to the method of this example, the trap level density was set to 2 by performing the treatment for 2 hours in the high frequency hydrogen plasma atmosphere of 300 W. It can be reduced to 0.0 × 10 11 (cm −2 ).
【００１８】また、水素プラズマ処理時間を短縮され、
放電パワーの低減を図ることが可能となるので、水素プ
ラズマ処理を行なうことによりソース領域２ｂ及びドレ
イン領域２ｃの多結晶シリコン中のドーパント（リン若
しくはボロン）が不活性化される割合が減少し、配線電
極７とのコンタクト抵抗を低減することができる。すな
わち、図３に、５μｍ□の面積における従来方法と本実
施例方法によるコンタクト抵抗Ｒｃ（Ω／５μｍ2）を
示す。不純物がドーピングされた半導体層２がｐ+，ｎ+
のどちらの場合であっても本実施例方法による方がコン
タクト抵抗を低減できる。また、本実施例によれば、水
素化処理時間を短くした方がコンタクト抵抗を低減する
ことができた。Further, the hydrogen plasma treatment time is shortened,
Since it is possible to reduce the discharge power, the ratio of inactivating the dopant (phosphorus or boron) in the polycrystalline silicon in the source region 2b and the drain region 2c is reduced by performing the hydrogen plasma treatment, The contact resistance with the wiring electrode 7 can be reduced. That is, FIG. 3 shows the contact resistance Rc (Ω / 5 μm 2 ) in the area of 5 μm □ by the conventional method and the method of this embodiment. The semiconductor layer 2 doped with impurities is p + , n +
In either case, the contact resistance can be reduced by the method of this embodiment. Further, according to the present embodiment, the contact resistance could be reduced by shortening the hydrogenation treatment time.
【００１９】図４は、本実施例方法及び従来方法を用い
て作製された多結晶シンコンを半導体層２とする薄膜ト
ランジスタにおいて、水素化処理時間としきい値電圧Ｖ
th（Ｖ）との関係を示したものである。多結晶シンコン
を半導体層２とする薄膜トランジスタの場合、トランジ
スタ特性として必要なしきい値電圧の値は、０．５〜
２．０（Ｖ）である。しきい値電圧を２．０（Ｖ）以下
とするには、図４に示すように、従来方法においては８
時間以上の水素化処理を必要としていたのに対し、本実
施例方法では２時間の処理で得ることができる。FIG. 4 shows the hydrogenation time and the threshold voltage V of the thin film transistor having the semiconductor layer 2 made of polycrystalline sincone produced by the method of this embodiment and the conventional method.
It shows the relationship with th (V). In the case of a thin film transistor using polycrystalline sincone as the semiconductor layer 2, the threshold voltage required for transistor characteristics is 0.5 to
It is 2.0 (V). In order to set the threshold voltage to 2.0 (V) or less, as shown in FIG.
In contrast to the case where the hydrogenation treatment for more than an hour was required, the method of the present embodiment can obtain the treatment in 2 hours.
【００２０】[0020]
【発明の効果】本発明方法によれば、層間絶縁膜の形成
前に半導体層の水素化処理をプラズマＣＶＤ法による水
素雰囲気中で行なうので、半導体層への水素原子の導入
はゲート絶縁膜及びゲート電極のみを介して行なわれる
ので、水素化処理を効率良く行なうことができ、処理時
間を短縮することができる。また、層間絶縁膜の形成前
に水素化処理を行なうので、配線電極等への損傷を生じ
させることがなく、スループットの向上を図ることがで
きる。更に、水素化処理は、次工程の層間絶縁膜の形成
と同じ装置を用いて行なうことができるので、水素化処
理として特殊な装置を必要とすることなく実現すること
ができる。According to the method of the present invention, hydrogenation of a semiconductor layer is performed in a hydrogen atmosphere by a plasma CVD method before forming an interlayer insulating film. Since it is performed only through the gate electrode, the hydrogenation treatment can be efficiently performed and the treatment time can be shortened. Further, since the hydrogenation treatment is performed before the formation of the interlayer insulating film, the throughput can be improved without causing damage to the wiring electrodes and the like. Further, since the hydrogenation treatment can be performed using the same device as that for forming the interlayer insulating film in the next step, it can be realized without requiring a special device for the hydrogenation treatment.
【図面の簡単な説明】[Brief description of drawings]
【図１】 （ａ）ないし（ｄ）は、本発明の一実施例に
よる薄膜トランジスタの製造方法を示す製造工程図であ
る。1A to 1D are manufacturing process diagrams showing a method of manufacturing a thin film transistor according to an embodiment of the present invention.
【図２】 水素化処理時間とトラップ準位密度との関係
を示すグラフ図である。FIG. 2 is a graph showing the relationship between hydrotreating time and trap level density.
【図３】 水素化処理時間とコンタクト抵抗との関係を
示すグラフ図である。FIG. 3 is a graph showing the relationship between hydrotreating time and contact resistance.
【図４】 水素化処理時間としきい値電圧との関係を示
すグラフ図である。FIG. 4 is a graph showing the relationship between hydrotreating time and threshold voltage.
【図５】 薄膜トランジスタの断面説明図である。FIG. 5 is a cross-sectional explanatory diagram of a thin film transistor.
【符号の説明】 １…ガラス基板、 ２…半導体層、 ２ａ…活性領域、
２ｂ…ソース領域、２ｃ…ドレイン領域、 ３…ゲー
ト絶縁膜、 ４…ゲート電極、 ５…層間絶縁膜、 ６
…コンタクト孔、 ７…配線電極[Description of Reference Signs] 1 ... Glass substrate, 2 ... Semiconductor layer, 2a ... Active region,
2b ... Source region, 2c ... Drain region, 3 ... Gate insulating film, 4 ... Gate electrode, 5 ... Interlayer insulating film, 6
… Contact holes, 7… Wiring electrodes
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｐ 8617−4Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/324 P 8617-4M
Claims (1)
する活性膜を着膜及びパターニングして半導体層を形成
する第１の工程と、該半導体層を被覆するゲート絶縁膜
を形成する第２の工程と、該ゲート酸化膜上にゲート電
極を形成する第３の工程と、該ゲート電極をマスクとし
てイオン注入を行ない前記半導体層にソース，ドレイン
領域を形成する第４の工程と、プラズマＣＶＤ法による
水素プラズマ雰囲気中で前記半導体層の水素化処理を行
なう第５の工程と、第５の工程と同一真空中でガスを切
り換えたプラズマ雰囲気中で前記ゲート電極及びゲート
絶縁膜を被覆する層間絶縁膜を形成する第６の工程と、
を具備することを特徴とする薄膜トランジスタの製造方
法。1. A first step of depositing and patterning an active film mainly composed of polycrystalline silicon on an insulating substrate to form a semiconductor layer, and a step of forming a gate insulating film covering the semiconductor layer. Step 2, a third step of forming a gate electrode on the gate oxide film, a fourth step of performing ion implantation using the gate electrode as a mask to form source and drain regions in the semiconductor layer, and plasma. Fifth step of hydrogenating the semiconductor layer in a hydrogen plasma atmosphere by a CVD method, and covering the gate electrode and the gate insulating film in a plasma atmosphere in which the gas is switched in the same vacuum as the fifth step. A sixth step of forming an interlayer insulating film,
A method of manufacturing a thin film transistor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14201992A JPH05315360A (en) | 1992-05-08 | 1992-05-08 | Manufacture of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14201992A JPH05315360A (en) | 1992-05-08 | 1992-05-08 | Manufacture of thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315360A true JPH05315360A (en) | 1993-11-26 |
Family
ID=15305482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14201992A Pending JPH05315360A (en) | 1992-05-08 | 1992-05-08 | Manufacture of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315360A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185354A (en) * | 1999-10-12 | 2001-07-06 | Semiconductor Energy Lab Co Ltd | Electro-optic device and its manufacturing method |
| JP2002184995A (en) * | 2000-12-12 | 2002-06-28 | Toshiba Corp | Manufacturing method of semiconductor device |
| US6445059B1 (en) | 1995-12-14 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1992
- 1992-05-08 JP JP14201992A patent/JPH05315360A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445059B1 (en) | 1995-12-14 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2001185354A (en) * | 1999-10-12 | 2001-07-06 | Semiconductor Energy Lab Co Ltd | Electro-optic device and its manufacturing method |
| JP2002184995A (en) * | 2000-12-12 | 2002-06-28 | Toshiba Corp | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3344072B2 (en) | Method for manufacturing thin film transistor | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US6461901B1 (en) | Method of forming a thin-film transistor having a high resistance back channel region | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US5834071A (en) | Method for forming a thin film transistor | |
| KR19980016968A (en) | Self-aligned thin film transistor manufacturing method | |
| KR20030019050A (en) | Thin film transistor and method of manufacturing thereof | |
| JPH11307777A (en) | Top gate type thin-film transistor and manufacture thereof | |
| JPH06333823A (en) | Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JPH0738110A (en) | Manufacture of semiconductor device | |
| JP3108331B2 (en) | Method for manufacturing thin film transistor | |
| KR100525436B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
| JPH05315360A (en) | Manufacture of thin film transistor | |
| JP3378415B2 (en) | Thin film transistor and liquid crystal display device using the same | |
| JPH0714849A (en) | Manufacture of thin film transistor | |
| JPH05235031A (en) | Manufacture method of thin film transistor | |
| KR100425156B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
| JP2740275B2 (en) | Thin film transistor | |
| JPH0411226A (en) | Manufacture of display device | |
| JP2725669B2 (en) | Semiconductor device manufacturing method | |
| JPH1079513A (en) | Thin-film transistor device and its manufacturing method | |
| JP2705550B2 (en) | CMOS thin film transistor and method of manufacturing the same | |
| JP3181901B2 (en) | Thin film transistor | |
| JP3075498B2 (en) | Method for manufacturing thin film transistor |