JPH0531340B2 - - Google Patents

Info

Publication number
JPH0531340B2
JPH0531340B2 JP62048346A JP4834687A JPH0531340B2 JP H0531340 B2 JPH0531340 B2 JP H0531340B2 JP 62048346 A JP62048346 A JP 62048346A JP 4834687 A JP4834687 A JP 4834687A JP H0531340 B2 JPH0531340 B2 JP H0531340B2
Authority
JP
Japan
Prior art keywords
circuit
input
cpu
data processing
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62048346A
Other languages
Japanese (ja)
Other versions
JPS63215138A (en
Inventor
Hiroshi Sobashima
Hideji Sasai
Juji Minami
Kota Hashiguchi
Shoji Ikuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP62048346A priority Critical patent/JPS63215138A/en
Publication of JPS63215138A publication Critical patent/JPS63215138A/en
Publication of JPH0531340B2 publication Critical patent/JPH0531340B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/30Hydrogen technology
    • Y02E60/50Fuel cells

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、文字放送用、キヤプテン用、パソコ
ン用などの独立した複数のプログラムROMを具
備した受信装置において、変更を必要としない固
定部分と必要に応じて変更をすることの望まれる
可変部分とを別体にして回路のチツプ化を図ると
ともに、複数のプログラムROMを固定部分のデ
ータ処理部のCPUで切換制御するようにしたも
のである。
Detailed Description of the Invention "Field of Industrial Application" The present invention is a receiving device equipped with a plurality of independent program ROMs, such as for teletext broadcasting, captain use, and personal computer use, as a fixed part that does not require modification. The variable part, which can be changed as needed, is separated from the circuit to create a chip, and multiple program ROMs are switched and controlled by the CPU in the data processing part of the fixed part. .

「従来の技術」 本出願人は、文字放送とキヤプテンの両方を受
信可能な受信装置として、第2図に示すようなも
のを既に提案した(例えば特願昭61−302947号な
ど)。これは、文字放送専用回路1、キヤプテン
専用回路2、文字放送とキヤプテンの共通回路3
に大別される。
``Prior Art'' The present applicant has already proposed a receiving device as shown in FIG. 2 as a receiving device capable of receiving both teletext and caption (for example, Japanese Patent Application No. 61-302947). This consists of a teletext dedicated circuit 1, a captain dedicated circuit 2, and a common circuit for teletext and captain 3.
It is broadly divided into

前記文字放送専用回路1のテレビ映像信号入力
端子4には波形等化回路5を介して同期信号発生
回路6とデータ・クロツク発生回路7が結合さ
れ、このデータ・クロツク発生回路7にはインタ
ーフエース8を介して誤り訂正回路9、パケツト
バツフア10、バスバツフア11が結合されてい
る。
A synchronizing signal generating circuit 6 and a data clock generating circuit 7 are connected to the television video signal input terminal 4 of the teletext dedicated circuit 1 via a waveform equalizing circuit 5, and this data clock generating circuit 7 is connected to an interface. An error correction circuit 9, a packet buffer 10, and a bus buffer 11 are connected via a line 8.

前記キヤプテン専用回路2の電話回線入力端子
12と電話機出力端子13には電話回線の切換え
制御と変復調回路14を経、さらにインターフエ
ース15、キヤプテン上り信号用発振器16、キ
ヤプテン専用プログラムROM17が結合されて
いる。
A telephone line input terminal 12 and a telephone output terminal 13 of the captain-dedicated circuit 2 are connected to a telephone line switching control and modem circuit 14, and further connected to an interface 15, a captain upstream signal oscillator 16, and a captain-dedicated program ROM 17. There is.

前記共通回路3には画像処理用のCPU18が
設けられ、このCPU18にはバスライン19を
介して文字放送専用プログラムROM20、バン
ク切換リフレツシユ制御回路21と文字放送・キ
ヤプテン共用の番組データ格納用RAM22、
CGROM23、プリンタインターフエース24、
メロデイ処理用およびプログラムROM切換指令
用マイクロプロセツサ25、CRTC26、前記文
字放送専用回路1のバスバツフア11、さらに必
要に応じてバツフア27を介してまたは直接前記
キヤプテン専用回路2のプログラムROM17へ
それぞれ結合されている。
The common circuit 3 is provided with a CPU 18 for image processing, and this CPU 18 is connected via a bus line 19 to a program ROM 20 dedicated to teletext broadcasting, a bank switching refresh control circuit 21, and a RAM 22 for storing program data for shared use with teletext broadcasting and the captain.
CGROM23, printer interface 24,
A microprocessor 25 for melody processing and program ROM switching commands, a CRTC 26, a bus buffer 11 of the teletext dedicated circuit 1, and, if necessary, a buffer 27 or directly coupled to the program ROM 17 of the capsule dedicated circuit 2. ing.

前記CPU18にはまた割込回路28が結合さ
れ、前記プリンタインターフエース24には外部
機器のプリンタ29が結合され、前記マイクロプ
ロセツサ25には受光部30を介して外部機器の
リモコン31が結合されている。このマイクロプ
ロセツサ25には、また、バツフアとデータ
RAM34、リフレツシユ制御回路35とFM音
源回路32が結合され、このFM音源回路32は
DAC33を介してTVインターフエース36に結
合されている。前記CRTC26にはV−RAM3
7が結合されるとともに、前記TVインターフエ
ース36とRGBエンコーダ38が結合され、こ
のTVインターフエース36とRGBエンコーダ3
8はTV接続端子39,40に結合されている。
An interrupt circuit 28 is also coupled to the CPU 18, a printer 29 as an external device is coupled to the printer interface 24, and a remote control 31 as an external device is coupled to the microprocessor 25 via a light receiving section 30. ing. This microprocessor 25 also has a buffer and data.
RAM 34, refresh control circuit 35 and FM sound source circuit 32 are combined, and this FM sound source circuit 32 is
It is coupled to a TV interface 36 via a DAC 33. The CRTC26 has V-RAM3.
7 is coupled, and the TV interface 36 and RGB encoder 38 are coupled, and this TV interface 36 and RGB encoder 3
8 is coupled to TV connection terminals 39 and 40.

「発明が解決しようとする問題点」 以上のような回路をICのチツプ化する場合、
単にいくつかの回路を寄せ集めて1ないし数個の
ICにまとめるだけでは、モデルの変更、機能ア
ツプ、他機との結合などができないか、極めて面
倒になる。特に複数のプログラムROMを具備す
る場合には、これらのROMの切換え制御が面倒
で、かつ制御用ICの数が増え回路が複雑になる。
``Problems to be solved by the invention'' When converting the above circuit into an IC chip,
Simply put together several circuits to create one or several circuits.
If you just put everything together in an IC, you won't be able to change the model, increase functionality, or combine it with other devices, or it will be extremely troublesome. In particular, when a plurality of program ROMs are provided, switching control of these ROMs is troublesome, and the number of control ICs increases, making the circuit complex.

「問題点を解決するための手段」 そこで、本発明では、全体の回路を、原理、原
則などが変らなければ変ることのない固定部分
と、必要に応じて変更したり変換することが望ま
れる可変部分とに分けてチツプ化するとともに、
固定部分には、複数のプログラムROMを1個の
CPUで切換えできるようにしたもので、具体的
には、キヤラクタ発生用メモリと、入力信号を処
理・制御するための独立して構成したプログラム
を記憶した入力信号の種類別の複数のプログラム
ROMと、これらのプログラムROMをCPUによ
つて切換え制御し、再生時の音声と画像を処理・
制御するデータ処理回路と、を固定部分として構
成し、入力信号を文字データに変換して読み込み
1次的に記憶する入力信号の種類別の複数の入力
回路と、外部回路からの前記プログラムROMの
切換えを含めてシステム全体を制御するシステム
制御CPUと、前記入力回路からのデータ信号を
記憶するメモリと、を可変部分として構成してな
るものである。
``Means for Solving the Problems'' Therefore, in the present invention, it is desirable to change or convert the entire circuit from fixed parts that do not change unless the principles and principles change. In addition to dividing the variable parts into chips,
The fixed part stores multiple program ROMs in one
This is a program that can be switched by the CPU, and specifically includes memory for character generation and multiple programs for each type of input signal that store independently configured programs for processing and controlling input signals.
The CPU switches and controls the ROM and these program ROMs, and processes and processes audio and images during playback.
a data processing circuit for controlling, a plurality of input circuits for each type of input signal for converting the input signal into character data, reading and primarily storing the input signal, and a data processing circuit for controlling the program ROM from an external circuit; The system control CPU, which controls the entire system including switching, and the memory, which stores data signals from the input circuit, are configured as variable parts.

「作用」 原理、原則など変更を要しない回路を固定部分
とし、モデルなどにより可変する回路を可変部分
として2つに分離して構成する。このとき、各入
力回路毎のプログラムROMは、データ処理回路
のCPUによつて切換え制御することにより、固
定部分の回路構成を汎用化でき、簡素化された可
変部分を、型式、使用目的、装置の価格などに応
じて変更できる。
``Operation'' The circuit is divided into two parts: the fixed part is the circuit that does not require changes in principle, and the variable part is the circuit that can be changed depending on the model. At this time, the program ROM for each input circuit can be switched and controlled by the CPU of the data processing circuit, making it possible to generalize the circuit configuration of the fixed part, and changing the simplified variable part to It can be changed depending on the price etc.

「実施例」 以下、本発明の一実施例を図面に基づき説明す
る。
"Example" Hereinafter, one example of the present invention will be described based on the drawings.

第1図において、50は固定部分、51は可変
部分である。前記固定部分50は、入力した信号
を再生するときに音声処理したり、映像処理した
り、プログラムを指令したり、スピーカやCRT
へ送るとき一時的にデータを記憶したりするデー
タ処理回路54、キヤラクタを発生するメモリ5
5、文字放送用プログラムROM60、キヤプテ
ン用プログラムROM61、パソコン用プログラ
ムROM62をもつて構成されている。
In FIG. 1, 50 is a fixed part and 51 is a variable part. The fixed part 50 performs audio processing, video processing, program commands, etc. when reproducing the input signal, and is used to connect speakers and CRTs.
a data processing circuit 54 that temporarily stores data when sending it to a memory 5 that generates characters;
5. It is composed of a teletext program ROM 60, a captain program ROM 61, and a personal computer program ROM 62.

前記可変部分51はリモコン、キーボードなど
の外部回路56の指令信号を受信し、これにより
全体のシステムを制御するシステム制御CPU5
7、文字放送用入力回路52、キヤプテン用入力
回路53、パソコン(図示せず)等で取り込んだ
データを記憶するメモリ58をもつて構成されて
いる。
The variable part 51 receives command signals from an external circuit 56 such as a remote control or a keyboard, and controls the entire system thereby.
7. It is composed of a teletext input circuit 52, a captain input circuit 53, and a memory 58 for storing data taken in by a personal computer (not shown) or the like.

第1図と第2図を対応させれば、システム制御
CPU57はマイクロプロセツサ25に相当し、
メモリ58はバンク切換リフレツシユ制御回路2
1と番組データ格納用RAM22に相当する。ま
た、前記文字放送用入力回路52は文字放送専用
回路1に相当し、前記キヤプテン用入力回路53
はキヤプテン専用回路2からキヤプテン専用プロ
グラムROM17を除いた回路に相当し、前記CG
用メモリ55はCG−ROM23に相当し、データ
処理回路54は共通回路3から文字放送専用プロ
グラムROM20、受光部30、前記マイクロプ
ロセツサ25、バンク切換リフレツシユ制御回路
21、番組データ格納用RAM22を除いた回路
に相当し、文字放送用プログラムROM60は文
字放送専用プログラムROM20に、キヤプテン
用プログラムROM61はキヤプテン専用プログ
ラムROM17に相当する。なお、第2図におけ
る受光部30とリモコン31で第1図の外部回路
56を構成している。
If Figure 1 and Figure 2 correspond, system control
CPU57 corresponds to microprocessor 25,
Memory 58 is bank switching refresh control circuit 2
1 corresponds to the RAM 22 for storing program data. Further, the teletext input circuit 52 corresponds to the teletext dedicated circuit 1, and the captain input circuit 53 corresponds to the teletext dedicated circuit 1.
corresponds to the circuit obtained by removing the captain-dedicated program ROM 17 from the captain-dedicated circuit 2, and the CG
The data processing circuit 54 corresponds to the CG-ROM 23, and the data processing circuit 54 consists of the common circuit 3 excluding the teletext-only program ROM 20, the light receiving section 30, the microprocessor 25, the bank switching refresh control circuit 21, and the program data storage RAM 22. The teletext program ROM 60 corresponds to the teletext dedicated program ROM 20, and the captain program ROM 61 corresponds to the captain dedicated program ROM 17. Note that the light receiving section 30 and the remote control 31 in FIG. 2 constitute the external circuit 56 in FIG. 1.

前記実施例では、文字放送、キヤプテン、パソ
コンのすべてを受信可能な回路として説明してい
るが、いずれか1つまたは2つとすることもでき
る。また、これらのプログラムROM60,6
1,62は、予め切換え制御用CPU59に結合
してもよいが、ROMカートリツジにより目的の
プログラムROMだけを差込み結合するようにし
てもよい。
In the above embodiment, the circuit is described as being capable of receiving all of teletext broadcasting, a captain, and a personal computer, but it is also possible to use only one or two of them. In addition, these program ROM60,6
1 and 62 may be connected to the switching control CPU 59 in advance, but it is also possible to connect only the target program ROM using a ROM cartridge.

以上のような回路構成における作用を説明す
る。すべてのプログラムROM60,61,62
が結合されている場合において、電源オフ時に、
外部回路56のリモコンによつてキヤプテンモー
ドを選択すると、その信号が受光部を経てシステ
ム制御CPU57に入力して電源をオンし、デー
タ処理回路54内のCPU59のプログラムROM
としてキヤプテン用プログラムROM61が選択
されるように、CPU59でROM切換え制御を行
う。なお、すでに文字放送モードに切換えていた
状態からキヤプテンモードを選択したときは、電
源オン処理が不要なだけで他は同様の処理が行な
われる。
The operation of the circuit configuration as described above will be explained. All program ROM60, 61, 62
is connected, when the power is turned off,
When the captain mode is selected using the remote controller of the external circuit 56, the signal is inputted to the system control CPU 57 through the light receiving section to turn on the power, and the program ROM of the CPU 59 in the data processing circuit 54 is input.
The CPU 59 performs ROM switching control so that the captain program ROM 61 is selected. Note that when the captain mode is selected from a state where the mode has already been switched to the teletext mode, the same processing is performed except that the power-on processing is not necessary.

キヤプテンモードとして電話回線の入力端子
が、キヤプテン用入力回路53内のモデム、イン
ターフエース、バツフアを経、さらにCPU57
を介してデータ処理回路54に接続される。接続
された後は、使用者がリモコンまたはキーボード
を操作して番組を要求する。要求して送られてく
る番組データ(下り信号)はデータ処理回路54
内のCPU59の指令によつてインターフエース、
バスラインを経て番組データ格納用のメモリ58
に逐次記憶してゆく。この番組データ格納用のメ
モリ58に必要なデータが記憶された後は、リモ
コンによつて電話回線入力端子をオフとしても、
電源を切らない限りそのデータは消滅しない。そ
のため、そのデータを必要に応じてTVで再生す
ることができるとともに、プリンタでプリントで
きる。
In the captain mode, the telephone line input terminal passes through the modem, interface, and buffer in the captain input circuit 53, and then is connected to the CPU 57.
It is connected to the data processing circuit 54 via. Once connected, the user operates the remote control or keyboard to request a program. The requested program data (downlink signal) is sent to the data processing circuit 54.
interface according to the instructions of the CPU 59 in the
Memory 58 for storing program data via the bus line
are memorized sequentially. After the necessary data is stored in the program data storage memory 58, even if you turn off the telephone line input terminal using the remote control,
The data will not be lost unless the power is turned off. Therefore, the data can be played back on a TV and printed on a printer if necessary.

つぎに、リモコンで文字放送モードを選択する
と、文字放送用入力回路52が作動し、かつデー
タ処理回路54内のCPU59により文字放送用
プログラムROM60が選択される。すると、テ
レビ映像信号から文字放送信号が抜きとられ、以
下、キヤプテンと略同様の操作でメモリ58に番
組データが記憶され、そのデータがCRTで再生
される。パソコン選択時も同様である。
Next, when the teletext mode is selected with the remote control, the teletext input circuit 52 is activated and the teletext program ROM 60 is selected by the CPU 59 in the data processing circuit 54. Then, the teletext signal is extracted from the television video signal, and the program data is then stored in the memory 58 in substantially the same manner as the host, and the data is played back on the CRT. The same applies when selecting a personal computer.

「発明の効果」 本発明は上述のように構成したので、可変部分
を、モデルや使用目的等に応じて交換でき、しか
も可変部分が必要最小限であるため、装置の汎用
化が容易となる。また、複数のプログラムROM
がデータ処理回路内のCPUで切換え制御される
ので、制御系が容易で、回路構成も簡単になる。
"Effects of the Invention" Since the present invention is configured as described above, the variable parts can be replaced depending on the model, purpose of use, etc., and since the variable parts are the minimum necessary, it is easy to make the device more versatile. . Also, multiple program ROMs
Switching is controlled by the CPU in the data processing circuit, which simplifies the control system and circuit configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による受信装置の一実施例を示
すブロツク図、第2図は本出願人の先の提案によ
る受信装置のブロツク図である。50……固定部
分、51……可変部分、52……文字放送用入力
回路、53……キヤプテン用入力回路、54……
データ処理回路、55……CG用メモリ、56…
…外部回路、57……システム制御CPU、58
……メモリ、59……CPU,60……文字放送
用プログラムROM、61……キヤプテン用プロ
グラムROM、62……パソコン用プログラム
ROM。
FIG. 1 is a block diagram showing an embodiment of a receiving device according to the present invention, and FIG. 2 is a block diagram of a receiving device proposed earlier by the present applicant. 50... fixed part, 51... variable part, 52... teletext input circuit, 53... captain input circuit, 54...
Data processing circuit, 55...CG memory, 56...
...External circuit, 57...System control CPU, 58
...Memory, 59...CPU, 60...Teletext program ROM, 61...Captain program ROM, 62...PC program
ROM.

Claims (1)

【特許請求の範囲】 1 キヤラクタ発生用メモリと、入力信号を処
理・制御するための独立して構成したプログラム
を記憶した入力信号の種類別の複数のプログラム
ROMと、これらのプログラムROMをCPUによ
つて切換え制御し、再生時の音声と画像を処理・
制御するデータ処理回路と、を固定部分として構
成し、 入力信号を文字データに変換して読み込み1次
的に記憶する入力信号の種類別の複数の入力回路
と、外部回路からの前記プログラムROMの切換
えを含めてシステム全体を制御するシステム制御
CPUと、前記入力回路からのデータ信号を記憶
するメモリと、を可変部分として構成してなるこ
とを特徴とする受信装置。 2 複数のプログラムROMは予めデータ処理回
路のCPUに切換可能に結合してなる特許請求の
範囲第1項記載の受信装置。 3 複数のプログラムROMはデータ処理回路の
CPUにカートリツジで結合してなる特許請求の
範囲第1項記載の受信装置。 4 入力回路はテレビ映像信号から文字放送を抜
きとる回路からなる特許請求の範囲第1項記載の
受信回路。 5 入力回路は電話回線からの下り信号を受信
し、かつ上り信号を電話回線へ伝送する変復調回
路からなる特許請求の範囲第1項記載の受信装
置。
[Claims] 1. A character generation memory and a plurality of programs for each type of input signal storing independently configured programs for processing and controlling input signals.
The CPU switches and controls the ROM and these program ROMs, and processes and processes audio and images during playback.
A data processing circuit for controlling the data processing circuit is configured as a fixed part, a plurality of input circuits for each type of input signal that converts the input signal into character data and reads it and stores it primarily, and a data processing circuit for controlling the program ROM from an external circuit. System control that controls the entire system including switching
A receiving device comprising a CPU and a memory for storing data signals from the input circuit as variable parts. 2. The receiving device according to claim 1, wherein the plurality of program ROMs are switchably coupled to the CPU of the data processing circuit in advance. 3 Multiple program ROMs are used for data processing circuits.
2. A receiving device according to claim 1, which is coupled to a CPU using a cartridge. 4. The receiving circuit according to claim 1, wherein the input circuit comprises a circuit for extracting teletext from a television video signal. 5. The receiving device according to claim 1, wherein the input circuit comprises a modulation/demodulation circuit that receives a down signal from a telephone line and transmits an up signal to the telephone line.
JP62048346A 1987-03-03 1987-03-03 Receiver Granted JPS63215138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62048346A JPS63215138A (en) 1987-03-03 1987-03-03 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62048346A JPS63215138A (en) 1987-03-03 1987-03-03 Receiver

Publications (2)

Publication Number Publication Date
JPS63215138A JPS63215138A (en) 1988-09-07
JPH0531340B2 true JPH0531340B2 (en) 1993-05-12

Family

ID=12800823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62048346A Granted JPS63215138A (en) 1987-03-03 1987-03-03 Receiver

Country Status (1)

Country Link
JP (1) JPS63215138A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0292249U (en) * 1989-01-10 1990-07-23

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559213A (en) * 1978-06-30 1980-01-23 Fujitsu Ltd Communication control unit
JPS5894255A (en) * 1981-11-30 1983-06-04 Toshiba Corp Multiplexing information transmission device
JPS59178543A (en) * 1983-03-30 1984-10-09 Fujitsu Ltd Communication controlling device which can execute relative-address-formed program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559213A (en) * 1978-06-30 1980-01-23 Fujitsu Ltd Communication control unit
JPS5894255A (en) * 1981-11-30 1983-06-04 Toshiba Corp Multiplexing information transmission device
JPS59178543A (en) * 1983-03-30 1984-10-09 Fujitsu Ltd Communication controlling device which can execute relative-address-formed program

Also Published As

Publication number Publication date
JPS63215138A (en) 1988-09-07

Similar Documents

Publication Publication Date Title
EP0366871A2 (en) Apparatus for processing video signal
US6831661B1 (en) Projection display apparatus, display method for same and image display apparatus
JPH0531340B2 (en)
JPH1155569A (en) Display control circuit
JPS63215180A (en) Receiver
JPS62219881A (en) Multifunctional tv receiving set
JPS63215179A (en) Receiver
JP3290744B2 (en) Control method of CRT display device
JPS63215187A (en) Receiver
JPS63155882A (en) Captain and teletext receiver
JPH0520948B2 (en)
JPH0520951B2 (en)
JPH0292083A (en) Teletext broadcast receiver
JPS63157587A (en) Teletext receiver
KR100284179B1 (en) VG-Mode Graphic Data Converter
JP2002271751A (en) Display control method and device
JP2537250B2 (en) Information signal processor
JPH01135880U (en)
JPS63189083A (en) Teletext receiver
JPS63189069A (en) Teletext receiver
JPS63189074A (en) Teletext receiver
JPS63189067A (en) Teletext receiver
JPS63189075A (en) Teletext receiver
JPS63189068A (en) Teletext receiver
JPS6210981A (en) Television text broadcasting receiver