JPH0530441A - デイジタルテレビジヨン受信機 - Google Patents
デイジタルテレビジヨン受信機Info
- Publication number
- JPH0530441A JPH0530441A JP18613491A JP18613491A JPH0530441A JP H0530441 A JPH0530441 A JP H0530441A JP 18613491 A JP18613491 A JP 18613491A JP 18613491 A JP18613491 A JP 18613491A JP H0530441 A JPH0530441 A JP H0530441A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- picture
- circuit
- slave
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 本発明は、子画面を表示することができるデ
ィジタルテレビジョン受信機に適用して好適な機器に関
するもので、子画面のシステムクロックが、親画面のシ
ステムクロックに対する影響で、親画面上に出るドット
の妨害をなくし、最適な画質が得られるようになされた
ディジタルテレビジョン受信機を提供しようとするもの
である。 【構成】 ディジタル変換回路部５の子画面Ａ／Ｄ変換
回路８の入力の前に子画面水平同期信号切り換え回路１
４を設け、子画面がＯＦＦの状態の時に、親画面と同じ
水平同期信号が子画面Ａ／Ｄ変換回路８に入力されるよ
うにし、子画面システムクロック７が親画面システムク
ロック９に対する影響をなくし、最適な画質が得られる
効果を有する。
ィジタルテレビジョン受信機に適用して好適な機器に関
するもので、子画面のシステムクロックが、親画面のシ
ステムクロックに対する影響で、親画面上に出るドット
の妨害をなくし、最適な画質が得られるようになされた
ディジタルテレビジョン受信機を提供しようとするもの
である。 【構成】 ディジタル変換回路部５の子画面Ａ／Ｄ変換
回路８の入力の前に子画面水平同期信号切り換え回路１
４を設け、子画面がＯＦＦの状態の時に、親画面と同じ
水平同期信号が子画面Ａ／Ｄ変換回路８に入力されるよ
うにし、子画面システムクロック７が親画面システムク
ロック９に対する影響をなくし、最適な画質が得られる
効果を有する。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン受信機にお
いて、アナログビデオ信号をディジタル変換処理するデ
ィジタルテレビジョン受信機などに適用して好適なもの
である。
いて、アナログビデオ信号をディジタル変換処理するデ
ィジタルテレビジョン受信機などに適用して好適なもの
である。
【０００２】
【従来の技術】近年、ディジタルテレビジョン受信機
は、映像信号を一度ディジタル化して各種処理を行な
い、アナログ信号のまま各種処理を行なっているアナロ
グテレビ受信機ではできなかった複雑な信号処理や、信
号記憶が利用できるようになっている。
は、映像信号を一度ディジタル化して各種処理を行な
い、アナログ信号のまま各種処理を行なっているアナロ
グテレビ受信機ではできなかった複雑な信号処理や、信
号記憶が利用できるようになっている。
【０００３】以下に従来のディジタルテレビジョン受信
機について説明する。図２は従来のディジタルテレビジ
ョン受信機の水平同期信号分離回路基本構成例を示すも
のである。図２において、１は親画面同期信号分離回
路、２はＰＬＬ回路、３は子画面同期信号分離回路、４
はＰＬＬ回路、５はディジタル変換回路部、６は親画面
Ａ／Ｄ変換回路、７は親画面システムクロック、８は子
画面Ａ／Ｄ変換回路、９は子画面システムクロック、１
０はメモリ−，信号処理演算回路部、１１はＤ／Ａ変換
回路、１２は偏向系回路、１３は受像管回路部である。
機について説明する。図２は従来のディジタルテレビジ
ョン受信機の水平同期信号分離回路基本構成例を示すも
のである。図２において、１は親画面同期信号分離回
路、２はＰＬＬ回路、３は子画面同期信号分離回路、４
はＰＬＬ回路、５はディジタル変換回路部、６は親画面
Ａ／Ｄ変換回路、７は親画面システムクロック、８は子
画面Ａ／Ｄ変換回路、９は子画面システムクロック、１
０はメモリ−，信号処理演算回路部、１１はＤ／Ａ変換
回路、１２は偏向系回路、１３は受像管回路部である。
【０００４】以上のように構成されたディジタルテレビ
ジョン受信機について、以下その動作について説明す
る。まず親画面複合映像信号は、親画面同期信号分離回
路２に入力され、ＰＬＬ回路２に入力され水平同期信号
が出力される。上記水平同期信号はディジタル変換回路
部５の親画面Ａ／Ｄ変換回路６に入力され親画面システ
ムクロック７にしたがってサンプリングされる。
ジョン受信機について、以下その動作について説明す
る。まず親画面複合映像信号は、親画面同期信号分離回
路２に入力され、ＰＬＬ回路２に入力され水平同期信号
が出力される。上記水平同期信号はディジタル変換回路
部５の親画面Ａ／Ｄ変換回路６に入力され親画面システ
ムクロック７にしたがってサンプリングされる。
【０００５】ディジタル化された親画面水平同期信号
は、同様に処理をされた子画面水平同期信号とともに、
メモり−，信号処理演算回路部１０に入力され、次にＤ
／Ａ変換回路１１に入力される。 Ｄ／Ａ変換されたア
ナログ信号は偏向系回路１２に入力され、受像管回路１
３に加えられる。
は、同様に処理をされた子画面水平同期信号とともに、
メモり−，信号処理演算回路部１０に入力され、次にＤ
／Ａ変換回路１１に入力される。 Ｄ／Ａ変換されたア
ナログ信号は偏向系回路１２に入力され、受像管回路１
３に加えられる。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、子画面がＯＦＦの状態であっても子画面
複合映像信号は子画面同期信号分離回路で処理され、Ｐ
ＬＬ回路を通り、子画面Ａ／Ｄ変換回路で子画面システ
ムクロックにしたがってサンプリングされる。その際、
子画面システムクロックが親画面システムクロックにク
ロスト−クして、親画面システムクロックを微妙に乱し
す場合がある。その他、親画面システムクロックは、親
画面のＡ／Ｄ変換のサンプリングクロック、各種ディジ
タル信号処理用のクロック、Ｄ／Ａ変換用のサンプリン
グクロック等に使用されており、親画面システムクロッ
クが微妙にに乱れることにより、上記ディジタル信号処
理動作を乱す場合がある。
来の構成では、子画面がＯＦＦの状態であっても子画面
複合映像信号は子画面同期信号分離回路で処理され、Ｐ
ＬＬ回路を通り、子画面Ａ／Ｄ変換回路で子画面システ
ムクロックにしたがってサンプリングされる。その際、
子画面システムクロックが親画面システムクロックにク
ロスト−クして、親画面システムクロックを微妙に乱し
す場合がある。その他、親画面システムクロックは、親
画面のＡ／Ｄ変換のサンプリングクロック、各種ディジ
タル信号処理用のクロック、Ｄ／Ａ変換用のサンプリン
グクロック等に使用されており、親画面システムクロッ
クが微妙にに乱れることにより、上記ディジタル信号処
理動作を乱す場合がある。
【０００７】その一例として、親画面の画像にドット上
の妨害が発生するというような問題点が経験されてい
る。
の妨害が発生するというような問題点が経験されてい
る。
【０００８】本発明は上記従来の問題点を解決するもの
で、子画面システムクロックが親画面システムクロック
にクロスト−クしないように、子画面水平同期信号切り
換え装置を提供しようとするものである。
で、子画面システムクロックが親画面システムクロック
にクロスト−クしないように、子画面水平同期信号切り
換え装置を提供しようとするものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の子画面水平同期信号切り換え装置は、子画面
がＯＮであるのかＯＦＦであるのかを判別し、子画面が
ＯＦＦ状態の判定の時には、子画面Ａ／Ｄ変換回路に入
力される子画面の水平同期信号を親画面の水平同期信号
に切り換えてやる装置を設けるようにする。
に本発明の子画面水平同期信号切り換え装置は、子画面
がＯＮであるのかＯＦＦであるのかを判別し、子画面が
ＯＦＦ状態の判定の時には、子画面Ａ／Ｄ変換回路に入
力される子画面の水平同期信号を親画面の水平同期信号
に切り換えてやる装置を設けるようにする。
【００１０】
【作用】本発明は上記した構成によって、子画面がＯＦ
Ｆの状態のときには、子画面の水平同期信号を親画面の
水平同期信号に切り換えてやることにより、子画面シス
テムクロックが、親画面システムクロックにクロスト−
クしなくなり、親画面の画像にドット上の妨害が発生す
るというような問題をなくすことができる。
Ｆの状態のときには、子画面の水平同期信号を親画面の
水平同期信号に切り換えてやることにより、子画面シス
テムクロックが、親画面システムクロックにクロスト−
クしなくなり、親画面の画像にドット上の妨害が発生す
るというような問題をなくすことができる。
【００１１】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１２】図１において、１は親画面同期信号分離回
路、２はＰＬＬ回路、３は子画面同期信号分離回路、４
はＰＬＬ回路、５はディジタル変換回路部、６は親画面
Ａ／Ｄ変換回路、７は親画面システムクロック、８は子
画面Ａ／Ｄ変換回路、９は子画面システムクロック、１
０はメモリ−，信号処理演算回路部、１１はＤ／Ａ変換
回路、１２は偏向系回路、１３は受像管回路部、１４は
子画面水平同期信号切り換え装置である。
路、２はＰＬＬ回路、３は子画面同期信号分離回路、４
はＰＬＬ回路、５はディジタル変換回路部、６は親画面
Ａ／Ｄ変換回路、７は親画面システムクロック、８は子
画面Ａ／Ｄ変換回路、９は子画面システムクロック、１
０はメモリ−，信号処理演算回路部、１１はＤ／Ａ変換
回路、１２は偏向系回路、１３は受像管回路部、１４は
子画面水平同期信号切り換え装置である。
【００１３】以上のように構成されたディジタルテレビ
ジョン受信機について、図１を用いてその動作を説明す
る。
ジョン受信機について、図１を用いてその動作を説明す
る。
【００１４】まず子画面がＯＮの状態の時、子画面水平
同期信号切り換え装置１４は、端子２に接続される。次
に親画面複合映像信号は、親画面同期信号分離回路２に
入力され、ＰＬＬ回路２に入力され水平同期信号が出力
される。上記水平同期信号はディジタル変換回路部５の
親画面Ａ／Ｄ変換回路６に入力され親画面システムクロ
ック７にしたがってサンプリングされる。ディジタル化
された親画面水平同期信号は、同様に処理をされた子画
面水平同期信号とともに、メモリ−，信号処理演算回路
部１０に入力され、次にＤ／Ａ変換回路１１に入力され
る。Ｄ／Ａ変換されたアナログ信号は偏向系回路１２に
入力され、受像管回路１３に加えられる。
同期信号切り換え装置１４は、端子２に接続される。次
に親画面複合映像信号は、親画面同期信号分離回路２に
入力され、ＰＬＬ回路２に入力され水平同期信号が出力
される。上記水平同期信号はディジタル変換回路部５の
親画面Ａ／Ｄ変換回路６に入力され親画面システムクロ
ック７にしたがってサンプリングされる。ディジタル化
された親画面水平同期信号は、同様に処理をされた子画
面水平同期信号とともに、メモリ−，信号処理演算回路
部１０に入力され、次にＤ／Ａ変換回路１１に入力され
る。Ｄ／Ａ変換されたアナログ信号は偏向系回路１２に
入力され、受像管回路１３に加えられる。
【００１５】次に子画面がＯＦＦの状態の時、子画面水
平同期信号切り換え装置１４は、端子１に接続される。
次に親画面複合映像信号は、親画面同期信号分離回路２
に入力され、ＰＬＬ回路２に入力され水平同期信号が出
力される。上記水平同期信号はディジタル変換回路部５
の親画面Ａ／Ｄ変換回路６と、子画面水平同期切り換え
装置１４を通して子画面Ａ／Ｄ変換回路８に入力され
る。親画面Ａ／Ｄ変換回路６と、子画面Ａ／Ｄ変換回路
８は、それぞれの親画面システムクロック７と子画面シ
ステムクロック９にしたがってサンプリングされる。デ
ィジタル化された親画面水平同期信号と、子画面水平同
期信号は、メモリ−，信号処理演算回路部１０に入力さ
れ、次にＤ／Ａ変換回路１１に入力される。Ｄ／Ａ変換
されたアナログ信号は偏向系回路１２入力され、受像管
回路１３加えられる。
平同期信号切り換え装置１４は、端子１に接続される。
次に親画面複合映像信号は、親画面同期信号分離回路２
に入力され、ＰＬＬ回路２に入力され水平同期信号が出
力される。上記水平同期信号はディジタル変換回路部５
の親画面Ａ／Ｄ変換回路６と、子画面水平同期切り換え
装置１４を通して子画面Ａ／Ｄ変換回路８に入力され
る。親画面Ａ／Ｄ変換回路６と、子画面Ａ／Ｄ変換回路
８は、それぞれの親画面システムクロック７と子画面シ
ステムクロック９にしたがってサンプリングされる。デ
ィジタル化された親画面水平同期信号と、子画面水平同
期信号は、メモリ−，信号処理演算回路部１０に入力さ
れ、次にＤ／Ａ変換回路１１に入力される。Ｄ／Ａ変換
されたアナログ信号は偏向系回路１２入力され、受像管
回路１３加えられる。
【００１６】以上のように本実施例によれば、子画面が
ＯＦＦの状態において、子画面水平同期信号切り換え装
置１４設けることにより、親画面の水平同期信号が子画
面Ａ／Ｄ変換回路８に入力され、子画面システムクロッ
クが親画面システムクロックにクロスト−クして、親画
面システムクロックを微妙に乱しすという問題がなくな
り、親画面上でドットの妨害を削除することができる。
ＯＦＦの状態において、子画面水平同期信号切り換え装
置１４設けることにより、親画面の水平同期信号が子画
面Ａ／Ｄ変換回路８に入力され、子画面システムクロッ
クが親画面システムクロックにクロスト−クして、親画
面システムクロックを微妙に乱しすという問題がなくな
り、親画面上でドットの妨害を削除することができる。
【００１７】
【発明の効果】以上のように本発明は、子画面水平同期
信号切り換え装置を設けることにより、親画面と子画面
のそれぞれのシステムクロックとのクロスト−クがなく
なり、画面上で面ドットを削除することができる優れた
ディジタルテレビジョン受信機を実現できるものであ
る。
信号切り換え装置を設けることにより、親画面と子画面
のそれぞれのシステムクロックとのクロスト−クがなく
なり、画面上で面ドットを削除することができる優れた
ディジタルテレビジョン受信機を実現できるものであ
る。
【図１】図１は本発明の一実施例におけるディジタルテ
レビジョン受信機の水平同期信号分離回路基本構成図
レビジョン受信機の水平同期信号分離回路基本構成図
【図２】図２は従来のディジタルテレビ受信機の水平同
期信号分離回路基本構成図
期信号分離回路基本構成図
１ 親画面同期信号分離回路 ２ ＰＬＬ回路 ３ 子画面同期信号分離回路 ４ ＰＬＬ回路 ５ ディジタル変換回路部 ６ 親画面Ａ／Ｄ変換回路 ７ 親画面システムクロック ８ 子画面Ａ／Ｄ変換回路 ９ 子画面システムクロック １０ メモリ−，信号処理演算回路部 １１ Ｄ／Ａ変換回路 １２ 偏向系回路 １３ 受像管回路部 １４ 子画面水平同期信号切り換え回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 親画面システムクロックと子画面システ
ムロックと、メモリー・信号処理演算回路部からなるデ
ィジタル変換回路部と、子画面ＯＮ・ＯＦＦ判別回路部
と、子画面ＯＮ・ＯＦＦ判別回路部からの判定により親
画面水平同期信号と子画面の水平同期信号を切り替える
装置とを備えたことを特徴とするディジタルテレビジョ
ン受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18613491A JPH0530441A (ja) | 1991-07-25 | 1991-07-25 | デイジタルテレビジヨン受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18613491A JPH0530441A (ja) | 1991-07-25 | 1991-07-25 | デイジタルテレビジヨン受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0530441A true JPH0530441A (ja) | 1993-02-05 |
Family
ID=16182970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18613491A Pending JPH0530441A (ja) | 1991-07-25 | 1991-07-25 | デイジタルテレビジヨン受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0530441A (ja) |
-
1991
- 1991-07-25 JP JP18613491A patent/JPH0530441A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6489683A (en) | Television receiver | |
| JPH0530441A (ja) | デイジタルテレビジヨン受信機 | |
| KR960001516B1 (ko) | 화상압축처리장치 | |
| JPH05145867A (ja) | デイジタルテレビジヨン受信機 | |
| JPH05268543A (ja) | ピクチャ・イン・ピクチャシステム | |
| KR0143167B1 (ko) | 와이드 스크린 텔레비젼 수상기에서의 두화면 표시 회로 | |
| JP2667599B2 (ja) | 多画面表示機能付テレビジョン受像機 | |
| KR100202542B1 (ko) | 영상신호처리기의 휘도/색신호 분리회로 | |
| KR100285893B1 (ko) | 주사선 변환기능을 이용한 화면분할 표시장치 | |
| JPS6212282A (ja) | カラ−テレビジヨン受信機 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JPS6378680A (ja) | 映像出力装置 | |
| KR940001390Y1 (ko) | 픽쳐 인 픽쳐 시스템 | |
| KR100218193B1 (ko) | 컴퓨터 신호변환기능을 갖는 텔레비젼 수상기 | |
| KR960001151B1 (ko) | 영상 기기의 동영상 정지 장치 | |
| JPH01135885U (ja) | ||
| JPH07231406A (ja) | 字幕移動機能付き子画面表示回路 | |
| JPH0147954B2 (ja) | ||
| JPH0514761A (ja) | カラーテレビジヨン受像機 | |
| JPH0638181A (ja) | テレビジョン受像機 | |
| JPH07135620A (ja) | 第二世代ｅｄｔｖ信号デコード装置 | |
| JPH077662A (ja) | テレビ受像機 | |
| JPS63283281A (ja) | 映像出力装置 | |
| JPH0746504A (ja) | 子画面表示回路 | |
| JPH0646347A (ja) | テレビジョン受像機 |