JPH05304294A - Thin film transistor - Google Patents

Thin film transistor

Info

Publication number
JPH05304294A
JPH05304294A JP4107107A JP10710792A JPH05304294A JP H05304294 A JPH05304294 A JP H05304294A JP 4107107 A JP4107107 A JP 4107107A JP 10710792 A JP10710792 A JP 10710792A JP H05304294 A JPH05304294 A JP H05304294A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
niobium
tantalum
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4107107A
Other languages
Japanese (ja)
Other versions
JP2835240B2 (en
Inventor
Yuuki Ishida
夕起 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10710792A priority Critical patent/JP2835240B2/en
Publication of JPH05304294A publication Critical patent/JPH05304294A/en
Application granted granted Critical
Publication of JP2835240B2 publication Critical patent/JP2835240B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent peeling of a first conductive layer at the time when a transparent conductive layer or the first conductive layer is heated, by providing a barrier layer between the transparent conductive layer and the first conductive layer consisting of two layers of a lower part of niobium and an upper part of alpha-tantalum. CONSTITUTION:A transparent conductive layer 2 is formed on a substrate 1, and a barrier layer 3 is formed on the transparent conductive layer 2. The barrier layer is composed of primarily oxide niobium which is slow in dispersion speed of oxygen and does not react with oxygen, or has almost the same volume even after reaction, if reaction happens. A first conductive layer 4 is formed on the barrier layer 3. The first conductive layer consists of a conductive layer lower part 4a composed of niobium, and a conductive layer upper part 4b composed of tantalum of alpha phase. As a result, it is possible to suppress the volume expansion, which is caused by oxidization, of the conductive layer lower part 4a, and to prevent peeling off of the conductive layer lower part 4a, even if the transparent conductive layer 2 or the first conductive layer 4 is heated, at the time when an active matrix-type liquid crystal display device is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタに関
し、特にアクティブマトリックス型液晶表示装置などに
好適に用いることができる薄膜トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly to a thin film transistor which can be preferably used in an active matrix type liquid crystal display device and the like.

【0002】[0002]

【従来の技術およびその問題点】従来のアクティブマト
リックス型液晶表示装置などに用いられている薄膜トラ
ンジスタの断面形状を図2に示す。なお、図面が複雑化
するのを避けるためにハッチングは省略する。図2にお
いて、21はガラス基板などから成る基板、22はゲー
ト電極となる第一の導電層、23はゲート絶縁膜となる
絶縁層、24はチャネル層となる第一の半導体層、25
はオーミックコンタクト層となる第二の半導体層、26
はソース・ドレイン電極となる第二の導電層であり、第
一の半導体層24上には、ソース・ドレイン電極26と
第二の半導体層25をエッチングして分割する際のスト
ッパー層27が設けられており、このエッチングのスト
ッパー層27は、例えば窒化シリコン膜などで形成され
る。
2. Description of the Related Art FIG. 2 shows a cross-sectional shape of a thin film transistor used in a conventional active matrix type liquid crystal display device or the like. Hatching is omitted to avoid making the drawing complicated. In FIG. 2, 21 is a substrate made of a glass substrate or the like, 22 is a first conductive layer to be a gate electrode, 23 is an insulating layer to be a gate insulating film, 24 is a first semiconductor layer to be a channel layer, 25
Is a second semiconductor layer serving as an ohmic contact layer, 26
Is a second conductive layer serving as a source / drain electrode, and a stopper layer 27 for dividing the source / drain electrode 26 and the second semiconductor layer 25 by etching is provided on the first semiconductor layer 24. The stopper layer 27 for this etching is formed of, for example, a silicon nitride film.

【0003】この薄膜トランジスタは、ゲート電極22
に走査信号を供給して、ソース・ドレイン電極26間を
導通させると共に、ドレイン電極26から第一の半導体
層24、およびソース電極26を経由して、このソース
電極26に接続された画素電極(不図示)などに画像信
号などを供給するものである。
This thin film transistor has a gate electrode 22.
To the pixel electrode connected to the source electrode 26 via the first semiconductor layer 24 and the source electrode 26, while electrically connecting the source / drain electrode 26 to the pixel electrode ( An image signal or the like is supplied to (not shown) or the like.

【0004】上述の第一の導電層22は、耐蝕性や陽極
酸化膜形成の容易性などから一般にタンタル(Ta)な
どで形成される。すなわち、この種のトランジスタで
は、第一の導電層22をパターニングした後にも、トラ
ンジスタが完成するまでには各種エッチング液を用いた
工程がある。このような工程で、第一の導電層22が浸
食されないようにするために耐食性に優れた酸化タンタ
ル(TaOX )膜を容易に形成することができるタンタ
ルを用いるのが一般的である。タンタルを用いて第一の
導電層22を形成する場合、スパッタリング法で基板2
1上の全面にタンタルを被着して、所定部分だけが残る
ように他の部分をエッチング除去することによりパター
ニングしていた。
The above-mentioned first conductive layer 22 is generally formed of tantalum (Ta) or the like because of its corrosion resistance and ease of forming an anodic oxide film. That is, in this type of transistor, even after the first conductive layer 22 is patterned, there are steps using various etching solutions until the transistor is completed. In such a process, it is common to use tantalum, which can easily form a tantalum oxide (TaO x ) film having excellent corrosion resistance, in order to prevent the first conductive layer 22 from being corroded. When the first conductive layer 22 is formed using tantalum, the substrate 2 is formed by the sputtering method.
Tantalum was deposited on the entire surface of No. 1 and patterned by etching away other portions so that only predetermined portions remained.

【0005】ところが、この従来の薄膜トランジスタで
は、第一の導電層22を、バルク状のタンタルをターゲ
ットにして、ガラス基板21上に直接スパッタリングし
て形成することから、このタンタル層は正方晶のβ−タ
ンタルとなる。β−タンタルは、比抵抗が180〜20
0μΩ・cmと大きい。一方、比抵抗の小さい体心立方
のα−タンタルも知られているが、α−タンタルを安定
して製造するための製造法は未だに確立されていない。
アクティブマトリックス型液晶表示装置などに用いられ
るトランジスタのゲート電極22に比抵抗の大きい材料
を用いると、駆動回路(不図示)から遠方になるにつれ
て信号の遅延が発生することから、第一の導電層22の
幅を広くしなければならず、高精細化が困難であるとい
う問題が付きまとう。
However, in this conventional thin film transistor, since the first conductive layer 22 is formed by directly sputtering on the glass substrate 21 by using bulk tantalum as a target, the tantalum layer is a tetragonal β. -It becomes tantalum. β-tantalum has a specific resistance of 180 to 20
It is as large as 0 μΩ · cm. On the other hand, body-centered cubic α-tantalum having a small specific resistance is also known, but a manufacturing method for stably manufacturing α-tantalum has not been established yet.
When a material having a large specific resistance is used for the gate electrode 22 of a transistor used in an active matrix liquid crystal display device or the like, a signal delay occurs as the distance from a drive circuit (not shown) increases. Since the width of 22 must be widened, there is a problem that it is difficult to achieve high definition.

【0006】そこで、本発明者は、特願平3−3076
16号において、タンタル層を形成する前に、体心立方
のニオブ(Nb)層を形成し、このニオブ層を下地層と
してタンタル層を連続して形成すると、体心立方のα−
タンタル層を安定して形成できることを開示した。
Therefore, the inventor of the present invention has filed Japanese Patent Application No. 3-3076.
In No. 16, a body-centered cubic niobium (Nb) layer is formed before the tantalum layer is formed, and the tantalum layer is continuously formed using this niobium layer as a base layer.
It has been disclosed that the tantalum layer can be stably formed.

【0007】一方、アクティブマトリックス型液晶表示
装置などを形成する場合、ゲート電極の直下部に、画素
電極を形成するための透明導電層が存在することがあ
る。この透明導電層は、酸化錫(SnO2 )や酸化イン
ジウム錫(ITO)などで形成されるが、透明導電層上
にニオブ層を形成して、400℃以上の熱を加えると、
透明導電層とニオブ層との界面で反応が起き、ニオブ層
とタンタル層が剥離するという問題を誘発した。これ
は、透明導電層内の酸素原子がニオブ層内に拡散し、そ
の酸素原子が加熱されたことにより、ニオブ(Nb)と
反応して酸化ニオブ(NbOX )となり、体積が急激に
膨張したことによるものと考えられる。
On the other hand, when forming an active matrix type liquid crystal display device or the like, a transparent conductive layer for forming a pixel electrode may exist immediately below the gate electrode. This transparent conductive layer is formed of tin oxide (SnO 2 ) or indium tin oxide (ITO). When a niobium layer is formed on the transparent conductive layer and heat of 400 ° C. or higher is applied,
A reaction occurred at the interface between the transparent conductive layer and the niobium layer, which caused a problem that the niobium layer and the tantalum layer were separated. This is because the oxygen atoms in the transparent conductive layer diffused into the niobium layer and the oxygen atoms were heated to react with niobium (Nb) to become niobium oxide (NbO x ), and the volume expanded rapidly. It is thought that this is due to a matter.

【0008】[0008]

【課題を解決するための手段】本発明は、このような従
来技術の問題点に鑑みて成されたものであり、その特徴
とするところは、基板上にゲート電極の下地層となる透
明導電層、ゲート電極となる第一の導電層、ゲート絶縁
膜となる絶縁層、およびチャネル層となる第一の半導体
層を順次積層して設けると共に、この第一の半導体層上
にオーミックコンタクト層となる第二の半導体層とソー
ス・ドレイン電極となる第二の導電層を分割して設けた
薄膜トランジスタにおいて、前記第一の導電層をニオブ
から成る下層導電層とα−タンタルから成る上層導電層
との二層構造にすると共に、この第一の導電層と前記透
明導電層との間にバリヤ層を設けた点にあり、このバリ
ヤ層は好適には、酸化ニオブ、窒化ニオブ、珪化モリブ
デン、もしくはパラジウムのいずれかから成る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems of the prior art, and is characterized in that a transparent conductive film serving as a base layer of a gate electrode is formed on a substrate. Layer, a first conductive layer to be a gate electrode, an insulating layer to be a gate insulating film, and a first semiconductor layer to be a channel layer are sequentially laminated and provided, and an ohmic contact layer is provided on the first semiconductor layer. In a thin film transistor in which a second semiconductor layer formed of and a second conductive layer serving as a source / drain electrode are provided separately, the first conductive layer includes a lower conductive layer made of niobium and an upper conductive layer made of α-tantalum. And a barrier layer is provided between the first conductive layer and the transparent conductive layer, and the barrier layer is preferably niobium oxide, niobium nitride, molybdenum silicide, or Pa Consisting of any of the indium.

【0009】[0009]

【作用】上記のように、透明導電層と第一の導電層との
間にバリヤ層を設けると、透明導電層や第一の導電層が
加熱された場合でも第一の導電層が剥離することはな
い。すなわち、バリヤ層は、酸素の拡散速度が遅く、且
つ酸素と反応しないか反応しても体積がそれほど変わら
ないもので形成され、したがってニオブ層の酸化による
体積膨張を抑制して、ニオブ層の剥離を防止できる。も
って、ゲート電極の下地層に透明導電層が形成された薄
膜トランジスタでも、ゲート電極に比抵抗の小さいα−
タンタルを用いることができる。
When the barrier layer is provided between the transparent conductive layer and the first conductive layer as described above, the first conductive layer peels off even when the transparent conductive layer or the first conductive layer is heated. There is no such thing. That is, the barrier layer is formed of a material that has a slow oxygen diffusion rate and that does not react with oxygen or whose volume does not change significantly even when it reacts, and therefore suppresses the volume expansion due to the oxidation of the niobium layer and removes the niobium layer. Can be prevented. Therefore, even in a thin film transistor in which a transparent conductive layer is formed as an underlayer of a gate electrode, α- with a low specific resistance is used for the gate electrode.
Tantalum can be used.

【0010】[0010]

【実施例】以下、本発明を添付図面に基づき詳細に説明
する。図1は、本発明に係る薄膜トランジスタの一実施
例を示す断面図であり、1は基板、2は透明導電層、3
はバリヤ層、4は第一の導電層、5は絶縁層、6は第一
の半導体層、7は第二の半導体層、8は第二の導電層で
ある。
The present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a sectional view showing an embodiment of the thin film transistor according to the present invention, in which 1 is a substrate, 2 is a transparent conductive layer, and 3 is a transparent conductive layer.
Is a barrier layer, 4 is a first conductive layer, 5 is an insulating layer, 6 is a first semiconductor layer, 7 is a second semiconductor layer, and 8 is a second conductive layer.

【0011】前記基板1は、例えば#7059基板など
のガラス基板から成る。
The substrate 1 is made of a glass substrate such as # 7059 substrate.

【0012】前記基板1上には、透明導電層2が形成さ
れている。この透明導電層2は、酸化錫(SnO2 )や
酸化インジウム錫(ITO)などから成り、スパッタリ
ング法などによって厚み1000Å程度に形成される。
この透明導電層2は、本来アクティブマトリックス型液
晶表示装置の画素電極を形成するために設けるものであ
るが、製造工程を簡略化させるために、ゲート電極の下
層部分も除去せずに残されたりするものである。
A transparent conductive layer 2 is formed on the substrate 1. The transparent conductive layer 2 is made of tin oxide (SnO 2 ) or indium tin oxide (ITO) and is formed to have a thickness of about 1000Å by a sputtering method or the like.
The transparent conductive layer 2 is originally provided to form a pixel electrode of an active matrix type liquid crystal display device, but in order to simplify the manufacturing process, the lower layer portion of the gate electrode is left without being removed. To do.

【0013】前記透明導電層2上には、バリヤ層3が形
成される。このバリヤ層3に要求される条件としては、
酸素の拡散係数が小さいものであること、および酸素と
反応しないか、反応したとしても体積があまり変わらな
いことである。このような条件を満たす材料として、酸
化ニオブ、窒化ニオブなどのニオブ化合物、珪化モリブ
デン、あるいはパラジウム(Pd)などがある。このバ
リヤ層3を酸化ニオブや窒化ニオブで形成する場合は、
アルゴン(Ar)ガス中に、酸素ガス(O2 )の場合は
2%以下となり、窒素ガス(N2 )の場合は25%以下
となるように混入させ、バルク状のニオブなどをターゲ
ット材にして反応性スパッタリングを行うことにより形
成する。また、バリヤ層3を珪化モリブデンで形成する
場合は、珪化モリブデンのターゲット材を用いてスパッ
タリングした後、連続成膜でニオブ層とタンタル層を形
成する。このようなバリヤ層3は、比抵抗が160〜2
00μΩcm程度とあまり小さくないので、例えば30
0Å以下の厚みとなるようにできる限り薄く形成するこ
とが望ましい。
A barrier layer 3 is formed on the transparent conductive layer 2. The conditions required for this barrier layer 3 are:
The oxygen diffusion coefficient is small, and it does not react with oxygen, or the volume does not change much even if it reacts. Materials that satisfy such conditions include niobium oxide, niobium nitride and other niobium compounds, molybdenum silicide, and palladium (Pd). When the barrier layer 3 is made of niobium oxide or niobium nitride,
In the argon (Ar) gas, oxygen gas (O 2 ) is mixed at 2% or less and nitrogen gas (N 2 ) is mixed at 25% or less, and bulk niobium or the like is used as a target material. Formed by reactive sputtering. When forming the barrier layer 3 with molybdenum silicide, the niobium layer and the tantalum layer are formed by continuous film formation after sputtering using a molybdenum silicide target material. Such a barrier layer 3 has a specific resistance of 160 to 2
Since it is not so small as about 00 μΩcm, for example, 30
It is desirable to form as thin as possible so that the thickness is 0 Å or less.

【0014】前記バリヤ層3上には、第一の導電層4が
形成される。この第一の導電層4は、ニオブから成る下
層導電層4aとα−タンタルから成る上層導電層4bで
構成される。ニオブから成る下層導電層4aは、タンタ
ルから成る上層導電層4bをα相にするために形成され
る。すなわち、ニオブは体心立方であり、このニオブか
ら成る下層半導体層4a上に、連続してタンタル層を形
成すると、このタンタルもα相の体心立方にすることが
できる。α−タンタルは、比抵抗が約23μΩcmと極
めて小さく、トランジスタのゲート電極としては申し分
ない。なお、バリヤ層3を酸化ニオブや窒化ニオブなど
のニオブ化合物で形成するとともに、第一の導電層4の
下層導電層4aをニオブで形成する場合、ニオブをター
ゲット材にしてスパタリング装置内に酸素ガスや窒素ガ
スを導入して、バリヤ層3を形成した後、酸素ガスや窒
素ガスの導入を停止して下層導電層4aを連続して形成
することができる。この場合、バリヤ層3の組成比は連
続的に、もしくは段階的に変更してもよい。
A first conductive layer 4 is formed on the barrier layer 3. The first conductive layer 4 is composed of a lower conductive layer 4a made of niobium and an upper conductive layer 4b made of α-tantalum. The lower conductive layer 4a made of niobium is formed so that the upper conductive layer 4b made of tantalum has an α phase. That is, niobium is body-centered cubic, and if a tantalum layer is continuously formed on the lower semiconductor layer 4a made of niobium, this tantalum can also be made body-centered cubic in the α phase. α-tantalum has a very small specific resistance of about 23 μΩcm and is suitable as a gate electrode of a transistor. When the barrier layer 3 is formed of a niobium compound such as niobium oxide or niobium and the lower conductive layer 4a of the first conductive layer 4 is formed of niobium, niobium is used as a target material and oxygen gas is introduced into the sputtering device. It is possible to continuously form the lower conductive layer 4a by introducing nitrogen gas or nitrogen gas to form the barrier layer 3 and then stopping introducing oxygen gas or nitrogen gas. In this case, the composition ratio of the barrier layer 3 may be changed continuously or stepwise.

【0015】前記第一の導電層4は、スパッタリング装
置内にアルゴンガスやキセノンガスなどの不活性ガスを
導入して1×10-4torr程度に設定してバルク状の
ニオブやパラジウムをターゲット材にして、5〜10Å
/secの速度で基板1上に約10Å程度の厚みにニオ
ブあるいはパラジウム層4aを形成し、その後、バルク
状のタンタルをターゲット材にして、1〜10Å/se
cの速度で100Å以上の厚みを有するタンタル層4b
を形成すればよい。この場合、900〜1500eVの
イオンビームエネルギーと35mA程度の電子流でター
ゲット材をスパッタリングする。また、ニオブあるいは
パラジウム層4aの厚みを3Å以上にすると、タンタル
層4bは急激にα相が増え、10Å以上にすると殆どの
タンタルはα相になる。したがって、下層のニオブある
いはパラジウム層4aは、厚みを3Å以上にすることが
望ましい。また、複数のターゲットホルダーを有するイ
オンビームスパッタリング装置などでニオブあるいはパ
ラジウム層4aとタンタル層4bを連続して形成するの
が最適である。すなわち、ニオブあるいはパラジウム層
4aを形成して、一旦真空を破壊するとニオブあるいは
パラジウム層の表面に酸化皮膜ができ、上層のタンタル
層4bを安定してα相にすることができない。なお、イ
オンビームスパッタリング法に限らず、マグネトロンス
パッタリング法でも同様なα−タンタル層4bを形成す
ることができる。
The first conductive layer 4 is set to about 1 × 10 −4 torr by introducing an inert gas such as argon gas or xenon gas into the sputtering apparatus, and bulk niobium or palladium is used as a target material. And then 5-10Å
A niobium or palladium layer 4a having a thickness of about 10Å is formed on the substrate 1 at a speed of 1 / sec, and then 1 to 10Å / se is used as a target material of bulk tantalum.
tantalum layer 4b having a thickness of 100 Å or more at a speed of c
Should be formed. In this case, the target material is sputtered with an ion beam energy of 900 to 1500 eV and an electron flow of about 35 mA. Further, when the thickness of the niobium or palladium layer 4a is 3 Å or more, the tantalum layer 4b rapidly increases the α phase, and when it is 10 Å or more, most tantalum becomes the α phase. Therefore, it is preferable that the lower niobium or palladium layer 4a has a thickness of 3Å or more. Further, it is optimal to continuously form the niobium or palladium layer 4a and the tantalum layer 4b with an ion beam sputtering device having a plurality of target holders. That is, once the niobium or palladium layer 4a is formed and the vacuum is broken, an oxide film is formed on the surface of the niobium or palladium layer, and the upper tantalum layer 4b cannot be stably made into the α phase. The same α-tantalum layer 4b can be formed not only by the ion beam sputtering method but also by the magnetron sputtering method.

【0016】なお、この下層導電層4aと上層導電層4
bは、ケミカルドライエッチングや弗硝酸などで所定形
状にパターニングされる。さらに、トランジスタを形成
する工程でこの第一の導電層4が汚染されたり浸食され
たりすることがないように、この第一の導電層4の外表
面には、酸化膜4cを形成しておくことが望ましい。す
なわち、バリヤ層3として酸化ニオブや窒化ニオブを用
いる場合は、バリヤ層3、下層導電層4a、および上層
導電層4bを陽極酸化することにより、酸化膜4cを形
成する。このような酸化膜4cは、例えば1%の酒石酸
アンモニウム水溶液中などで陽極酸化することにより形
成される。この場合、160V以下の電圧で4×10-4
A/cm2 程度の電流で2.5nA/V程度の電流密度
で陽極酸化すればよい。また、バリヤ層3として珪化モ
リブデンを用いる場合は、スパッタリングによって予め
酸化タンタル膜を形成した後、バリヤ層3、下層導電層
4a、および上層導電層4bを陽極酸化することによ
り、酸化膜4cを形成すればよい。
The lower conductive layer 4a and the upper conductive layer 4
b is patterned into a predetermined shape by chemical dry etching or hydrofluoric nitric acid. Further, an oxide film 4c is formed on the outer surface of the first conductive layer 4 so that the first conductive layer 4 is not contaminated or eroded in the step of forming a transistor. Is desirable. That is, when niobium oxide or niobium nitride is used as the barrier layer 3, the oxide film 4c is formed by anodizing the barrier layer 3, the lower conductive layer 4a, and the upper conductive layer 4b. Such an oxide film 4c is formed by anodic oxidation in, for example, a 1% ammonium tartrate aqueous solution. In this case, at a voltage of 160V or less, 4 × 10 -4
Anodization may be performed at a current of about A / cm 2 and a current density of about 2.5 nA / V. When molybdenum silicide is used as the barrier layer 3, a tantalum oxide film is formed in advance by sputtering, and then the barrier layer 3, the lower conductive layer 4a, and the upper conductive layer 4b are anodized to form an oxide film 4c. do it.

【0017】前記第一の導電層4上には、ゲート絶縁膜
となる絶縁層5が形成されている。この絶縁層5は、例
えば、例えば窒化シリコン膜(SiNX )、酸化シリコ
ン膜(SiO2 )、あるいはこれらの二層構造のものな
どで形成される。この絶縁層5は、プラズマCVD法や
スパッタリング法などで厚み2000〜4000Å程度
に形成される。
An insulating layer 5 serving as a gate insulating film is formed on the first conductive layer 4. The insulating layer 5 is formed of, for example, a silicon nitride film (SiN x ), a silicon oxide film (SiO 2 ), or a two-layer structure of these. The insulating layer 5 is formed to a thickness of about 2000 to 4000 Å by the plasma CVD method or the sputtering method.

【0018】前記絶縁層5上には、第一の半導体層6が
形成される。この第一の半導体層6は、i型のアモルフ
ァスシリコンなどで構成され、トランジスタのチャネル
となる。この第一の半導体層6は、キャリアガスとシラ
ンガス(SiH4 )を用いたプラズマCVD法などで厚
み100〜1000Å程度に形成される。
A first semiconductor layer 6 is formed on the insulating layer 5. The first semiconductor layer 6 is made of i-type amorphous silicon or the like and serves as a channel of a transistor. The first semiconductor layer 6 is formed to have a thickness of about 100 to 1000Å by a plasma CVD method using a carrier gas and silane gas (SiH 4 ).

【0019】前記第一の半導体層6上には、第二の半導
体層7が形成されている。この第二の半導体層7は、n
+ 型のアモルファスシリコンなどで構成され、トランジ
スタのオーミックコンタクト層となる。この第二の半導
体層7は、キャリヤガスとシランガス(SiH4 )に半
導体用不純物を供給するためのジボランガス(B
2 6 )などを混入させたプラズマCVD法などで厚み
1000Å程度に形成される。
A second semiconductor layer 7 is formed on the first semiconductor layer 6. This second semiconductor layer 7 is n
It is composed of + type amorphous silicon and becomes the ohmic contact layer of the transistor. The second semiconductor layer 7 is a diborane gas (B) for supplying semiconductor impurities to a carrier gas and a silane gas (SiH 4 ).
It is formed to a thickness of about 1000Å by a plasma CVD method mixed with 2 H 6 ).

【0020】前記第二の半導体層7上には、画像信号配
線およびソース・ドレイン電極となる第二の導電層8が
形成されている。この第二の導電層8は、タンタル、ア
ルミニウム、クロム、チタンなどで形成され、スパッタ
リング法や真空蒸着法などで厚み1000〜2000Å
程度に形成される。
On the second semiconductor layer 7, a second conductive layer 8 serving as an image signal wiring and source / drain electrodes is formed. The second conductive layer 8 is formed of tantalum, aluminum, chromium, titanium, or the like, and has a thickness of 1000 to 2000Å by a sputtering method or a vacuum deposition method.
Formed to a degree.

【0021】なお、前記第一の半導体層6と第二の半導
体層7との間の中央部分には、窒化シリコン膜などから
成るエッチングのストッパー層9が形成されている。す
なわち、トランジスタのソース・ドレインをエッチング
によって分割する際に、第一の半導体層6がエッチング
されて消失しないように保護すると共に、第二の半導体
層7は完全にエッチングされるようにするために形成す
る。このようなエッチングのストッパー層9を設ける
と、第二の半導体層7の一部が残ってトランジスタのオ
フ電流が上昇するのが解消されると共に、第一の半導体
層6は全くエッチングされないようにすることができ
る。なお、第一の半導体層6に例えば炭素元素や窒素元
素を含有させると共に、第二の半導体層を微結晶シリコ
ンなどで形成することによって、第一の半導体層6と第
二の半導体層7にエッチングの選択性を持たせ、もって
エッチングのストッパー層9を省略するようにしてもよ
い。
An etching stopper layer 9 made of a silicon nitride film or the like is formed in the central portion between the first semiconductor layer 6 and the second semiconductor layer 7. That is, when the source / drain of the transistor is divided by etching, the first semiconductor layer 6 is protected from being etched and disappeared, and the second semiconductor layer 7 is completely etched. Form. By providing the stopper layer 9 for such etching, it is possible to prevent a part of the second semiconductor layer 7 from remaining and increase the off-current of the transistor, and to prevent the first semiconductor layer 6 from being etched at all. can do. Note that the first semiconductor layer 6 and the second semiconductor layer 7 are formed by including, for example, a carbon element or a nitrogen element in the first semiconductor layer 6 and forming the second semiconductor layer from microcrystalline silicon or the like. The etching stopper layer 9 may be omitted by providing etching selectivity.

【0022】また、図示していないが、トランジスタ上
には、必要に応じて窒化シリコン膜などから成るパシベ
ーション膜が形成される。
Although not shown, a passivation film made of a silicon nitride film or the like is formed on the transistor if necessary.

【0023】[0023]

【発明の効果】以上のように、本発明に係る薄膜トラン
ジスタによれば、ゲート電極となる第一の導電層をニオ
ブから成る下層導電層とα−タンタルから成る上層導電
層との二層構造にすると共に、この第一の導電層と下地
層である透明導電層との間にバリヤ層を設けたことか
ら、透明導電層や第一の導電層が加熱された場合でも第
一の導電層が剥離することはない。したがって、ゲート
電極の下地層に透明導電層が形成された薄膜トランジス
タでも、ゲート電極に比抵抗の小さいα−タンタルを用
いることができる。
As described above, according to the thin film transistor of the present invention, the first conductive layer serving as the gate electrode has a two-layer structure of the lower conductive layer made of niobium and the upper conductive layer made of α-tantalum. At the same time, since the barrier layer is provided between the first conductive layer and the transparent conductive layer which is the underlayer, the first conductive layer can be formed even when the transparent conductive layer or the first conductive layer is heated. It does not peel off. Therefore, even in a thin film transistor in which a transparent conductive layer is formed as a base layer of a gate electrode, α-tantalum having a low specific resistance can be used for the gate electrode.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る薄膜トランジスタの一実施例を示
す図である。
FIG. 1 is a diagram showing an example of a thin film transistor according to the present invention.

【図2】従来の薄膜トランジスタを示す図である。FIG. 2 is a diagram showing a conventional thin film transistor.

【符号の説明】[Explanation of symbols]

1・・・基板、2・・・透明導電層、3・・・バリヤ
層、4・・・第一の導電層、4a・・・下層導電層、4
b・・・上層導電層、5・・・絶縁層、6・・・第一の
半導体層、7・・・第二の半導体層、8・・・第二の導
電層。
1 ... Substrate, 2 ... Transparent conductive layer, 3 ... Barrier layer, 4 ... First conductive layer, 4a ... Lower conductive layer, 4
b ... upper conductive layer, 5 ... insulating layer, 6 ... first semiconductor layer, 7 ... second semiconductor layer, 8 ... second conductive layer.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上にゲート電極の下地層となる透明
導電層、ゲート電極となる第一の導電層、ゲート絶縁膜
となる絶縁層、およびチャネル層となる第一の半導体層
を順次積層して設けると共に、この第一の半導体層上に
オーミックコンタクト層となる第二の半導体層とソース
・ドレイン電極となる第二の導電層を分割して設けた薄
膜トランジスタにおいて、前記第一の導電層をニオブか
ら成る下層導電層とα−タンタルから成る上層導電層と
の二層構造にすると共に、この第一の導電層と前記透明
導電層との間にバリヤ層を設けたことを特徴とする薄膜
トランジスタ。
1. A transparent conductive layer to be a base layer of a gate electrode, a first conductive layer to be a gate electrode, an insulating layer to be a gate insulating film, and a first semiconductor layer to be a channel layer are sequentially laminated on a substrate. In the thin film transistor in which the second semiconductor layer to be the ohmic contact layer and the second conductive layer to be the source / drain electrodes are separately provided on the first semiconductor layer, the first conductive layer Is a two-layer structure of a lower conductive layer made of niobium and an upper conductive layer made of α-tantalum, and a barrier layer is provided between the first conductive layer and the transparent conductive layer. Thin film transistor.
【請求項2】 前記バリヤ層が、酸化ニオブ、窒化ニオ
ブ、珪化モリブデン、もしくはパラジウムのいずれかか
ら成ることを特徴とする請求項1に記載の薄膜トランジ
スタ。
2. The thin film transistor according to claim 1, wherein the barrier layer is made of any one of niobium oxide, niobium nitride, molybdenum silicide, and palladium.
JP10710792A 1992-04-27 1992-04-27 Thin film transistor Expired - Fee Related JP2835240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10710792A JP2835240B2 (en) 1992-04-27 1992-04-27 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10710792A JP2835240B2 (en) 1992-04-27 1992-04-27 Thin film transistor

Publications (2)

Publication Number Publication Date
JPH05304294A true JPH05304294A (en) 1993-11-16
JP2835240B2 JP2835240B2 (en) 1998-12-14

Family

ID=14450649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10710792A Expired - Fee Related JP2835240B2 (en) 1992-04-27 1992-04-27 Thin film transistor

Country Status (1)

Country Link
JP (1) JP2835240B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109472A (en) * 2003-09-30 2005-04-21 Sharp Corp Method for depositing conducting niobium monoxide film for mosfet gate
JP2005109471A (en) * 2003-09-30 2005-04-21 Sharp Corp Mosfet structure having conductive niobium monoxide gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109472A (en) * 2003-09-30 2005-04-21 Sharp Corp Method for depositing conducting niobium monoxide film for mosfet gate
JP2005109471A (en) * 2003-09-30 2005-04-21 Sharp Corp Mosfet structure having conductive niobium monoxide gate

Also Published As

Publication number Publication date
JP2835240B2 (en) 1998-12-14

Similar Documents

Publication Publication Date Title
EP0236629B1 (en) Driving circuit of a liquid crystal display device
US6081308A (en) Method for manufacturing liquid crystal display
JP3064241B2 (en) Etching of tapered dielectric layers in semiconductor devices
US7052993B2 (en) Thin film transistor having copper alloy wire and method of manufacturing the same
US6448578B1 (en) Thin-film transistor and liquid crystal display device
EP0641028B1 (en) A thin film device and a method for fabricating the same
KR960006110B1 (en) Semiconductor device and the method for producing the same
JP2835240B2 (en) Thin film transistor
JP2866516B2 (en) Active matrix substrate and manufacturing method thereof
JP3012104B2 (en) Thin film transistor
JPH0640585B2 (en) Thin film transistor
JP3200639B2 (en) Method for manufacturing thin film transistor panel
JP3018128B2 (en) Thin film transistor and method of manufacturing the same
JPH06104437A (en) Semiconductor device
KR100302999B1 (en) Thin film transistor using double gate
JPH07225395A (en) Liquid crystal display device and its production
JPH01209764A (en) Thin film transistor and manufacture thereof
JPH0546990B2 (en)
JPH0554271B2 (en)
JPH01248136A (en) Production of thin film transistor for liquid crystal display
JPH09232585A (en) Electronic device with anodic oxide film, and etching of anodic oxide film
JPH06301054A (en) Production of thin-film transistor array substrate for liquid crystal display device
JP2762383B2 (en) Thin film transistor
JPH06151460A (en) Manufacture of inverted stagger type tft
JPH08321621A (en) Thin film transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees