JPH0530154A - Hierarchical protocol processing method - Google Patents

Hierarchical protocol processing method

Info

Publication number
JPH0530154A
JPH0530154A JP3204575A JP20457591A JPH0530154A JP H0530154 A JPH0530154 A JP H0530154A JP 3204575 A JP3204575 A JP 3204575A JP 20457591 A JP20457591 A JP 20457591A JP H0530154 A JPH0530154 A JP H0530154A
Authority
JP
Japan
Prior art keywords
processing
processor
data transfer
protocol
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3204575A
Other languages
Japanese (ja)
Inventor
Osamu Nakano
治 中野
Yutaka Ishibashi
豊 石橋
Mitsuru Maruyama
充 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3204575A priority Critical patent/JPH0530154A/en
Publication of JPH0530154A publication Critical patent/JPH0530154A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To speed up a data transfer processing in a communication controller executing a hierarchical protocol processing. CONSTITUTION:A communication control processor is multiprocessor constituted by a first processor (3) supported by OS supplying a high process control function and a second processor (2) supported by simple OS. The second processor 2 executes a boundary processing between layers and the collective processing of a protocol header for plural layers independent of the first processor 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、階層化されたプロト
コルを処理する、通信制御処理装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication control processing device for processing hierarchical protocols.

【0002】[0002]

【従来の技術】伝送速度の高速化に伴い、高精細画像情
報、大容量ファイル等の大量のデータを転送するサービ
スが顕在化し、階層化されたプロトコル処理をする通信
制御処理装置の高速化が必要である。
2. Description of the Related Art With the increase in transmission speed, services for transferring a large amount of data such as high-definition image information and large-capacity files have become apparent, and the speed of communication control processing devices for hierarchical protocol processing has increased. is necessary.

【0003】階層化されたプロトコル処理では、そのサ
ービス内容の明確化、仕様変更の容易性等の観点から、
サービスの機能単位を明確にし、さらにその実現に当た
っては、プログラム生産性の向上の観点から機能単位毎
にモジュール化して構成する。このモジュールは、プロ
セス処理能力を持つ高度なOSの下で、プロセスとして
処理される。従って通信制御処理の処理時間にはプロト
コル処理の時間に加え、プロセス制御処理時間が存在す
る。
In the layered protocol processing, from the viewpoint of clarification of service contents, easiness of specification change, etc.
Clarify the functional units of the service, and when realizing them, modularize each functional unit from the viewpoint of improving program productivity. This module is processed as a process under an advanced OS having a process processing capability. Therefore, the processing time of the communication control processing includes the process control processing time in addition to the protocol processing time.

【0004】プロトコル処理は、コネクションの設定/
解放フェーズ、コネクション設定後のデータ転送フェー
ズからなる。大量のデータ転送では、データ転送フェー
ズの処理時間がプロトコル処理時間の大半を占める。デ
ータ転送フェーズの処理は、上位レイヤと下位レイヤの
データ転送単位の違いに基づくデータの分解/組立、ヘ
ッダの付与/削除が殆どの処理となる事が多い。従っ
て、データ転送単位当たりのプロトコル処理の処理量は
少ない。
Protocol processing is performed by setting a connection /
It consists of a release phase and a data transfer phase after connection setting. In a large amount of data transfer, the processing time of the data transfer phase occupies most of the protocol processing time. Most of the processing in the data transfer phase is data disassembly / assembly and header addition / deletion based on the difference in data transfer units between the upper layer and the lower layer. Therefore, the amount of protocol processing per data transfer unit is small.

【0005】これに対してプロセス制御処理では、プロ
セス・スイッチとそのスケジュール、プロセス間通信処
理等の制御が有り、この処理は前記のプロトコル処理の
処理量より多くなる場合が多い。この様な環境で、デー
タ転送の都度、各階層の境界でプロセス制御を呼び出す
方法をとると、これが通信制御処理のオーバヘッドとな
る問題がある。
On the other hand, in the process control processing, there are controls such as a process switch and its schedule, inter-process communication processing, etc., and this processing often exceeds the processing amount of the protocol processing described above. In such an environment, if process control is called at the boundary of each layer every time data is transferred, there is a problem that this becomes an overhead of communication control processing.

【0006】従来、通信制御処理におけるプロセス制御
の処理時間を減らす方法として、複数階層のデータ転送
制御を一括して1つのモジュールにまとめる事で、プロ
セス制御を必要とする機会を減らす方法がとられてい
る。
Conventionally, as a method of reducing the processing time of the process control in the communication control processing, there is a method of reducing the chances of needing the process control by collectively collecting the data transfer control of a plurality of layers into one module. ing.

【0007】[0007]

【発明が解決しようとする課題】この方法では、前記複
数階層より下位レイヤまたは上位レイヤとの間のサービ
スアクセス点で、プロセス制御が残される欠点が有っ
た。
This method has a drawback that process control is left at a service access point between a lower layer and an upper layer than the plurality of layers.

【0008】本発明はこの欠点を除去し、データ転送処
理の高速化を図った、階層化プロトコル処理方法を提供
することを目的とする。
An object of the present invention is to provide a hierarchical protocol processing method which eliminates this drawback and speeds up data transfer processing.

【0009】[0009]

【課題を解決するための手段】本発明は前記の欠点を解
決するため、通信制御処理装置を、高度なプロセス制御
機能を提供するOSで支援された第1のプロセッサとは
別に、極めて制限されたプロセス制御しか提供しない
が、オーバヘッドの少ない簡易なOS(制御プログラ
ム)で支援された第2のプロセッサを加えたマルチプロ
セッサ構成とし、第2のプロセッサが本通信制御で処理
する複数階層より下位レイヤとの間の境界処理ならびに
複数階層に渡るプロトコル・ヘッダの一括処理を行うこ
とで、データ転送制御をプロセス制御オーバヘッドの大
きい第1のプロセッサとは独立に行える様に構成したこ
とに特徴がある。
SUMMARY OF THE INVENTION In order to solve the above-mentioned drawbacks, the present invention limits the communication control processor, apart from an OS-assisted first processor providing advanced process control functions, to a very limited extent. Which provides only process control, but has a multiprocessor configuration including a second processor supported by a simple OS (control program) with little overhead, and a layer lower than a plurality of layers processed by the second processor in this communication control. It is characterized in that the data transfer control can be performed independently of the first processor, which has a large process control overhead, by performing the boundary processing between and and the batch processing of the protocol headers over a plurality of layers.

【0010】[0010]

【作用】以上の構成を有する本発明によれば、正常のデ
ータ転送制御をプロセス制御処理の少ない第2のプロセ
ッサで取り扱える。即ち、前記複数階層より下位レイ
ヤ、または/および上位レイヤからのデータ転送単位
を、第2のプロセッサが割り込みにより受け取り、それ
が正常のデータ転送要求であれば、複数階層のヘッダを
一括して処理し、上位レイヤ、または下位レイヤに送り
出す。
According to the present invention having the above-mentioned configuration, normal data transfer control can be handled by the second processor with a small amount of process control processing. That is, the second processor receives a data transfer unit from a layer lower than the plurality of layers and / or an upper layer by an interrupt, and if it is a normal data transfer request, the headers of the plurality of layers are collectively processed. And send it to the upper layer or lower layer.

【0011】ヘッダ処理の処理量は極めて少ないので、
割り込まれた後のデータ転送単位を処理する間、割り込
み禁止状態にして1パスで処理をする事が可能である。
この様に割り込み禁止状態で処理できれば、プロセスの
退避/回復処理、スケジュール処理等を削減できる。ま
た割り込み原因の種類も極く少なく限定でき、割り込み
解析が簡素になる等、プロセス制御を簡潔かつ簡単なも
のにでき、その処理量を極く少なく抑える事ができる。
したがって、第1のプロセッサでの高度なOSのプロセ
ス制御処理時間をTとし、第2のプロセッサでのプロセ
ス制御処理時間をtとすると、t≪Tとする事ができ、
プロセス制御のオーバヘッドを削減できる。
Since the amount of header processing is extremely small,
While processing the data transfer unit after being interrupted, it is possible to perform processing in one pass with the interrupt disabled state.
If processing can be performed in the interrupt disabled state in this way, process save / restore processing, schedule processing, etc. can be reduced. In addition, the types of interrupt causes can be limited to a very small number, interrupt analysis can be simplified, and process control can be simplified and simplified, and the amount of processing can be suppressed to a minimum.
Therefore, if the process control processing time of the advanced OS in the first processor is T and the process control processing time in the second processor is t, then t << T can be obtained,
Process control overhead can be reduced.

【0012】また、本発明によれば、下位レイヤからの
受信内容に異常が有るか、または受信内容が前記のデー
タ転送制御以外を要求している場合には、第2のプロセ
ッサは通信処理手段により第1のプロセッサに処理の依
頼をする。従って、前記のデータ転送制御以外の機能
は、第1のプロセッサの高度なプロセス制御の支援の下
で処理できるので、モジュール化でき、プロトコルの仕
様追加・変更、プログラミング等が容易である。第2の
プロセッサの受け持つ機能についても、簡単なものに抑
えることで、その仕様変更、プログラミング等への負担
は少ない。
Further, according to the present invention, when there is an abnormality in the content received from the lower layer, or when the content received requests other than the above-mentioned data transfer control, the second processor is the communication processing means. Requests the first processor for processing. Therefore, functions other than the above-mentioned data transfer control can be processed under the support of the high-level process control of the first processor, so that it can be modularized and protocol specifications can be easily added / changed and programmed. Even if the function of the second processor is limited to a simple one, the burden on the specification change and programming is small.

【0013】また、本発明によれば、データ転送フェー
ズの処理が高機能化し、その一部の処理に第1のプロセ
ッサが必要になっても、プロセス制御時間の削減効果に
有効である。例えば、前記複数階層の上位レイヤとの間
のデータ転送単位Aを、下位レイヤとの間でm個のデー
タ転送単位ai (i=1,2,…,m)に分解して取り
扱う場合には、下位レイヤとの間で一連のデータ転送制
御を第2のプロセッサで処理し、その後のデータ転送制
御を第1のプロセッサに処理依頼し、第1のプロセッサ
はその処理と、引き続く上位レイヤとの間の境界処理を
受け持つ様に構成できる。この様な構成の場合、従来の
プロセス制御時間(m+1)×Tは、m×t+2Tに短
縮される。大量のデータ転送を取り扱う高速通信制御処
理では、上位レイヤからサービスを依頼される時のデー
タ転送単位Aが大きくなる傾向にあり、下位レイヤでは
従来通り伝送路の効率を高めるためデータ転送単位を小
さくするため、mが大きくなり、この様な場合には、プ
ロセス制御時間の削減効果は大きい。
Further, according to the present invention, even if the processing of the data transfer phase becomes highly functional and the first processor is required for a part of the processing, it is effective in reducing the process control time. For example, when the data transfer unit A with the upper layer of the plurality of layers is decomposed into m data transfer units a i (i = 1, 2, ..., M) with the lower layer and handled. Processes a series of data transfer control with the lower layer by the second processor, requests the subsequent data transfer control to the first processor, and the first processor performs the processing and the succeeding upper layer. It can be configured to take charge of boundary processing between. In the case of such a configuration, the conventional process control time (m + 1) × T is shortened to m × t + 2T. In high-speed communication control processing that handles a large amount of data transfer, the data transfer unit A tends to be large when a service is requested from the upper layer, and the lower layer reduces the data transfer unit in order to improve the efficiency of the transmission line as usual. Therefore, m becomes large, and in such a case, the effect of reducing the process control time is large.

【0014】したがって、本発明は、サービス内容の明
確化、仕様変更容易性、プログラム生産性の向上等の望
ましい姿を保ったまま、前記欠点を解決でき、高速化を
図った階層化プロトコル処理装置を提供できる。
Therefore, according to the present invention, the above-mentioned drawbacks can be solved and a high-speed hierarchical protocol processing device can be achieved while maintaining desirable features such as clarification of service contents, easiness of specification change, and improvement of program productivity. Can be provided.

【0015】[0015]

【実施例】図1は、本発明の一実施例でレイヤNよりレ
イヤN+nまでのプロトコル処理をする階層化プロトコ
ル処理装置6を含む機能ブロック図である。記憶部1は
下位レイヤ(レイヤN−1)装置4からのサービスデー
タユニット(SDU)、又は上位レイヤ(レイヤN+n
+1)装置5からのSDUを受け取り、一時保持するバ
ッファ記憶である。プロセッサ2は下位レイヤ装置4ま
たは上位レイヤ装置5との間の境界処理、およびデータ
転送制御処理をする第2のプロセッサである。プロセッ
サ3は前記の境界処理、データ転送制御以外のプロトコ
ル処理をする第1のプロセッサである。
1 is a functional block diagram including a layered protocol processing device 6 for performing protocol processing from layer N to layer N + n in one embodiment of the present invention. The storage unit 1 stores the service data unit (SDU) from the lower layer (layer N-1) device 4 or the upper layer (layer N + n).
+1) Buffer storage for receiving and temporarily holding the SDU from the device 5. The processor 2 is a second processor that performs boundary processing with the lower layer device 4 or the upper layer device 5 and data transfer control processing. The processor 3 is a first processor that performs protocol processing other than the boundary processing and data transfer control described above.

【0016】次に本実施例の動作について、レイヤ4プ
ロトコルとしてCCITT勧告X.224クラス0、レ
イヤ5プロトコルとしてCCITT勧告X.225カー
ネル+全2重を選択し、レイヤ4でデータユニットの分
解/組立を含む場合の上位レイヤからデータ転送要求を
行う例を、図2を使って説明する。
Next, regarding the operation of this embodiment, CCITT Recommendation X. 224 Class 0, CCITT Recommendation X.2 as a Layer 5 protocol. An example of selecting a 225 kernel + full duplex and making a data transfer request from the upper layer when disassembling / assembling data units in layer 4 will be described with reference to FIG.

【0017】レイヤNからレイヤN+nまでの状態がデ
ータ転送フェーズにあり、即ち、レイヤ4、レイヤ5が
データ転送フェーズにあり、当該階層のプロトコル処理
装置6が上位レイヤ装置5からデータ転送要求21を受
けると、第2のプロセッサ2が前記のデータ転送要求
を、割込インタフェースi−2により受け、そのプロセ
ス制御を起動する。プロセス制御は、自信を割り込み禁
止状態にしてデータ転送制御用のプロトコル処理プロセ
スを起動する。即ち、既に記憶部1に書かれた上位レイ
ヤからのSDUの要求分析、正常性チェック、レイヤ
4、レイヤ5の状態チェックと管理を行ない、異常が無
ければ前記のSDUをm個のプロトコルデータユニット
(PDU)に分解し、最初のPDUに対してレイヤ4、
レイヤ5のヘッダを一括して生成し、付与する。つい
で、下位レイヤ装置4へのSDUとして送信指示22を
出し、さらに記憶部1から下位レイヤ装置4へのデータ
転送と並行するように、次のPDUのヘッダの生成・付
与等のプロトコル処理をする。この処理の後プロセス制
御に戻り、プロセス制御は割り込みを解除し、下位レイ
ヤ装置4からのデータ転送終了報告の割り込みを待つ。
前記のデータ転送終了報告の割り込み23を割込インタ
フェースi−1より受けると、プロセス制御は、前記同
様、割り込み禁止状態でプロトコル処理を起動し、下位
レイヤ装置4に対して既にヘッダの付与されたSDUの
送信指示を出し、さらに記憶部1から下位レイヤ装置4
へのデータ転送と並行するように、次のPDUのヘッダ
の生成・付与等のプロトコル処理をする。以後、最後の
SDUの送信要求の処理が終了するまで、前記の処理を
繰り返す。この間、第2のプロセッサ2は、このデータ
転送に関し、第1のプロセッサ3とは独立にデータ転送
制御を行う。全てのPDUのデータ転送が終了すると、
第2のプロセッサ2は状態管理や、必要なら上位レイヤ
装置5にデータ転送確認のSDUを出す等、残りのプロ
トコル処理24をする。第2のプロセッサ2が上位レイ
ヤ装置5からのプロトコル処理要求21を受けたときに
レイヤ4および/またはレイヤ5がデータ転送フェーズ
にない事を検出した場合、または上位レイヤ装置5から
のSDUの要求がコネクションの確立/解放などのデー
タ転送でない事を検出した場合、またはSDUに異常が
有ることを検出した場合、第2のプロセッサ2はバス線
i−3を通して第1のプロセッサ3に以後の処理依頼2
5をする。
The state from the layer N to the layer N + n is in the data transfer phase, that is, the layers 4 and 5 are in the data transfer phase, and the protocol processing device 6 of the layer receives the data transfer request 21 from the upper layer device 5. Upon receiving the data transfer request, the second processor 2 receives the data transfer request through the interrupt interface i-2 and activates the process control thereof. In the process control, the self-confidence is disabled and the protocol processing process for data transfer control is started. That is, the request analysis of the SDU from the upper layer already written in the storage unit 1, the normality check, the state check and management of the layers 4 and 5 are performed, and if there is no abnormality, the above SDU is m protocol data units. (PDU) and layer 4 for the first PDU,
The header of layer 5 is generated and added at once. Then, a transmission instruction 22 is issued as an SDU to the lower layer device 4, and protocol processing such as generation / addition of the header of the next PDU is performed so as to be parallel to the data transfer from the storage unit 1 to the lower layer device 4. .. After this processing, the process returns to the process control, the process control releases the interrupt, and waits for the data transfer end report interrupt from the lower layer device 4.
When the interrupt 23 of the data transfer end report is received from the interrupt interface i-1, the process control activates the protocol process in the interrupt disabled state, and the header is already added to the lower layer device 4 as described above. The SDU transmission instruction is issued, and the storage unit 1 outputs the lower layer device 4
Protocol processing such as generation / addition of the header of the next PDU is performed in parallel with the data transfer to. Thereafter, the above processing is repeated until the processing of the last SDU transmission request is completed. During this time, the second processor 2 performs data transfer control independently of the first processor 3 with respect to this data transfer. When data transfer of all PDUs is completed,
The second processor 2 carries out the remaining protocol processing 24 such as state management and, if necessary, issuing an SDU for data transfer confirmation to the upper layer device 5. When the second processor 2 receives the protocol processing request 21 from the upper layer device 5 and detects that the layer 4 and / or layer 5 is not in the data transfer phase, or requests the SDU from the upper layer device 5. If the second processor 2 detects that it is not a data transfer such as connection establishment / release, or if there is an error in the SDU, the second processor 2 sends the subsequent processing to the first processor 3 through the bus line i-3. Request 2
Do 5.

【0018】図3は、本発明に係る別の実施例で、階層
化プロトコル処理装置36を含む機能ブロック図であ
る。図1とは異なり、本実施例では第1のプロセッサ3
3が上位レイヤ装置35との間で割込インタフェース3
i−2を持つようにした実施例である。本実施例により
下位レイヤ装置34からデータ受信する場合について説
明する。
FIG. 3 is a functional block diagram including a layered protocol processing device 36 according to another embodiment of the present invention. Unlike FIG. 1, the first processor 3 is used in this embodiment.
3 is an interrupt interface 3 with the upper layer device 35.
This is an example in which i-2 is provided. A case where data is received from the lower layer device 34 according to this embodiment will be described.

【0019】下位レイヤ装置34からのデータ転送単位
i のデータ転送指示の受信報告は、割込インタフェー
ス3i−1を通して第2のプロセッサ32が受け取る。
第2のプロセッサ32はレイヤNからN+nまでの状態
がデータ転送フェーズにある事を確認した後、データ転
送単位ai の複数のヘッダを一括して調べ、それが正常
であること、および最終のデータ転送単位am でない事
を確認すると、上位レイヤ装置35への受信報告はせ
ず、即ち第1のプロセッサ33への処理依頼はせずに次
のデータ転送単位ai+1 の受信を待つ。全てのデータ転
送単位ai (i=1,2,…,m)の受信を確認する
と、第2のプロセッサ32はバス線3i−3を通して第
1のプロセッサ33に対し受信報告をする。第1のプロ
セッサ33はデータ転送に関する残りのプロトコル処
理、状態管理処理などをし、上位レイヤへのデータ転送
単位Aに整え、上位レイヤ装置35に送り出す。必要な
ら上位レイヤ装置35からの応答を待ち、この応答は割
込インタフェース3i−2で第1のプロセッサ33が受
け、この結果は第2のプロセッサ32を通して下位レイ
ヤ装置へ応答する。このようにすると、第2のプロセッ
サ32は、下位レイヤ装置との間のm個のデータ転送の
制御の間第1のプロセッサ33とは独立に処理でき、従
って従来の高度なOSの支援によるプロセス制御処理時
間mTを、簡易なOSによるプロセス制御時間mtに減
らす事ができる。
The reception report of the data transfer instruction of the data transfer unit a i from the lower layer device 34 is received by the second processor 32 through the interrupt interface 3i-1.
After confirming that the states from layers N to N + n are in the data transfer phase, the second processor 32 collectively examines a plurality of headers of the data transfer unit a i to confirm that they are normal, and When it is confirmed that the data transfer unit a m is not received, the reception report is not sent to the upper layer device 35, that is, the processing request is not sent to the first processor 33, and the next data transfer unit a i + 1 is waited for. .. Upon confirming the reception of all the data transfer units a i (i = 1, 2, ..., M), the second processor 32 reports the reception to the first processor 33 through the bus line 3i-3. The first processor 33 performs the remaining protocol processing relating to data transfer, state management processing, etc., prepares a data transfer unit A to the upper layer, and sends it to the upper layer device 35. If necessary, it waits for a response from the upper layer device 35, and this response is received by the first processor 33 at the interrupt interface 3i-2, and the result is sent to the lower layer device through the second processor 32. In this way, the second processor 32 can process independently of the first processor 33 during the control of the m data transfers to and from the lower layer devices, and thus the conventional advanced OS assisted process. The control processing time mT can be reduced to the process control time mt by the simple OS.

【0020】本実施例では第1のプロセッサ、第2のプ
ロセッサの各々を単一のプロセッサにしているが、各々
をマルチプロセッサとして構成することもできる。
In this embodiment, each of the first processor and the second processor is a single processor, but each may be configured as a multiprocessor.

【0021】[0021]

【発明の効果】以上説明したように、この発明によれ
ば、多数回のデータ転送のために生じるプロセス制御処
理を削減でき、通信制御処理の高速化を達成できる。さ
らに、複雑なコネクション設定/解除の制御、異状処
理、等は高度なOSの支援のもとで実現でき、従って、
プロトコル仕様の変更の容易性、高いプログラム生産性
を確保することができる。
As described above, according to the present invention, it is possible to reduce the process control processing that occurs due to a large number of data transfers, and it is possible to speed up the communication control processing. Furthermore, complicated control of connection setting / cancellation, abnormal processing, etc. can be realized with the support of a high-level OS.
Ease of changing protocol specifications and high program productivity can be secured.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例で、階層化プロトコル処理
装置のブロック図である。
FIG. 1 is a block diagram of a layered protocol processing device according to an embodiment of the present invention.

【図2】データ転送制御のフローチャート図である。FIG. 2 is a flowchart of data transfer control.

【図3】この発明の別の実施例による階層化プロトコル
処理装置のブロック図である。
FIG. 3 is a block diagram of a layered protocol processing device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 記憶部 2 第2のプロセッサ 3 第1のプロセッサ 4 下位レイヤ装置 5 上位レイヤ装置 6 階層化プロトコル処理装置 i−1 割込インタフェース i−2 割込インタフェース i−3 バス線 31 記憶部 32 第2のプロセッサ 33 第1のプロセッサ 34 下位レイヤ装置 35 上位レイヤ装置 36 階層化プロトコル処理装置 3i−1 割込インタフェース 3i−2 割込インタフェース 3i−3 バス線 1 Storage Unit 2 Second Processor 3 First Processor 4 Lower Layer Device 5 Upper Layer Device 6 Hierarchical Protocol Processing Device i-1 Interrupt Interface i-2 Interrupt Interface i-3 Bus Line 31 Storage Unit 32 Second Processor 33 First processor 34 Lower layer device 35 Upper layer device 36 Hierarchical protocol processing device 3i-1 Interrupt interface 3i-2 Interrupt interface 3i-3 Bus line

Claims (1)

【特許請求の範囲】 【請求項1】 階層化されたプロトコルを処理する通信
制御方式において、 複数階層のうちのいくつかの階層のプロトコル処理をす
る通信制御処理装置は、各階層のコネクション制御処
理、異常処理をする第1のプロセッサ、及び、データ転
送制御をする第2のプロセッサを備え、 第2のプロセッサは、第1のプロセッサより処理量の少
ないプロセス制御の手段と、前記階層より下位レイヤの
処理をする装置との間でのその境界処理をする手段と、
プロトコル・ヘッダの生成、付与、削除を前記複数階層
に渡り一括して処理する手段と、前記のデータ転送制御
以外の処理要求を検出する手段を備え、さらに第1のプ
ロセッサと第2のプロセッサの間で通信できる手段を備
え、第2のプロセッサが前記のデータ転送以外の処理要
求を検出した時、以降のプロトコル処理を第1のプロセ
ッサに渡して処理することを特徴とする階層化プロトコ
ル処理方法。
Claim: What is claimed is: 1. In a communication control method for processing a layered protocol, a communication control processing device for performing protocol processing of some of a plurality of layers is provided with a connection control processing of each layer. A first processor for performing abnormal processing, and a second processor for controlling data transfer, wherein the second processor has a process control means having a processing amount smaller than that of the first processor, and a layer lower than the layer. Means for performing the boundary processing with the device for processing
It is provided with means for collectively processing generation, addition, and deletion of protocol headers over the plurality of layers, and means for detecting processing requests other than the above-mentioned data transfer control, and further comprising a first processor and a second processor. A method for hierarchical protocol processing, comprising means for communication between devices, and when the second processor detects a processing request other than the data transfer, the subsequent protocol processing is passed to the first processor for processing. ..
JP3204575A 1991-07-22 1991-07-22 Hierarchical protocol processing method Withdrawn JPH0530154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3204575A JPH0530154A (en) 1991-07-22 1991-07-22 Hierarchical protocol processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3204575A JPH0530154A (en) 1991-07-22 1991-07-22 Hierarchical protocol processing method

Publications (1)

Publication Number Publication Date
JPH0530154A true JPH0530154A (en) 1993-02-05

Family

ID=16492743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3204575A Withdrawn JPH0530154A (en) 1991-07-22 1991-07-22 Hierarchical protocol processing method

Country Status (1)

Country Link
JP (1) JPH0530154A (en)

Similar Documents

Publication Publication Date Title
JP3549081B2 (en) Task execution control method with priority and data processing device
JP2945498B2 (en) Communication method between systems
EP1289221A2 (en) Network communication method and system
JPH0934818A (en) Method and apparatus for shortened waiting time data reception at inside of data-processing system using packet- based architecture
JPH114279A (en) Method and mechanism for transmission between advanced systems
JPH08171526A (en) Input/output interface device and its control method
JPH0530154A (en) Hierarchical protocol processing method
JP3282205B2 (en) Received data processing method and communication control device
JP2655466B2 (en) Packet switching equipment
JP3243672B2 (en) Medical image processing system
JP2611797B2 (en) Communication control device
JPH0583327A (en) Data transfer control in connection type communication protocol
JPH0370950B2 (en)
JPH11353197A (en) Shared pool resource control system
JPS59146347A (en) Communication system between processes
KR910005777B1 (en) Method for exchanging document information between pcs using n-telephone lines
JP2001127767A (en) Packet transfer system and packet transfer method using it
JPH0916354A (en) Printing control method
CN116578509A (en) DMA special for reconfigurable network security processor and design method
JPH06301607A (en) Multiaccess i/o control system
JPH01256248A (en) Hierarchical protocol parallel processor
JPH08228203A (en) Data transfer system
JPH0784969A (en) Data transfer system
JPH05252166A (en) Network system
JPH0365720A (en) Print server

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008