JPH0528654A

JPH0528654A - 再生パルス補償回路およびｐｌｌ回路

Info

Publication number: JPH0528654A
Application number: JP18610191A
Authority: JP
Inventors: Reijirou Tsuchiya; 鈴二朗土屋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-07-25
Filing date: 1991-07-25
Publication date: 1993-02-05

Abstract

(57)【要約】【目的】本発明は磁気ディスク装置等の磁気記録装置に
関し、特に再生信号の弁別において時間基準となる再生
クロックの位相ゆらぎを低減する回路並びにPLL(Phase
Locked Loop) 回路を提供することにある。【構成】再生符号（２１）が、予めメモリ（２３）に記
憶された位相変動の大きな符号パタンと等しいか否か
を、コンパレータ（２４）で評価し、この結果に応じて
遅延回路（２５）で数種の位相に調整された再生パルス
（１１）の１つをゲート回路（２６）で選択的に通過さ
せて補正パルスを得ることにより達成される。【効果】補正パルスは再生パルスに伴う予想可能な位相
変動を低減したパルスとなり、この補正パルスをＰＬＬ
回路に入力することにより、位相ゆらぎの小さな再生ク
ロックを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気ディスク，磁気テー
プ等のディジタル磁気記録装置に係り、特に再生信号の
弁別において時間基準となる再生クロックの位相ゆらぎ
低減のために用いられる回路並びにＰＬＬ(Phase Locke
dLoop）回路に関するものである。

【０００２】

【従来の技術】図１は、従来の磁気ディスク装置の信号
処理系における情報チャネルの一構成例を示している。
まず、記録情報は符号器１により磁気記録に適したＮＲ
Ｚ−Ｉ符号などに変換される。その後、記録補償回路２
を経てライトアンプ３により記録電流波形に変換され
る。記録電流は記録ヘッド４によって記録磁界に変換さ
れ、ディスク５上に形成された記録媒体に磁化反転の有
無を形成し、それぞれ記録符号１，０に対応して情報を
記録する。また、再生過程では、記録媒体上の磁化反転
部から漏れる磁束を磁気ヘッド４で検出し、電気信号に
変換する。誘導型の磁気ヘッドでは記録符号の１に対応
してピークが現われる。この再生信号は、アンプ６，Ａ
ＧＣアンプ７，波形等化器８，微分回路９を経てパルス
化回路１０により再生信号のピーク対応した再生パルス
１１に変換される。さらに、再生パルス１１はＰＬＬ回
路１２の出力である再生クロック１３と比較して、弁別
回路１４により１，０の再生符号に変換された後、復号
器１５により記録情報に戻される。なお、記録補償回路
２，波形等化器８は再生トラックの半径位置情報を入力
して処理条件を変えているが、図１では省略している。

【０００３】この記録再生チャネルの再生パルス１１
は、ディスク５の回転変動に起因する位相変動，隣接磁
化反転の干渉に起因する位相変動と、再生信号に含まれ
るノイズに起因する位相変動などを受けている。したが
って、正しい再生情報を得るためには、上記の位相変動
を出来るだけ小さくすることが重要となる。そこで、Ｐ
ＬＬ回路１２は、上記位相変動の中でディスクの回転変
動等に起因する比較的ゆっくりとした変動を補償する目
的で適用されており、ゆっくりとした位相変動を伴う再
生信号に同期した再生クロック１３を出力するように構
成されている。弁別回路１４は、再生クロック１３を時
間基準として再生パルス１１の位相を相対評価すること
により、ゆっくりとした位相変動の影響を排除して再生
信号の弁別を行うことが出来る。

【０００４】次に、従来用いられているＰＬＬ回路の概
略（「ＰＬＬ応用回路：柳沢健編，総合電子出版社（昭
和５２年）」参照）を、図２により説明する。ＰＬＬ回
路１２の入力信号は、記録媒体に記録された磁化反転に
対応する再生パルス１１である。位相比較器１６で再生
クロック１３と再生パルス１１の位相差を検出し、位相
差信号１７を発生する。制御電圧発生器１８は、位相差
信号１７を増幅し、適切なローパスフィルタにより高周
波成分を除くことにより作られた周波数制御信号１９を
出力する。電圧制御発振器２０は周波数制御信号１９に
より補正された再生クロック１３を出力する。この帰還
構成により、入力である再生パルス１１に位相の同期し
た再生クロック１３が得られる。

【０００５】

【発明が解決しようとする課題】以上のように、ＰＬＬ
回路１２は再生パルス１１のある程度ゆっくりした位相
変動に追従した再生クロック１３を出力することにな
る。再生パルス１１の位相変動は既に述べたように、第
１にディスクの回転変動等に起因するゆっくりとした位
相変動，第２に隣接磁化反転の干渉に起因する位相変
動，第３に再生信号に含まれる媒体ノイズや回路ノイズ
に起因する不規則な位相変動がある。したがって、これ
ら３つの位相変動のなかで、第１の変動に追従するよう
にＰＬＬ回路１２は調整される。これに対して、第２，
第３の比較的早い変動には追従しないように調整され
る。しかし、第２，第３の早い位相変動が入力される
と、これに起因して再生クロック１３に不規則な位相ゆ
らぎが発生する。ところが、再生クロック１３は弁別回
路１４の時間基準となるため、再生クロック１３の位相
ゆらぎにより弁別誤りが起こりやすくなり、装置の動作
マージンが低下することがある。したがって、位相ゆら
ぎを極力小さくすることが望ましい。

【０００６】再生クロック１３の位相ゆらぎの大きさ
は、ＰＬＬ回路１２の入力である再生パルス１１の位相
変動の早さや大きさとＰＬＬ回路１２の帰還回路特性で
決まってしまう。したがって従来は、再生クロック１３
の位相ゆらぎを低下するために信号処理による再生信号
のＳ／Ｎ向上や、ＰＬＬ回路の帰還特性の最適化が行わ
れている。しかし、近年のディジタル磁気記録装置の高
記録密度化による再生信号のＳＮ比と分解能の低下のた
めに、第２，第３の要因による再生パルス１１の位相変
動が相対的に増大し、この結果、再生クロック１３の位
相ゆらぎは増加傾向にあり、従来の対策では装置の動作
マージンを確保するのに十分で無くなってきている。

【０００７】本発明は再生クロックの位相ゆらぎをさら
に低減することを目的に、ＰＬＬ回路に入力される再生
パルスの位相変動を予め小さくする再生パルス補償回路
を提供し、また、位相ゆらぎの小さな再生クロックを出
力するＰＬＬ回路を提供し、さらに、これらを用いた信
頼性の高い磁気ディスク装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の問題点を解決する
ため、本発明の再生パルス補償回路では上記の第２の位
相変動要因である隣接磁化反転の干渉に起因する位相変
動を予め推定し、再生パルスに含まれるこの変動量を補
償したパルス信号を出力する。さらに、この再生パルス
補償回路の出力を、従来のＰＬＬ回路の入力信号とす
る。

【０００９】本発明の再生パルス補償回路は、図３に示
すように、弁別回路出力の再生符号２１と再生クロック
１３を入力とするシフトレジスタ２２と、数種のパタン
を記憶するメモリ２３と、シフトレジスタ２２内のデー
タとメモリ２３内のパタンを比較するコンパレータ２４
と、再生パルス１１を入力して位相の異なる数種のパル
スを出力する遅延回路２５あるいは遅延素子２５と、遅
延回路２５あるいは遅延素子２５の出力とコンパレータ
２３の出力と再生クロック１３を入力としていずれかの
パルスを通過させるゲート回路２６からなる。また、磁
気ディスク装置に適用する場合には再生トラック位置に
より補償すべき位相量が異なるため、遅延回路２５は再
生トラック位置により制御可能であることが望ましい。

【００１０】

【作用】再生クロックの位相ゆらぎの主な要因である上
記第２，第３の位相変動のうち、第３の位相変動は、主
にランダムノイズに由来しているために、変動量は再生
パルス毎にランダムである。これに対して、上記第２の
要因による位相変動は、隣接磁化反転の干渉に由来して
いるために、記録符号のパタンが解かればあらかじめ推
定することができる。弁別回路出力の再生符号２１の弁
別誤り率は非常に小さなものであるから、この再生符号
により記録符号のパタンを代用できる。すなわち、再生
符号２１をシフトレジスタ２２により再生クロック１３
に同期させて順次送り、シフトレジスタ２２内の符号パ
タンとメモリ２３に記憶させた符号パタンをコンパレー
タ２４で比較する。メモリ２３内には、隣接磁化反転の
干渉などに由来して位相変動が起こりやすく、かつ、変
動量が推定できる符号パタンを記憶しておく。これによ
り、再生符号２１が位相変動しやすい符号パタンと一致
した場合に、コンパレータ２４からゲート回路２６へ制
御信号を送る。ここでは、符号が一致した場合に制御信
号がハイレベル，それ以外の場合にローレベルであると
する。

【００１１】一方、遅延回路２５は弁別回路等による制
御信号の遅れやゲート回路の遅れを相殺するように遅延
された標準再生パルスを出力すると共に、メモリ２３の
数種の符号パタンに対応した位相補償量だけ相対的に位
相のずれた数種の再生パルスを出力するように構成され
ている。ゲート回路２６に入力される制御信号は全てロ
ーレベルであるか、或いは１つの制御信号だけがハイレ
ベルになっている。制御信号が全てローレベルの場合に
は、再生クロック１３の次の一周期の期間、標準再生パ
ルスを通過させ、ハイレベルになっている制御信号があ
る場合にはそれに対応した再生パルスを通過させる。以
上の結果、再生パルス１１に含まれる前記第２の要因に
よる位相変動を低減したパルス信号を、再生パルス補償
回路の出力２７として得ることができる。

【００１２】そして、上記の再生パルス補償回路の出力
２７をＰＬＬ回路の入力信号とすることにより、位相ゆ
らぎの小さな再生クロックを得ることが出来る。

【００１３】

【実施例】本発明の再生パルス補償回路の実施例を図４
により説明する。再生パルス補償回路の入力の再生パル
ス１１は、第１の遅延素子２８を通過し第１の論理素子
３１及び第２の遅延素子２９に入力される。第２の遅延
素子２９を通過した再生パルスは第２の論理素子３２及
び第３の遅延素子３０に入力される。第３の遅延素子３
０を通過した再生パルスは第３の論理素子３３に入力さ
れる。再生符号２１はシフトレジスタ２２に入力され、
同じくシフトレジスタ２２に入力される再生クロック１
３に同期して順次シフトレジスタ２２の出力端子Ｑ０，
Ｑ１，Ｑ２，…，Ｑ８へとシフトされる。シフトレジス
タ２２の出力端子に接続された論理回路３５，３６，３
７の出力は、同期をとるためのフリップフロップ３８，
３９，４０を介して前記の第１，第２，第３の論理素子
３１，３２，３３に入力される。前記論理素子の出力は
最終段の論理素子３４に入力され、補正パルス２７を出
力する。

【００１４】本実施例では、（１−７）符号を採用した
磁気ディスク装置に適用した場合を例にとっており、隣
接磁化反転の干渉に起因して位相変動の起こりやすい符
号パタンである２ビットパタン（００１０１００）の前
側の１に対応する再生パルスを遅らせ（遅らせる時間＝
τ３）、後側の１に対応する再生パルスを早める（早め
る時間＝τ２）ように構成されている。これは、図５に
実測例を示すように隣接磁化反転間の干渉に起因する位
相変動量が２ビットパタン部で大きくなり、前側の１が
進み、後側の１が遅れるためである。それゆえ、図５の
系に対して２ビットパタン部に着目して前側の１を遅ら
せ、後側の１を進ませることは、再生パルスの位相変動
減少に効果的である。また、図３におけるゲート回路
は、論理素子３１，３２，３３，３４，３７，３８，３
９，４０を用いて構成されている。さらに、図３におけ
るコンパレータ，メモリ部分は、論理回路３５，３６を
用いて構成されている。

【００１５】本実施例において、２ビットパタン（００
１０１００）の前側の１がシフトレジスタ２２の出力端
子Ｑ４にシフトしたときに、Ｑ６＝０，Ｑ４＝１，Ｑ２
＝１，Ｑ０＝０となるため素子３５の出力がハイレベル
になる。また、後側の１がシフトレジスタ２２の出力端
子Ｑ４にシフトしたときに、Ｑ８＝０，Ｑ６＝１，Ｑ４
＝１，Ｑ２＝０となるため素子３６の出力がハイレベル
になる。素子３５と素子３６の出力が同時にローレベル
のときに素子３７の出力はハイレベルになる。したがっ
て、２ビットパタン（００１０１００）の前側の１がシ
フトレジスタ２２の出力端子Ｑ４にシフトしたときに、
論理素子３１，３２，３３，３４で構成される論理回路
により第３の遅延素子３０の出力が出力端子２７へ出力
される。同様に、２ビットパタン（００１０１００）の
後側の１がシフトレジスタ２２の出力端子Ｑ４にシフト
したときに、第１の遅延素子２８の出力が出力端子２７
へ出力され、上記以外のときに第２の遅延素子２９の出
力が出力端子２７へ出力されることになる。一方、目的
とする再生パルスを通過させるように第１の遅延素子２
８の遅延時間τ１が決められており、第１，第２の遅延
素子による遅れ（τ１＋τ２）が、弁別回路や再生パル
ス補償回路内部の遅れを相殺している。以上の動作によ
り、再生パルス１１に対して出力２７では、２ビットパ
タン（００１０１００）の前側の１に対応する再生パル
スを時間τ３だけ遅らせ、後側の１に対応する再生パル
スを時間τ２だけ進めた信号を得ることができる。図６
に、τ２＝τ３＝１ｎｓとしたときに再生パルス補償回
路出力で実測された隣接磁化反転間の干渉に起因する位
相変動量を示した。図５と比較してパルスの位相変動量
が十分低減されている。

【００１６】なお、本発明の再生パルス補償回路を磁気
ディスク装置に適用する場合、再生トラックの半径位置
による分解能の違いに応じて補償量が変化することがあ
るため、シリンダを任意の領域に分けて各々の領域に応
じた補償量が得られるようにする必要がある。このため
には、遅延時間の異なるタップ出力を持つ遅延素子と論
理回路の組合せにより可変遅延回路を構成して遅延素子
部に使用する。或いは、プログラマブル遅延素子を遅延
素子部に用いることが望ましい。

【００１７】次に本発明の再生パルス補償回路を入力段
にもつＰＬＬ回路に関する実施例を図７を用いて説明す
る。本発明のＰＬＬ回路入力である再生パルス１１及び
再生符号２１は、再生パルス補償回路４１に入力され
る。再生パルス補償回路４１は、再生パルス１１，再生
符号２１及び再生クロック１３を入力して補正パルス２
７を出力する。位相比較器１６で再生クロック１３と補
正パルス２７の位相差を検出し、位相差信号１７を発生
する。制御電圧発生器１８は、周波数制御信号１９を出
力する。電圧制御発振器２０は周波数制御信号１９によ
り補正された再生クロック１３を出力する。なお、磁気
ディスク装置に適用する場合には上記同様、再生トラッ
ク位置により補償すべき位相が異なるため、補償量可変
な再生パルス補償回路を入力段に使用し、半径位置情報
を入力する。

【００１８】本発明のＰＬＬ回路の効果を、再生クロッ
クの位相ゆらぎで評価した。再生パルス補償回路には図
４の回路を用いた。効果は記録符号のパタンに大きく依
存するが、符号パタンが２ビットパタンの繰返しである
場合に最大の効果が得られ、再生クロックの位相ゆらぎ
幅を、従来のＰＬＬ回路（入力段に再生パルス補償回路
を持たない回路）と比較して約３０％減少できた。

【００１９】最後に、本発明の再生パルス補償回路及び
本発明のＰＬＬ回路を磁気ディスク信号処理系に適用し
た時の構成例を、それぞれ図８，図９に示す。図８で
は、本発明の再生パルス補償回路４１がＰＬＬ回路１２
の前段に挿入され、ＰＬＬ回路１２の出力である再生ク
ロック１３と弁別回路１４の出力である再生符号２１が
再生パルス補償回路４１に入力される。図９では、本発
明のＰＬＬ回路４２が従来のＰＬＬ回路１２の代わりに
用いられるが、弁別回路１４の出力である再生符号２１
がＰＬＬ回路４２に入力される。図８及び図９に構成を
示した磁気ディスク信号処理系では、従来の磁気ディス
ク信号処理系（図１）に比べて、再生クロックの位相ゆ
らぎを低減できるため動作信頼性を向上できる。

【００２０】

【発明の効果】本発明の再生パルス補償回路によれば、
再生パルスに含まれる隣接磁化反転の干渉のため発生す
る位相変動を低減できる。また、本発明のＰＬＬ回路に
よれば、再生パルスに含まれる隣接磁化反転の干渉のた
め発生する位相変動に起因した位相ゆらぎを低減した再
生クロックを得ることができる。さらに、本発明の再生
パルス補償回路及び本発明のＰＬＬ回路を適用した磁気
ディスク信号処理系によれば、再生クロックの位相ゆら
ぎを低減できるため、磁気ディスク装置の動作信頼性を
向上できる。

【図面の簡単な説明】

【図１】一般的な磁気ディスク信号処理系の構成ブロッ
ク図である。

【図２】一般的なＰＬＬ回路の構成ブロック図である。

【図３】本発明の再生パルス補償回路の構成ブロック図
である。

【図４】本発明の再生パルス補償回路の実施例を示すブ
ロック図である。

【図５】隣接磁化反転の干渉による再生パルスの位相変
動量を示すグラフ図である。

【図６】再生パルス補償回路出力での干渉による位相変
動量を示すグラフ図である。

【図７】本発明のＰＬＬ回路の構成ブロック図である。

【図８】本発明の再生パルス補償回路を用いた磁気ディ
スク信号処理系の構成ブロック図である。

【図９】本発明のＰＬＬ回路を用いた磁気ディスク信号
処理系の構成図ブロックである。

【符号の説明】

１０…パルス化回路、１１…再生パルス、１２…ＰＬＬ
回路、１３…再生クロック、１４…弁別回路、１６…位
相比較器、１８…制御電圧発生器、２０…電圧制御発振
器、２１…再生符号、２２…シフトレジスタ、２３…メ
モリ、２４…コンパレータ、２５…遅延回路、２６…ゲ
ート回路、２７…補正パルス、４１…再生パルス補償回
路、４２…本発明のＰＬＬ回路。

Claims

【特許請求の範囲】

【請求項１】磁気記録装置の再生パルスと再生クロック
と再生符号を入力とし、前記再生パルスを遅延する遅延
回路あるいは遅延素子と、前記再生符号を前記再生クロ
ックに同期してシフトするシフトレジスタと、数種の符
号パタンを記憶する手段と、該符号パタンと前記シフト
レジスタ内の符号パタンとを比較する手段と、該手段の
出力信号と前記遅延回路あるいは前記遅延素子の出力と
前記再生クロックを入力とするゲート回路からなり、前
記再生パルスのうち前記符号パタンに対応したパルスの
位相を補正して出力することを特徴とする再生パルス補
償回路。
【請求項２】前記符号パタンは、少なくとも２ビットパ
タン（１−７符号では0010100 ）を含む請求項１に記載
の再生パルス補償回路。
【請求項３】磁気ディスク装置の再生トラックの半径位
置情報を入力とし、前記再生パルスを遅延する前記遅延
回路あるいは前記遅延素子が前記半径位置情報により遅
延時間を制御することを特徴とする請求項１あるいは請
求項２に記載の再生パルス補償回路。
【請求項４】磁気記録装置の再生パルスと再生符号を入
力とし、前記再生パルスと前記再生符号と再生クロック
を入力して補正パルスを出力する請求項１〜３のうちい
ずれかに記載の再生パルス補償回路と、前記補正パルス
と前記再生クロックを入力して位相を比較する手段と、
前記位相比較手段の出力から制御電圧を発生する手段
と、該制御電圧発生手段の出力を入力して再生クロック
を出力する電圧制御発振器からなることを特徴とするＰ
ＬＬ回路。
【請求項５】請求項１〜３のうちいずれかに記載の再生
パルス補償回路を用いて、前記補正パルスをＰＬＬ回路
の入力とすることを特徴とする磁気ディスク装置。
【請求項６】請求項４に記載のＰＬＬ回路を用いること
を特徴とする磁気ディスク装置。