JPH05283905A - 積層型誘電体フィルタ - Google Patents

Abstract

(57)【要約】 【目的】実装基板上における面積を減少させた積層型誘
電体フィルタを提供する。 【構成】ストリップラインからなり、誘電体層１₁ 上に
形成され、かつ一端がアース電極２に電気的に接続され
る共振素子３₁ 〜３₃ と、一端がアース電極２に電気的
に接続され、共振素子３₁ 〜３₃ の開放端側の部分と一
部が誘電体層１₂ 、１₂および１₃ 、１₂ 〜１₄ を介し
てそれぞれ重なる電極６₁ 〜６₃ 、電極７₁ 〜７ ₃ 電極
８₁ 〜８₃ とを誘電体内に設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は携帯用電話機等の高周波
機器に利用するフィルタやアンテナ共用器に使用される
積層型誘電体フィルタに関し、さらに詳細には小型化を
可能にした積層型誘電体フィルタに関する。

【０００２】

【従来の技術】従来の積層型誘電体フィルタは、例えば
図８（ａ）および（ｂ）に示すように、誘電体層２０の
表面にストリップラインからなる共振素子２１〜２３を
印刷形成すると共に、誘電体層２０の表面に共振素子２
１〜２３の開放端側に共振素子２１〜２３から所定距離
離れてそれぞれ対向する電極２４〜２６を印刷形成し、
さらに共振素子２１には入力用電極２７が電気的に接続
される状態に印刷形成し、共振素子２３には出力用電極
２８が電気的に接続される状態に印刷形成している。

【０００３】上記構成の誘電体層２０の表面に誘電体層
３０を積層したのち焼成して一体とし、一体とされた誘
電体層フィルタの周囲表面に共振素子２１〜２３の一端
と電気的に接続されると共に、電極２４〜２６の一端と
電気的に接続されるアース電極３５を、入力端子部３３
および出力端子部３４を除いて印刷し、入力端子部３３
内におよび出力端子部３４内にそれぞれアース電極３５
と電気的に絶縁して入力用電極２７に電気的に接続され
る入力端子３１としての電極およびアース電極３５と電
気的に絶縁して出力用電極２８と電気的に接続される出
力端子３２としての電極を印刷し、焼成して構成されて
いる。

【０００４】上記した積層型誘電体フィルタは共振素子
２１〜２３の開放端側に電極２４〜２６が対向し、かつ
共振素子２１〜２３の開放端側および電極２４〜２６の
一端をアースすることによって、共振素子２１〜２３と
電極２４〜２６との間にそれぞれ静電容量を形成し、該
静電容量は共振素子２１〜２３と並列接続されることに
よって共振素子２１〜２３の長さを短縮している。

【０００５】

【発明が解決しようとする課題】しかしながら、共振素
子と共振素子に対向する電極とは同一平面上にあり、か
つ両者の間隔は製作上から１００μｍ以下にすることは
困難である。この間隔を１００μｍにしても、得られる
静電容量は誘電体層に比誘電率８０の基板を用いたとし
ても共振素子の幅１ｍｍ当たり、たとえば２ｐＦ弱程度
である。このため従来の構成の積層型誘電体フィルタで
は小型化には自ずから限界があるという問題点があっ
た。

【０００６】また、共振素子２１〜２３に代わって図８
（ｃ）に示すように、共振素子２１−１、２２−１およ
び２３−１をその開放端側の所定長だけ、幅広く形成す
ることも考えられる。この方法では幅広く構成した分だ
け電極２４〜２６との間に形成される静電容量は増加で
きて共振素子の長さは短縮できるが、共振素子の幅方向
に広がってしまうため積層型誘電体フィルタの横方向の
形状が大きくなってしまって実装基板上における面積を
減少させることにはならないという問題点があった。

【０００７】本発明は、実装基板上における面積を減少
させた積層型誘電体フィルタを提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明の積層型誘電体フ
ィルタは、ストリップラインからなり、同一誘電体層上
に形成され、かつ一端がアース電極に電気的に接続され
る１以上の共振素子と、一端がアース電極に電気的に接
続され、各共振素子の開放端側の部分と一部がそれぞれ
誘電体層を介して重なる１以上の電極と、を誘電体内に
設けたことを特徴とする。

【０００９】また、電極の長さを同一としてもよく、異
なる誘電体層上に形成される電極の長さを異ならせても
よい。

【００１０】

【作用】本発明の積層型誘電体フィルタによれば、電極
と共振素子との間に形成される静電容量が共振素子に並
列接続されることになり、さらに電極の一部と共振素子
とは誘電体層を挟んで重なっているため静電容量は大き
く、共振素子の長さを短縮することができ、実装基板上
の積層型誘電体フィルタの面積は小さくなる。

【００１１】電極の長さを同一とした場合は、同一パタ
ンで電極を形成した誘電体層を用いることができて製造
が容易となり、異なる誘電体層上に形成される電極の長
さを異ならせた場合は、同一パターンで電極を形成した
場合よりも外側の電極と共振素子との間に形成される静
電容量が大きくなるため、共振素子の長さをさらに短く
できる。

【００１２】

【実施例】以下本発明を実施例によって説明する。

【００１３】図１は本発明の第１実施例の模式展開図で
あり、図２は本発明の第１実施例の斜視図であり、図３
は本発明の第１実施例の主要部の構成を示す平面図およ
び断面図である。

【００１４】誘電体層１₁ の一方の端部にまで延びて、
誘電体層１₁ の裏面全面に形成される後記のアース電極
２に一端部がそれぞれ電気的に接続される１／４波長よ
り僅かに短いストリップライン共振器を構成する複数の
共振素子３₁ 〜３₃ を誘電体層１₁ の表面に並行に形成
する。さらに、誘電体層１₁ の他方の端部にまで延びて
一端部がアース電極２に電気的に接続され、かつ他端が
共振素子３₁ 〜３₃ の他端（開放端）から所定の間隔離
れて共振素子３₁ 〜３₃ のそれぞれに対向する電極
４₁ 、４₂ 、４₃ を誘電体層１₁ の前記表面に形成し
て、共振素子３₁ 〜３ ₃ 各々の分布結合によるインダク
タンスで共振素子３₁ 〜３₃ が誘導結合されることを利
用してコムライン型のフィルタを構成する。

【００１５】誘電体層１₁ 上に積層される誘電体層１₂
の表面に、誘電体層１₂ を挟んで入力側の共振素子３₁
の一部に重なり、一端は誘電体層１₁ の一方の端部にま
で延びて入力端子９₁ に電気的に接続されると共に、共
振素子３₁ にほぼ直交するように入力用電極５₁ を形成
し、同様に誘電体層１₂ の表面に誘電体層１₂ を挟んで
出力側の共振素子３₃ の一部に重なり、一端は誘電体層
１₂ の他方の端部にまで延びて出力端子９₂ に電気的に
接続されると共に、共振素子３₃ にほぼ直交するように
出力用電極５₂ を形成する。

【００１６】さらに、誘電体層１₂ の表面に、誘電体層
１₂ を挟んで電極４₁ 、４₂ 、４₃にそれぞれに各別に
対向し、一端は誘電体層１₂ の他方の端部にまで延びて
アース電極２に電気的に接続され、かつ他端部は共振素
子３₁ 〜３₃ に誘電体層１₂を挟んで各別に重なる電極
６₁ 、６₂ 、６₃ を形成する。さらにまた、誘電体層１
₂ 上に積層される誘電体層１₃ の表面に、誘電体層１₃
を挟んで電極６₁ 、６ ₂ 、６₃ のそれぞれに各別に対向
し、一端は誘電体層１₃ の他方の端部にまで延びてアー
ス電極２に電気的に接続され、電極６₁ 、６₂ 、６₃ の
長さより長く、かつ他端部は共振素子３₁ 〜３₃ に誘電
体層１₂ および１₃ を挟んで各別に重なる電極７₁ 、７
₂ 、７₃ を形成する。

【００１７】さらに、誘電体層１₃ 上に積層される誘電
体層１₄ の表面に、誘電体層１₄ を挟んで電極７₁ 、７
₂ 、７₃ のそれぞれに各別に対向し、一端は誘電体層１
₄ の他方の端部にまで延びてアース電極２に電気的に接
続され、電極７₁ 、７₂ 、７ ₃ の長さより長く、かつ他
端部は共振素子３₁ 〜３₃ に誘電体層１₂ 〜１₄ を挟ん
で各別に重なる電極８₁ 、８₂ 、８₃ を形成し、誘電体
層１₄ 上に、表面にアース電極が形成される誘電体層１
₅ を積層して、誘電体層１₁ 〜１₅ を一体に構成し、そ
の表面と裏面と入力端子部１０₁ および出力端子部１０
₂ を除く側面とにアース電極２を塗布して形成する。

【００１８】一方、一体に構成した誘電体層１₁ 〜１₅
の一方の側面に、アース電極２と電気的に絶縁して、入
力用電極５₁ と電気的に接続される入力端子９₁ を入力
端子部１０₁ 内に形成し、さらに同様に一体に構成した
誘電体層１₁ 〜１₅ の他方の側面に、アース電極２と電
気的に絶縁して、出力用電極５₂ と電気的に接続される
出力端子９₂ を出力端子部１０₂ 内に形成する。

【００１９】電極４₁ 〜４₃ 、６₁ 〜６₃ 、７₁ 〜７₃
および８₁ 〜８₃ のそれぞれの幅は共振素子３₁ 〜３₃
の幅と等しく形成してあり、共振素子３₁ 、入力用電極
５₁、電極４₁ 、電極６₁ 、電極７₁ および電極８₁ の
空間的な構成を平面図で例示すれば図３（ａ）に示す如
くである。

【００２０】上記のように構成した本第１実施例におい
て、共振素子３₁ 、電極４₁ 、入力用電極５₁ 、電極６
₁ 、電極７₁ および電極８₁ を断面図で示せば図３
（ｂ）の実線で示す如くであって、相互に重なり部分が
あって、かつ誘電体層１₂ 、１₃、１₄ を挟んで対向し
ているため、電極４₁ 、入力用電極５₁ 、電極６₁ 、７
₁、８₁ それぞれと共振素子３₁ の他端部との間に静電
容量４Ｃ₁ 、５Ｃ₁ 、６Ｃ ₁ 、７Ｃ₁ 、８Ｃ₁ が存在す
る。ここで、共振素子３₁ と入力用電極５₁ との間の静
電容量５Ｃ₁ は入力結合静電容量である。さらに、電極
４₁ 、６₁ 、７₁ 、８₁ の一端はアース電極２に電気的
に接続されているため、上記のように構成された本第１
実施例の電気的な等価回路は、共振素子３₁ に対応する
部分のみを示せば図４に示すように、共振素子３₁ に静
電容量４Ｃ₁ 、６Ｃ₁ 、７Ｃ₁ 、８Ｃ ₁ が並列接続され
た回路となる。

【００２１】上記の関係は共振素子３₂ と電極４₂ 、６
₂ 、７₂ 、８₂ とについても同様であって、共振素子３
₂ の他端部との間に静電容量４Ｃ₂ 、６Ｃ₂ 、７Ｃ₂ 、
８Ｃ ₂ が存在し、共振素子３₂ に静電容量４Ｃ₂ 、６Ｃ
₂ 、７Ｃ₂ 、８Ｃ₂ が並列に接続される。同様に、共振
素子３₃ と電極４₃ 、出力用電極５₂ 、電極６₃ 、
７ ₃ 、８₃ とについても同様に、共振素子３₃ の他端部
との間に静電容量４Ｃ₃ 、５Ｃ₂ 、６Ｃ₃ 、７Ｃ₃ 、８
Ｃ₃ が存在し、共振素子３₃ に静電容量４Ｃ₃ 、６
Ｃ₃ 、７Ｃ₃ 、８Ｃ₃ が並列に接続される。ここで、静
電容量５Ｃ₂ は出力結合静電容量であり、共振素子３₂
については入力用電極５₁ 、出力用電極５₂ との間に形
成される結合容量が存在しないことは勿論である。

【００２２】上記のように構成した本第１実施例の積層
型誘電体フィルタにおいて、共振素子３₁ に並列接続さ
れる静電容量をＶｃ₁ （＝４Ｃ₁ ＋６Ｃ₁ ＋７Ｃ₁ ＋８
Ｃ₁）、共振素子３₁ の特性インピーダンスをＺ、各周
波数をω、その周波数ωにおける共振素子３₁ の電気長
をθとすれば、共振条件はＺｔａｎθ＝１／ωＶｃ₁と
なる。したがって、静電容量Ｖｃ₁ が大きくなるほど、
電気長θが短くなり、共振素子３₁ の長さは短くなっ
て、小型化される。共振素子３₂ および３₃ についても
同様である。

【００２３】共振素子に並列に接続される静電容量は電
極を共振素子と同一層内に設けるより、誘電体層を挟ん
で共振素子と重なるように設けた場合の方が大きく、本
実施例の場合に、電極４₁ 〜４₃ と異なり、電極６₁ 〜
６₃ 、７₁ 〜７₃ および８₁〜８₃ は共振素子３₁ 〜３
₃ に対してそれぞれ誘電体層１₂ 、１₂ および１₃ 、１
₂ 〜１₄ をそれぞれ挟んで重なっているため、各静電容
量６Ｃ₁ 〜６Ｃ₃ 、７Ｃ₁ 〜７Ｃ₃ および８Ｃ₁ 〜８Ｃ
₃ は静電容量４Ｃ₁ 〜４Ｃ₃ よりも大きくなって、共振
素子３₁ 〜３₃ の長さは従来よりも短くできて本第１実
施例の積層型誘電体フィルタの平面積は小さくて済む。

【００２４】一方、積層型誘電体フィルタの厚さは共振
素子の共振の鋭さＱ（Quality factor）によって決定さ
れ、誘電体層の厚いときは共振の鋭さＱが増大する。ま
た、共振の鋭さＱが大きい誘電体フィルタほど挿入損失
が少ない。しかるに、本第１実施例の積層型誘電体フィ
ルタは誘電体層１₂ 、１₃ および１₄ が増加した分だけ
従来例の場合より厚くなるように見えるが、従来例では
共振の鋭さＱを得るためおよび挿入損失を低減させるた
め所定以下の厚さにすることができず、本第１実施例の
場合においても逆に従来例の場合と略同様の厚さに設定
される。このことからも明らかなように本第１実施例の
積層型誘電体フィルタの厚さが厚くなるわけではない。

【００２５】共振素子３₁ 〜３₃ に付加される静電容量
は共振素子３₁ 〜３₃ に近い位置に位置する電極ほど大
きく、遠ざかるにしたがって、共振素子３₁ 〜３₃ との
間の誘電体層の厚さが厚くなり、かつその間に存在する
電極が静電シールドの作用をして、共振素子３₁ 〜３₃
に付加される静電容量は共振素子３₁ 〜３₃ から遠ざか
るにしたがって小さくなる。しかるに、本第１実施例で
は電極の長さを、電極６₁ 〜６₃ ＜電極７₁ 〜７₃ ＜電
極８₁ 〜８₃ に設定しているために、電極７₁〜７₃ 、
電極８₁ 〜８₃ の各電極と共振素子３₁ 〜３₃ との間の
静電容量を大きくできて、共振素子３₁ 〜３₃ の長さを
短くすることができる。

【００２６】次に本発明の第２実施例について説明す
る。本第２実施例の積層誘電体フィルタは図３（ｂ）に
おいて破線で示すように、上記した第１実施例の電極６
₁ 〜６ ₃ 、７₁ 〜７₃ 、８₁ 〜８₃ に対応してさらに、
共振素子３₁ 、３₂ 、３₃ の裏面側においてさらに電極
６₁ 〜６₃ 、７₁ 〜７₃ 、８₁ 〜８₃ にそれぞれ対称的
に電極６１₁ 〜６１₃ 、７１₁ 〜７１₃ 、８１₁ 〜８１
₃ を設けて構成したものである。このように構成するこ
とによって共振素子３₁ に並列接続される静電容量は前
記第１実施例の場合にさらに、共振素子３₁ と電極６１
₁ 、７１₁ 、８１ ₁ との間に形成される静電容量が加わ
ることになる。

【００２７】また、共振素子３₂ 、３₃ についても同様
である。したがって、本第２実施例の場合は第１実施例
の場合よりもさらに共振素子３₁ 〜３₃ の長さを短縮で
きる。本第２実施例における積層型誘電体フィルタの厚
さについても前記した理由によって従来例と略同様の厚
さですみ、従来例と厚さについては遜色がない。

【００２８】次に本発明の第２実施例の変形例について
説明する。

【００２９】本発明の第２実施例の第１変形例は図５に
示すように電極６₁ 〜６₃ 、７₁ 〜７₃ 、８₁ 〜８₃ 、
６１₁ 〜６１₃ 、７１₁ 〜７１₃ および８１₁ 〜８１₃
の長さを同一に設定してある。この場合は電極６₁ 〜６
₃ 、７₁ 〜７₃ 、８₁ 〜８₃、６１₁ 〜６１₃ 、７１₁
〜７１₃ および８１₁ 〜８１₃ の電極の長さを略等しく
したために、共振素子３₁ 〜３₃ から離れた位置に位置
する電極によって形成される静電容量は少なくなるが、
電極の長さが等しいため、電極が形成された同一構成の
誘電体層を積層することで構成できて製作が容易とな
る。

【００３０】本発明の第２実施例の第２変形例は図６に
示すように電極の長さを電極６₁ 〜６₃ 、６１₁ 〜６１
₃ 、＞７₁ 〜７₃ 、７１₁ 〜７１₃ ＞８₁ 〜８₃ 、８１
₁ 〜８１₃ に設定した場合である。本第２変形例では電
極の長さをこのように構成したため、共振素子３₁ 〜３
₃ から離れた位置にある電極ほど共振素子３₁ 〜３₃と
の間に形成される静電容量が小さくなるため、外側の電
極を選択的に付加することによって形成加工上実現でき
ないような共振素子３₁ 〜３₃ の長さの微小な設定が実
質的に可能となる。

【００３１】ここで上記した各実施例の積層型誘電体フ
ィルタの構成材について説明する。

【００３２】共振素子３₁ 〜３₃ は損失の少ない比抵抗
の低い導体を用いいるのが好ましく、例えば低抵抗のＡ
ｇ系、若しくはＣｕ系の導体を用いるのが好ましい。誘
電体材料としては、信頼性が高く、誘電率が大きく、か
つ小型化に適するために、セラミックスを使用すること
が好ましい。セラミックス誘電体層の形成方法として
は、誘電体粉末の形成体とその形成体上に塗布した共振
素子および電極を形成する導体とを積層した後、焼成緻
密化し、一体となるように構成することが望ましい。

【００３３】上記した方法で構成した上記第２実施例の
積層型誘電体フィルタにおいて、各共振素子３₁ 〜３₃
の幅を０．８ｍｍ、共振素子３₁ と３₂ との間隔および
共振素子３₂ と３₃ との間隔を１．２ｍｍ、共振素子３
₁ 〜３₃ の長さを４ｍｍとし、電極４₁ 〜４₃ の長さを
０．５ｍｍ、共振素子３₁ 〜３₃ と電極４₁ 〜４₃ との
間隔を０．３ｍｍとし、共振素子３₁ 〜３₃ の上下に
０．２ｍｍ毎に電極６₁〜６₃ 、電極６１₁ 〜６１₃ 、
電極７₁ 〜７₃ 、電極７１₁ 〜７１₃ 、電極８₁〜
８₃ 、電極８１₁ 〜８１₃ を設け、共振素子３₁ 〜３₃
と電極６₁ 〜６₃ 、電極６１₁ 〜６１₃ との重なり長さ
を０．９ｍｍ、共振素子３₁ 〜３₃ と電極７₁〜７₃ 、
電極７１₁ 〜７１₃ との重なり長さを０．８ｍｍ、共振
素子３₁ 〜３₃と電極８₁ 〜８₃ 、電極８１₁ 〜８１₃
との重なり長さを１．２ｍｍ、誘電体層１₁ の厚さを
０．２ｍｍ、誘電体層１₅ の厚さを１．２ｍｍとして構
成した。

【００３４】上記の積層型誘電体フィルタで誘電体の比
誘電率８０のときに、中心周波数１３００ＭＨｚ、帯域
幅７５ＭＨｚ、挿入損失は２．５ｄＢであった。これに
対して、共振素子３₁ 〜３₃ および電極４₁ 〜４₃ で構
成し、厚さが上記と同様の積層型誘電体フィルタの場
合、共振素子３₁ 〜３₃ の長さが６ｍｍのときに中心周
波数１３００ＭＨｚ、帯域幅７５ＭＨｚ、挿入損失２．
５ｄＢとなった。両者を比較すれば明らかなように、本
第２実施例の場合は共振素子３₁ 〜３₃ の長さが２ｍｍ
少なくて済み、実装基板上の面積が小さくなる。

【００３５】なお、上記した各実施例および変形例にお
いて電極６₁ 〜６₃ 、７₁ 〜７₃ および８₁ 〜８₃ のそ
れぞれの幅を共振素子３₁ 〜３₃ の幅と等しく形成した
場合を例示したが、図７に示すように電極６₁ 〜６₃ 、
７₁ 〜７₃ および８₁ 〜８₃のそれぞれの幅を共振素子
３₁ 〜３₃ の幅より広くしてもよい。電極６₁ 〜６₃、
７₁ 〜７₃ および８₁ 〜８₃ のそれぞれの幅を共振素子
３₁ 〜３₃ の幅より広くしたことによって、焼成時にお
ける誘電体層１₁ に対する誘電体層１₂ 、１₃、１₄ の
位置ずれによる電極４₁ 〜４₃ 、６₁ 〜６₃ 、７₁ 〜７
₃ および８₁ 〜８₃ の配置ずれおよび収縮などが生じて
も、電極４₁ 〜４₃ 、６₁ 〜６₃ 、７₁〜７₃ および８
₁ 〜８₃ と共振素子３₁ 〜３₃ との重なり部分の幅が変
化することもなく所望の静電容量が得られて、共振素子
の長さが予定通り短くなる効果がある。

【００３６】以上の各実施例および変形例において、共
振素子の配置がコムライン型の場合について説明した
が、本発明はインタデジタル型の場合にも適応すること
ができる。

【００３７】さらに、電極４₁ 〜４₃ 、６₁ 〜６₃ 、７
₁ 〜７₃ 、８₁ 〜８₃ が接続されているアース電極２の
部分を選択的に剥がすことにより、電極４₁ 〜４₃ 、６
₁ 〜６₃ 、７₁ 〜７₃ 、または８₁ 〜８₃ とアース電極
２との接続を電気的に遮断することができ、アースから
遮断される電極に基づいて共振素子の共振周波数の調整
ができて、積層型誘電体フィルタの中心周波数を調整す
ることもできる。

【００３８】

【発明の効果】以上説明した如く本発明によれば、一端
がアース電極に電気的に接続され、各共振素子の開放端
側の部分と一部がそれぞれ誘電体層を介して重なる１以
上の電極と共振素子とを誘電体内に設けたため、電極と
共振素子との間に形成される静電容量が共振素子に並列
接続されることになり、さらに電極の一部と共振素子と
は誘電体層を挟んで重なっているため静電容量は大き
く、共振素子の長さを短縮することができ、実装基板上
の積層型誘電体フィルタの面積は小さくなる効果があ
る。

【００３９】また、電極の長さを同一とした場合には、
同一パタンで電極を形成した誘電体層を用いることがで
きるため製造が容易となる効果があり、異なる誘電体層
上に形成される電極の長さを異ならせた場合は、共振素
子から離れた電極と共振素子との間に形成される静電容
量を大きくすることができるため共振素子の長さをさら
に短くできる効果がある。

【００４０】さらに、電極接続されているアース電極２
の部分を選択的に剥がすことにより、一部の電極とアー
ス電極２との接続が電気的に遮断できて、遮断されるす
ることによって、アースから遮断される電極に基づいて
共振素子の共振周波数の調整ができて、積層型誘電体フ
ィルタの中心周波数を調整することができる効果もあ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成を示す模式展開図で
ある。

【図２】本発明の第１実施例の斜視図である。

【図３】本発明の第１実施例の主要部の構成を示す平面
図、本発明の第１および第２実施例の主要部の構成を示
す断面図である。

【図４】本発明の第１実施例の電気的な等価回路図であ
る。

【図５】本発明の第２実施例の第１変形例の構成を示す
断面図である。

【図６】本発明の第２実施例の第２変形例の構成を示す
断面図である。

【図７】本発明の第１および第２実施例変形例の構成を
示す主要部の平面図である。

【図８】従来例の構成を示す説明図および断面図であ
る。

【符号の説明】

１₁ 〜１₅ …誘電体層 ２…アース電極 ３₁ 〜３₃ …共振素子 ４₁ 〜４₃ 、６₁ 〜６₃ 、７₁ 〜７₃ 、８₁ 〜８₃ …電
極 ５₁ …入力用電極 ５₂ …出力用電極 ９₁ …入力端子 ９₂ …出力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】ストリップラインからなり、同一誘電体層
   上に形成され、かつ一端がアース電極に電気的に接続さ
   れる１以上の共振素子と、 一端がアース電極に電気的に接続され、各共振素子の開
   放端側の部分と一部がそれぞれ誘電体層を介して重なる
   １以上の電極と、 を誘電体内に設けたことを特徴とする積層型誘電体フィ
   ルタ。
2. 【請求項２】請求項１記載の積層型誘電体フィルタにお
   いて、電極の長さを同一としたことを特徴とする積層型
   誘電体フィルタ。
3. 【請求項３】請求項１記載の積層型誘電体フィルタにお
   いて、異なる誘電体層上に形成される電極の長さを異な
   らせたことを特徴とする積層型誘電体フィルタ。