JPH05283334A - Method for planarizing metallic wiring layer and planarizing - Google Patents

Method for planarizing metallic wiring layer and planarizing

Info

Publication number
JPH05283334A
JPH05283334A JP3320379A JP32037991A JPH05283334A JP H05283334 A JPH05283334 A JP H05283334A JP 3320379 A JP3320379 A JP 3320379A JP 32037991 A JP32037991 A JP 32037991A JP H05283334 A JPH05283334 A JP H05283334A
Authority
JP
Japan
Prior art keywords
metal wiring
wiring layer
laser light
flattening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3320379A
Other languages
Japanese (ja)
Inventor
Masayasu Abe
正泰 安部
Koichi Mase
康一 間瀬
Toshihiko Katsura
敏彦 桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3320379A priority Critical patent/JPH05283334A/en
Publication of JPH05283334A publication Critical patent/JPH05283334A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method for planarizing a metallic wiring layer by optical alignment for aligning inter layer patterns can be performed. CONSTITUTION:After forming a metallic wiring film 14 on a semiconductor wafer, heat rays are applied. Wiring materials are heated and fluidized. As a result, the metallic wiring film is planarized. As a result, the metallic wiring film is planarized. At this time, heat rays are applied, except the surface of rough pattern regions 5 for alignment marks which have been previously made on the wafer, and the metallic wiring film 14 is planarized except the rough pattern region 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体ウェハー上に多
層の金属配線を形成する際に配線層を平坦化する方法お
よび装置に係り、特に金属配線層形成後にレーザー光ビ
ームなどの熱線を照射して平坦化を行う方法および装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for flattening a wiring layer when forming a multi-layered metal wiring on a semiconductor wafer, and particularly to irradiating a heat ray such as a laser beam after forming the metal wiring layer. And apparatus for flattening.

【0002】[0002]

【従来の技術】半導体装置の素子の微細化に伴い、配線
の接続孔(コンタクトホール、ヴィアホール)が小さく
なると、例えば図5に示すように、半導体基板11上の
絶縁膜12上に金属配線層14を形成する際、絶縁膜1
2に開口された接続孔13に対する配線層14のカバレ
ージが悪くなり、接続孔13内で配線層14の段切れが
生じる。これを避けるために、基板11上に配線層14
を形成する際に、図6に示すように、配線層14を平坦
化するようにしている。
2. Description of the Related Art When wiring connection holes (contact holes, via holes) become smaller due to miniaturization of elements of a semiconductor device, metal wiring is formed on an insulating film 12 on a semiconductor substrate 11, as shown in FIG. When forming the layer 14, the insulating film 1
The coverage of the wiring layer 14 with respect to the connection hole 13 opened in 2 is deteriorated, and disconnection of the wiring layer 14 occurs in the connection hole 13. In order to avoid this, the wiring layer 14 is formed on the substrate 11.
The wiring layer 14 is flattened as shown in FIG.

【0003】上記したように配線層14を平坦化する技
術としては、(a)配線膜の生成時に半導体基板にバイ
アス電圧を印加する方法(バイアス・スパッタ法、バイ
アスECRなど)、(b)配線膜の生成時に加熱して配
線材料を流動化させる方法、(c)配線膜の生成後に配
線膜の全面に例えばレーザー光ビームなどを照射するこ
とにより加熱して配線材料を流動化させる方法などがあ
る。
As a technique for flattening the wiring layer 14 as described above, (a) a method of applying a bias voltage to a semiconductor substrate at the time of forming a wiring film (bias / sputtering method, bias ECR, etc.), (b) wiring There are a method of fluidizing the wiring material by heating at the time of forming the film, (c) a method of heating the fluidizing the wiring material by irradiating the entire surface of the wiring film with, for example, a laser beam after forming the wiring film. is there.

【0004】一方、半導体装置の製造に際して、ウェハ
ー上に各層のパターンを形成する時には、フォトリソグ
ラフィ工程で層間のパターンを合わせるアライメントが
必要である。このアライメントは、通常は光学的な認識
方法を用いて行っている。即ち、ウェハー上に所望のパ
ターンを形成する時に、図7に示すように、基板11上
に予め絶縁層により形成されているアライメントマーク
用の凹凸パターン5aと、前記所望のパターンが形成さ
れているガラス・マスク83上のアライメント用パター
ン84とを、光学系85を通して合わせる。
On the other hand, at the time of forming a pattern of each layer on a wafer in manufacturing a semiconductor device, it is necessary to perform alignment for aligning patterns between layers in a photolithography process. This alignment is usually performed using an optical recognition method. That is, when the desired pattern is formed on the wafer, as shown in FIG. 7, the concave-convex pattern 5a for the alignment mark, which is previously formed of the insulating layer, and the desired pattern are formed on the substrate 11. The alignment pattern 84 on the glass mask 83 is aligned with the optical system 85.

【0005】上記基板上の凹凸パターン5aは、図8に
示すように、通常はHe−Neレーザー光16の走査あ
るいは画像認識によって検出される。この際、パターン
認識の精度は、基板11上の凹凸パターン5aのエッジ
からの散乱光16aによって生じるコントラストの強弱
および鋭さに依存する。
The concavo-convex pattern 5a on the substrate is usually detected by scanning the He--Ne laser beam 16 or image recognition, as shown in FIG. At this time, the accuracy of pattern recognition depends on the contrast strength and sharpness generated by the scattered light 16a from the edge of the uneven pattern 5a on the substrate 11.

【0006】いま、図9に示すように、基板11上に金
属配線膜14を形成した後のフォトリソグラフィ工程で
基板上のアライメントマーク用の凹凸パターン5aの検
出を行う場合を考える。この場合、通常は、フォトレジ
スト15を透過してきたアライメント用光16が金属配
線膜14の表面で反射するが、この配線膜14のカバレ
ージ部では反射光の方向が入射光の光軸からそれるの
で、コントラストが生じる。
Now, as shown in FIG. 9, let us consider a case where the concavo-convex pattern 5a for the alignment mark on the substrate is detected in the photolithography process after the metal wiring film 14 is formed on the substrate 11. In this case, normally, the alignment light 16 transmitted through the photoresist 15 is reflected on the surface of the metal wiring film 14, but in the coverage portion of the wiring film 14, the direction of the reflected light deviates from the optical axis of the incident light. Therefore, contrast occurs.

【0007】しかし、図10に示すように、基板11上
の金属配線膜14に対して前述したような平坦化を行っ
た後の工程でアライメントマーク用の凹凸パターン5a
の検出を行う場合には、フォトレジスト15を透過して
きたアライメント用光16が金属配線膜14の表面で反
射する光に変化がなくなり、コントラストが生じなくな
るので、前述したようなアライメントが不可能になる。
However, as shown in FIG. 10, the concave-convex pattern 5a for the alignment mark is formed in the step after the flattening as described above is performed on the metal wiring film 14 on the substrate 11.
In the case of detecting, the alignment light 16 that has passed through the photoresist 15 does not change in the light reflected on the surface of the metal wiring film 14 and contrast does not occur, so that the alignment as described above becomes impossible. Become.

【0008】[0008]

【発明が解決しようとする課題】上記したように従来の
金属配線層の平坦化方法は、金属配線層の平坦化後に層
間パターンを合わせるための光学的なアライメントが不
可能になるという問題があった。
As described above, the conventional method for flattening a metal wiring layer has a problem that optical alignment for aligning interlayer patterns becomes impossible after the flattening of the metal wiring layer. It was

【0009】本発明は上記の問題点を解決すべくなされ
たもので、層間パターンを合わせるための光学的なアラ
イメントが可能になる金属配線層の平坦化方法を提供す
ることを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for planarizing a metal wiring layer which enables optical alignment for aligning interlayer patterns.

【0010】[0010]

【課題を解決するための手段】本発明は、半導体ウェハ
ー上に金属配線膜を生成した後に熱線を照射することに
より、配線材料を加熱して流動化させることによって平
坦化する際に、上記ウェハー上に予め形成されているア
ライメントマーク用凹凸パターン領域上を避けて熱線を
照射し、上記凹凸パターン領域上を除いて金属配線膜を
平坦化することを特徴とする。
According to the present invention, when a metal wiring film is formed on a semiconductor wafer, the wiring material is irradiated with heat rays to heat and fluidize the wiring material for planarization. It is characterized in that the metal wiring film is flattened by irradiating with a heat ray while avoiding the alignment mark concavo-convex pattern region previously formed thereon, and excluding the concavo-convex pattern region.

【0011】[0011]

【作用】本発明の平坦化方法によれば、半導体ウェハー
上に金属配線膜を生成した後に熱線を照射することによ
り平坦化する際に、アライメントマーク用の凹凸パター
ンの領域を避けるように熱熱線の照射領域を制限してい
る。
According to the flattening method of the present invention, when a metal wiring film is formed on a semiconductor wafer and then flattened by irradiating with a heat ray, the area of the concave-convex pattern for the alignment mark is avoided so as to avoid the heat-heat ray. The irradiation area is limited.

【0012】これにより、金属配線層平坦化後の工程で
アライメントマーク用の凹凸パターンの検出を行う場
合、アライメント用光が金属配線層の表面で反射し、こ
の金属配線層のカバレージ部では反射の方向が入射光の
光軸からそれる。従って、反射光ひいてはパターン認識
装置の受光信号のコントラストが生じ、アライメントマ
ーク用の凹凸パターンの検出が可能になる。また、本発
明の平坦化装置によれば、本発明の平坦化方法を容易に
実現することができる。
As a result, when the concave-convex pattern for the alignment mark is detected in the step after the flattening of the metal wiring layer, the alignment light is reflected on the surface of the metal wiring layer and reflected at the coverage portion of the metal wiring layer. The direction deviates from the optical axis of the incident light. Therefore, the contrast of the reflected light and the received light signal of the pattern recognition device is generated, and the concave-convex pattern for the alignment mark can be detected. Further, according to the flattening apparatus of the present invention, the flattening method of the present invention can be easily realized.

【0013】[0013]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0014】図1は、本発明の金属配線層の平坦化方法
を適用する半導体ウェハー1の上面を示している。この
ウェハー1は、複数のチップ領域2…を有し、図中3は
1回のパターン露光操作により露光可能な範囲を示して
いる。
FIG. 1 shows the upper surface of a semiconductor wafer 1 to which the method for planarizing a metal wiring layer of the present invention is applied. The wafer 1 has a plurality of chip areas 2 ... And 3 in the drawing shows an area that can be exposed by one pattern exposure operation.

【0015】図2は、上記パターン露光範囲3を取り出
して拡大して示している。4はチップ領域2…間の領域
であり、このチップ間領域4…はウェハープロセス終了
後に個々のチップ領域2…に分割する場合にダイシング
される領域である。
FIG. 2 shows the pattern exposure range 3 taken out and enlarged. 4 is a region between the chip regions 2 ..., and the inter-chip region 4 ... Is a region to be diced when divided into individual chip regions 2 ... After the wafer process is completed.

【0016】上記パターン露光範囲4内には、特定位置
にアライメントマーク用の凹凸パターン領域5が形成さ
れている。例えば前記チップ間領域4…において互いに
直交する二方向(X方向、Y方向)に各1個づつ凹凸パ
ターン領域5が形成されている。この凹凸パターン領域
5は、例えば図3に示すように、ウェハー1上に絶縁層
がX方向あるいはY方向に間欠的に形成された凹凸パタ
ーン5aを有する。この凹凸パターン5aの形状は、露
光装置によって様々である。
A concave-convex pattern area 5 for an alignment mark is formed at a specific position within the pattern exposure area 4. For example, in the inter-chip region 4, ... One concavo-convex pattern region 5 is formed in each of two directions (X direction and Y direction) orthogonal to each other. For example, as shown in FIG. 3, the uneven pattern region 5 has an uneven pattern 5a in which an insulating layer is intermittently formed on the wafer 1 in the X direction or the Y direction. The shape of the uneven pattern 5a varies depending on the exposure apparatus.

【0017】ここで、図6および図9を参照して、上記
ウェハー1上に金属配線層を形成して平坦化する方法の
一例を説明する。半導体基板11上に、トランジスタ、
抵抗、キャパシタなどの素子を形成する。この後、基板
上の層間絶縁膜12に対して通常のフォトリソグラフィ
とRIE(反応性イオンエッチング)法を用いて電極取
り出し用の孔13を開ける。同時に、基板11上の特定
位置にアライメントマーク用の凹凸パターン5aを形成
する。この凹凸パターン5aは、凸部(絶縁層)の厚さ
を1.0ミクロン、幅を2.0ミクロンとした。次に、
基板上の全面に、第1層の金属配線膜14として、例え
ばアルミニウム系合金膜(例えばシリコン1%を含むア
ルミニウム膜)を通常のスパッタ法により1.0ミクロ
ンの厚みで生成する。
An example of a method of forming a metal wiring layer on the wafer 1 and planarizing the metal wiring layer will be described with reference to FIGS. 6 and 9. On the semiconductor substrate 11, a transistor,
Elements such as resistors and capacitors are formed. After that, a hole 13 for taking out an electrode is formed in the interlayer insulating film 12 on the substrate by using ordinary photolithography and RIE (reactive ion etching). At the same time, the concave-convex pattern 5a for the alignment mark is formed at a specific position on the substrate 11. In this uneven pattern 5a, the thickness of the protrusion (insulating layer) was 1.0 micron and the width was 2.0 microns. next,
As the first-layer metal wiring film 14, for example, an aluminum-based alloy film (for example, an aluminum film containing 1% of silicon) is formed with a thickness of 1.0 micron on the entire surface of the substrate by a normal sputtering method.

【0018】この後、上記金属配線膜14を平坦化する
ために、金属配線膜14にレーザー光ビームを走査させ
ながら照射することにより、配線材料を加熱して溶融状
態にする(流動化させる)ことによって平坦化する。こ
の際、上記基板11上に予め形成されている前記アライ
メントマーク用の凹凸パターン領域5…上を避けてレー
ザー光ビームを選択的に照射し、アライメントマーク用
の凹凸パターン5a上に金属配線膜14の凹凸パターン
を残して平坦化する。上記レーザー光として、例えばA
rFエキシマレーザー光を使用し、パルスエネルギー密
度は8.5J/cm2 に設定した。
After that, in order to flatten the metal wiring film 14, the metal wiring film 14 is irradiated with a laser beam while scanning, so that the wiring material is heated to a molten state (fluidized). To flatten. At this time, the laser light beam is selectively irradiated while avoiding the above-mentioned concave / convex pattern area 5 for the alignment mark formed on the substrate 11, and the metal wiring film 14 is formed on the concave / convex pattern 5a for the alignment mark. The surface is flattened leaving the uneven pattern. As the laser light, for example, A
Using rF excimer laser light, pulse energy density is 8.5 J / cm 2. Set to.

【0019】上記実施例の平坦化方法によれば、半導体
ウェハー上に金属配線膜14を生成した後にレーザー光
ビームを照射することにより平坦化する際に、アライメ
ントマーク用の凹凸パターン領域5…上を避けるように
照射領域を制限しているので、図9に示したように、ア
ライメントマーク用の凹凸パターン5a上に金属配線膜
14の凹凸パターンが残っている。
According to the flattening method of the above-described embodiment, when the metal wiring film 14 is formed on the semiconductor wafer and then flattened by irradiating the laser light beam, the uneven pattern areas 5 for the alignment marks are formed. Since the irradiation area is limited so as to avoid the above, the uneven pattern of the metal wiring film 14 remains on the uneven pattern 5a for the alignment mark as shown in FIG.

【0020】これにより、金属配線層平坦化後のフォト
リソグラフィ工程でアライメントマーク用の凹凸パター
ン5aの検出を行う場合、図9に示したように、フォト
レジスト15を透過してきたアライメント用光16が金
属配線膜14の表面で反射し、この金属配線膜14のカ
バレージ部では反射光の方向が入射光の光軸からそれ
る。
As a result, when the concave / convex pattern 5a for the alignment mark is detected in the photolithography process after the flattening of the metal wiring layer, as shown in FIG. 9, the alignment light 16 transmitted through the photoresist 15 is detected. The light is reflected on the surface of the metal wiring film 14, and the direction of the reflected light deviates from the optical axis of the incident light at the coverage portion of the metal wiring film 14.

【0021】従って、反射光ひいてはパターン認識装置
の受光信号のコントラストが生じ、アライメントマーク
用の凹凸パターン5aの検出が可能になる。この場合、
パターン認識の精度は、金属配線膜14のカバレージ部
からの散乱光によって生じるコントラストの強弱および
鋭さに依存するが、上記実施例によれば十分良好な認識
精度が得られる。
Therefore, the contrast of the reflected light and the received light signal of the pattern recognition device is generated, and the concavo-convex pattern 5a for the alignment mark can be detected. in this case,
The accuracy of pattern recognition depends on the intensity and sharpness of the contrast generated by the scattered light from the coverage portion of the metal wiring film 14, but according to the above-described embodiment, sufficiently good recognition accuracy can be obtained.

【0022】なお、前記レーザー光として、ArFエキ
シマレーザー光を用いると、波長(193nm)が短い
ので金属配線層の表面だけを加熱でき、平坦化を良好に
行うことができる。また、前記レーザー光ビームに限ら
ず、その他の熱線、例えば電子線などを照射してもよ
い。また、金属配線膜としては、例えばアルミニウム
膜、銅あるいは銅系合金膜などを用いてもよい。
When ArF excimer laser light is used as the laser light, since the wavelength (193 nm) is short, only the surface of the metal wiring layer can be heated and the flattening can be performed well. Further, not only the laser light beam but also other heat rays such as electron rays may be irradiated. Moreover, as the metal wiring film, for example, an aluminum film, copper, or a copper-based alloy film may be used.

【0023】図4は、上記平坦化方法を実現するための
平坦化装置の一実施例の構成を模式的に示している。こ
こで、51はレーザー光源、52はレーザー光、53は
レーザー光源から送出されるレーザー光を反射させるた
めの反射ミラー、54は反射ミラーから反射してくるレ
ーザー光をウェハー1上に照射するための光学レンズ
系、55はウェハー1を載置してX、Y方向に駆動する
ためのX−Yステージ、56はレーザー光照射領域設定
信号入力に基づいてX−YステージをX−Y方向に駆動
するためのX−Yステージ駆動系、57は前記レーザー
光源51の前方(レーザー光送出方向)に配設されたレ
ーザー光断続制御用のシャッター、58はX−Yステー
ジ駆動系から与えられるステージ位置情報に基づいて上
記シャッターを駆動してレーザー光を断続させるシャッ
ター駆動系である。
FIG. 4 schematically shows the construction of an embodiment of a flattening apparatus for realizing the above-mentioned flattening method. Here, 51 is a laser light source, 52 is a laser light, 53 is a reflection mirror for reflecting the laser light sent from the laser light source, and 54 is for irradiating the wafer 1 with the laser light reflected from the reflection mirror. Optical lens system, 55 is an XY stage for mounting the wafer 1 and driving it in the X and Y directions, and 56 is an XY stage for moving the XY stage in the XY direction based on the laser light irradiation area setting signal input. An XY stage drive system for driving, 57 is a shutter for laser beam intermittent control arranged in front of the laser light source 51 (laser beam sending direction), and 58 is a stage given from the XY stage drive system. It is a shutter drive system that drives the shutter based on the position information to interrupt the laser light.

【0024】上記平坦化装置を使用すれば、ウェハー1
上に形成された金属配線膜を平坦化するために、金属配
線膜にレーザー光ビームを走査させながら照射すること
により、配線材料を加熱して溶融状態にすることによっ
て平坦化することが可能になる。この際、上記ウェハー
1上に予め形成されているアライメントマーク用の凹凸
パターンの領域を避けてレーザー光ビームを選択的に照
射するようにシャッター57を断続制御し、アライメン
トマーク用の凹凸パターン上に金属配線膜の凹凸パター
ンを残して平坦化することが可能になる。即ち、上記実
施例の金属配線層の平坦化装置によれば、前述したよう
な金属配線層の平坦化方法を容易に実現することができ
る。
If the above flattening device is used, the wafer 1
In order to planarize the metal wiring film formed above, by irradiating the metal wiring film while scanning the laser light beam, it is possible to heat the wiring material and bring it into a molten state so as to be planarized. Become. At this time, the shutter 57 is intermittently controlled so as to selectively irradiate the laser light beam while avoiding the region of the concave / convex pattern for the alignment mark which is previously formed on the wafer 1, and the concave / convex pattern for the alignment mark is formed on the concave / convex pattern. It becomes possible to flatten the metal wiring film leaving the concavo-convex pattern. That is, according to the flattening apparatus for a metal wiring layer of the above-described embodiment, the above-described flattening method for a metal wiring layer can be easily realized.

【0025】なお、本発明の金属配線層の平坦化装置
は、上記実施例に限らず、レーザー光源51としてエキ
シマレーザー光源を用い、X−Yステージ駆動系56か
ら与えられるステージ位置情報に基づいてエキシマレー
ザー光源を直接に断続制御するようにすれば、前記シャ
ッター57およびシャッター駆動系58を省略できる。
The flattening device for the metal wiring layer of the present invention is not limited to the above-mentioned embodiment, but an excimer laser light source is used as the laser light source 51, and based on stage position information given from the XY stage drive system 56. The shutter 57 and the shutter drive system 58 can be omitted by directly controlling the excimer laser light source.

【0026】また、レーザー光照射領域設定信号入力に
基づいて前記反射ミラー53あるいは光学レンズ系54
を制御することによりレーザー光照射位置を制御するよ
うにすれば、前記X−Yステージ55およびX−Yステ
ージ駆動系56を省略できる。
Further, the reflecting mirror 53 or the optical lens system 54 is input based on the laser beam irradiation area setting signal input.
If the laser light irradiation position is controlled by controlling, the XY stage 55 and the XY stage drive system 56 can be omitted.

【0027】また、レーザー光に代えて金属配線層の溶
融が可能な熱エネルギーを有する電子ビームを常時発生
させ、この電子ビームをビームシャッターにより断続制
御するように実施することも可能である。
It is also possible to always generate an electron beam having thermal energy capable of melting the metal wiring layer instead of the laser beam and intermittently control this electron beam by a beam shutter.

【0028】[0028]

【発明の効果】上述したように本発明によれば、層間パ
ターンを合わせるための光学的なアライメントが可能に
なる金属配線層の平坦化方法およびそれを容易に実現し
得る金属配線層の平坦化装置を提供できる。
As described above, according to the present invention, a method of flattening a metal wiring layer that enables optical alignment for aligning interlayer patterns, and a flattening of a metal wiring layer that can easily realize the method. A device can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の平坦化方法を適用する半導体ウェハー
の上面を示す平面図。
FIG. 1 is a plan view showing an upper surface of a semiconductor wafer to which a planarizing method of the present invention is applied.

【図2】図1中のパターン露光範囲を取り出して拡大し
て示す平面図。
FIG. 2 is a plan view showing a pattern exposure range in FIG. 1 in an enlarged manner.

【図3】図2中のアライメントマーク用の凹凸パターン
領域における凹凸パターンの一例を示す平面図。
3 is a plan view showing an example of a concavo-convex pattern in a concavo-convex pattern area for alignment marks in FIG.

【図4】本発明の平坦化装置の一実施例の構成を模式的
に示す図。
FIG. 4 is a diagram schematically showing a configuration of an example of a flattening apparatus of the present invention.

【図5】半導体装置の製造に際して接続孔に対する配線
層のカバレージが悪い状態を示す断面図。
FIG. 5 is a cross-sectional view showing a state in which the coverage of the wiring layer with respect to the connection hole is poor at the time of manufacturing the semiconductor device.

【図6】半導体装置の製造に際して配線層を平坦化した
状態を示す断面図。
FIG. 6 is a cross-sectional view showing a state in which a wiring layer is flattened in manufacturing a semiconductor device.

【図7】半導体装置の製造に際してウェハー上のアライ
メントマーク用の凹凸パターンとガラス・マスク上のア
ライメント用パターンとの光学的アライメントを行う様
子を模式的に示す図。
FIG. 7 is a diagram schematically showing how optical alignment is performed between a concave-convex pattern for an alignment mark on a wafer and an alignment pattern on a glass mask when manufacturing a semiconductor device.

【図8】半導体装置の製造に際してアライメント時にア
ライメントマーク用の凹凸パターンからのアライメント
用反射光の経路を示す図。
FIG. 8 is a diagram showing a path of alignment reflected light from an uneven pattern for alignment marks during alignment in manufacturing a semiconductor device.

【図9】半導体装置の製造に際してウェハー上に金属配
線膜を形成した後のフォトリソグラフィ工程におけるア
ライメント時のアライメント用反射光の経路を示す図。
FIG. 9 is a diagram showing a path of alignment alignment reflected light during alignment in a photolithography process after forming a metal wiring film on a wafer in manufacturing a semiconductor device.

【図10】半導体装置の製造に際してウェハー上に金属
配線膜を形成した後に平坦化を行った後のフォトリソグ
ラフィ工程におけるアライメント時のアライメント用反
射光の経路を示す図。
FIG. 10 is a diagram showing a path of alignment reflected light at the time of alignment in a photolithography process after a metal wiring film is formed on a wafer and then planarized in manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体ウェハー、2…チップ領域、3…パターン露
光範囲、4…チップ間領域、5…アライメントマーク用
の凹凸パターン領域、5a…アライメントマーク用の凹
凸パターン、11…半導体基板、12…絶縁膜、13…
接続孔、14…金属配線膜、15…フォトレジスト、1
6…アライメント用光、51…レーザー光源、52…レ
ーザー光、53…反射ミラー、54…光学レンズ系、5
5…X−Yステージ、56…X−Yステージ駆動系、5
7…シャッター、58…シャッター駆動系。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor wafer, 2 ... Chip area | region, 3 ... Pattern exposure range, 4 ... Inter-chip area | region, 5 ... Alignment mark uneven | corrugated pattern area, 5a ... Alignment mark uneven | corrugated pattern, 11 ... Semiconductor substrate, 12 ... Insulating film , 13 ...
Connection holes, 14 ... Metal wiring film, 15 ... Photoresist, 1
6 ... Alignment light, 51 ... Laser light source, 52 ... Laser light, 53 ... Reflecting mirror, 54 ... Optical lens system, 5
5 ... XY stage, 56 ... XY stage drive system, 5
7 ... Shutter, 58 ... Shutter drive system.

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 7735−4M H01L 21/88 K 7735−4M N Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location 7735-4M H01L 21/88 K 7735-4M N

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハー上に金属配線膜を生成し
た後に熱線を照射することにより、配線材料を加熱して
流動化させることによって平坦化する際に、 上記ウェハー上に予め形成されているアライメントマー
ク用凹凸パターン領域上を避けて熱線を照射し、上記凹
凸パターン領域上を除いて金属配線膜を平坦化すること
を特徴とする金属配線層の平坦化方法。
1. An alignment preformed on the wafer when a metal wiring film is formed on a semiconductor wafer and the wiring material is flattened by heating and fluidizing the wiring material by irradiating it with a heat ray. A method of flattening a metal wiring layer, which comprises irradiating a heat ray while avoiding the concave-convex pattern area for marks to flatten the metal wiring film except on the concave-convex pattern area.
【請求項2】 請求項1記載の金属配線層の平坦化方法
において、前記金属配線膜はアルミニウム膜あるいはア
ルミニウム系合金膜であることを特徴とする金属配線層
の平坦化方法。
2. The method of planarizing a metal wiring layer according to claim 1, wherein the metal wiring film is an aluminum film or an aluminum alloy film.
【請求項3】 請求項1または2記載の金属配線層の平
坦化方法において、前記熱線はレーザー光ビームである
ことを特徴とする金属配線層の平坦化方法。
3. The method of planarizing a metal wiring layer according to claim 1, wherein the heat ray is a laser light beam.
【請求項4】 請求項3記載の金属配線層の平坦化方法
において、前記レーザー光はエキシマレーザー光である
ことを特徴とする金属配線層の平坦化方法。
4. The method for planarizing a metal wiring layer according to claim 3, wherein the laser light is an excimer laser light.
【請求項5】 半導体ウェハー上に形成された金属配線
膜に熱線を走査させながら照射することにより、配線材
料を加熱して溶融状態にすることによって平坦化する金
属配線層の平坦化装置において、 前記熱線を照射する際、前記ウェハー上に予め形成され
ているアライメントマーク用凹凸パターン領域上を避け
て熱線を照射する選択的照射手段を具備することを特徴
とする金属配線層の平坦化装置。
5. A flattening apparatus for flattening a metal wiring film formed on a semiconductor wafer by heating a wiring material by heating while irradiating the metal wiring film on a semiconductor wafer while heating the wiring material into a molten state. A flattening device for a metal wiring layer, comprising: a selective irradiation means for irradiating the heat ray while avoiding the alignment mark concave-convex pattern area formed in advance on the wafer when the heat ray is irradiated.
【請求項6】 請求項5記載の金属配線層の平坦化装置
において、前記熱線はレーザー光ビームであり、このレ
ーザー光ビームを走査させるために、レーザー光の照射
経路に配設された反射ミラーあるいは光学レンズ系を制
御する手段を有することを特徴とする金属配線層の平坦
化装置。
6. The flattening device for a metal wiring layer according to claim 5, wherein the heat ray is a laser light beam, and a reflecting mirror arranged in an irradiation path of the laser light for scanning the laser light beam. Alternatively, a flattening device for a metal wiring layer, which has means for controlling an optical lens system.
【請求項7】 請求項5または6記載の金属配線層の平
坦化装置において、前記熱線はエキシマレーザー光ビー
ムであり、前記選択的照射手段は上記エキシマレーザー
光の光源を断続制御することを特徴とする金属配線層の
平坦化装置。
7. The flattening apparatus for a metal wiring layer according to claim 5, wherein the heat ray is an excimer laser light beam, and the selective irradiation means intermittently controls the light source of the excimer laser light. A flattening device for a metal wiring layer.
JP3320379A 1991-12-04 1991-12-04 Method for planarizing metallic wiring layer and planarizing Pending JPH05283334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3320379A JPH05283334A (en) 1991-12-04 1991-12-04 Method for planarizing metallic wiring layer and planarizing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3320379A JPH05283334A (en) 1991-12-04 1991-12-04 Method for planarizing metallic wiring layer and planarizing

Publications (1)

Publication Number Publication Date
JPH05283334A true JPH05283334A (en) 1993-10-29

Family

ID=18120820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3320379A Pending JPH05283334A (en) 1991-12-04 1991-12-04 Method for planarizing metallic wiring layer and planarizing

Country Status (1)

Country Link
JP (1) JPH05283334A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318372A (en) * 2002-04-25 2003-11-07 Seiko Epson Corp Method and apparatus of manufacturing electronic device
US7361849B2 (en) 1996-12-19 2008-04-22 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361849B2 (en) 1996-12-19 2008-04-22 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7371976B2 (en) 1996-12-19 2008-05-13 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7385146B2 (en) 1996-12-19 2008-06-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7388159B2 (en) 1996-12-19 2008-06-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7449791B2 (en) * 1996-12-19 2008-11-11 Ibiden Co., Ltd. Printed circuit boards and method of producing the same
US7585541B2 (en) 1996-12-19 2009-09-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7615162B2 (en) 1996-12-19 2009-11-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7712212B2 (en) 1996-12-19 2010-05-11 Ibiden Co., Ltd. Method for manufacturing printed wiring board
USRE43509E1 (en) 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2003318372A (en) * 2002-04-25 2003-11-07 Seiko Epson Corp Method and apparatus of manufacturing electronic device
US7526858B2 (en) 2002-04-25 2009-05-05 Seiko Epson Corporation Apparatus for making electronic devices

Similar Documents

Publication Publication Date Title
EP0446857B1 (en) Alignment mark, in particular for semiconductor device
JP3034428B2 (en) Semiconductor device, method of manufacturing the same, and alignment method
US5843831A (en) Process independent alignment system
US6552779B2 (en) Flying image of a maskless exposure system
JPS61268042A (en) Redundant circuit for semiconductor device
JPH10142530A (en) Optical modulation device, its production and display device
JPH07221006A (en) Method and equipment for forming flattened film
JPH05283334A (en) Method for planarizing metallic wiring layer and planarizing
EP0787558B1 (en) Method of manufacturing reflector
JP3736693B2 (en) X-ray lithography mask and method of manufacturing the same
JPH0274022A (en) Aligner and pattern formation
JPH11156563A (en) Laser beam micro marking device and marking method
US7214117B2 (en) Deflector of a micro-column electron beam apparatus and method for fabricating the same
JP3191918B2 (en) Semiconductor wafer with microdot marks
US6777172B2 (en) Method and apparatus for using an excimer laser to pattern electrodeposited photoresist
JPH11354415A (en) Method for forming alignment mark, alignment method, manufacture of semiconductor device, and aligner
JP2005345591A (en) Method for manufacturing display apparatus and apparatus thereof
JP2921507B2 (en) Electron beam exposure mask and method of manufacturing the same
JP3230218B2 (en) Blind equipment
JP2555046B2 (en) Pattern forming method
JPH09223648A (en) Method and apparatus for marking semiconductor wafer
JP2001210573A (en) Method for forming alignment mark
JP2002211030A (en) Led print head and its manufacturing method
JPH08241846A (en) Aligner and laser processing device
JPH0574681A (en) Reduction stepper