JPH0528081A - Data input/output system for computer - Google Patents

Data input/output system for computer

Info

Publication number
JPH0528081A
JPH0528081A JP20624991A JP20624991A JPH0528081A JP H0528081 A JPH0528081 A JP H0528081A JP 20624991 A JP20624991 A JP 20624991A JP 20624991 A JP20624991 A JP 20624991A JP H0528081 A JPH0528081 A JP H0528081A
Authority
JP
Japan
Prior art keywords
input
data
output
cpu
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20624991A
Other languages
Japanese (ja)
Inventor
Katsutoshi Hayakawa
勝利 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20624991A priority Critical patent/JPH0528081A/en
Publication of JPH0528081A publication Critical patent/JPH0528081A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To increase the data input/output rate-between an electronic computer and an external device. CONSTITUTION:An input/output driver 6 is provided with a data length discriminating means 9 which discriminates relations between the data length of input/ output data and a prescribed bit length and an input/output path switching means 10 which switches two paths, namely, the direct path from a CPU 4 and the path passing an input/output channel 7. Data is inputted/ outputted through the input/output channel 7 to increase the input/output speed in the case of input/output of the large data volume, and data is directly inputted/ outputted from the CPU 4 to increase the data input/output speed without command communication between the CPU 4 and the input/output channel 7 in the case of input/output of short data, and these paths are automatically selected to effectively input and output data especially in the case of mixture of data different in bit length.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、外部装置への入出力
が比較的多いミニコンピュータなどの計算機におけるデ
ータ入出力方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data input / output system in a computer such as a mini computer which has a relatively large number of input / output to / from external devices.

【0002】[0002]

【従来の技術】第1図は従来の計算機のデータ入出力方
式を示す概略構成図で、図において、1は計算機、2は
磁気ディスク装置、ディスプレイ等の外部装置、3はユ
ーザの要求に応じて作成されるアプリケーションプログ
ラム、4は計算機1中の諸処理を実行するハードウエア
であるCPU、5は計算機1中のデータ記憶装置、6は
このデータ記憶装置5中のデータの入出力をCPU4の
処理として行なうソフトウエアである入出力ドライバ、
7はCPU4からのチャネルコマンドを受け以後はCP
U4とは独立してデータの入出力を行なう入出力チャネ
ル、8はハードウエアである入出力制御装置である。
2. Description of the Related Art FIG. 1 is a schematic block diagram showing a data input / output system of a conventional computer. In the figure, 1 is a computer, 2 is a magnetic disk device, an external device such as a display, and 3 is a user's request. An application program created by 4 is a CPU that is hardware that executes various processes in the computer 1, 5 is a data storage device in the computer 1, and 6 is an input / output of data in the data storage device 5 of the CPU 4. I / O driver, which is software that performs processing
7 receives a channel command from CPU 4 and then CP
An input / output channel for inputting / outputting data independently of U4, and 8 is an input / output control device which is hardware.

【0003】次にその動作について説明する。アプリケ
ーションプログラム3によって外部装置2へのデータの
入出力を行なう場合、一般に特に指示がなければ入出力
ドライバ6が利用され入出力チャネル7経由でデータの
入出力が行われる。即ち、CPU4からのチャネルコマ
ンドに従って入出力チャネル7による高速のデータ入出
力処理が行なわれる。
Next, the operation will be described. When the application program 3 inputs / outputs data to / from the external device 2, generally, unless otherwise specified, the input / output driver 6 is used to input / output data via the input / output channel 7. That is, high-speed data input / output processing by the input / output channel 7 is performed according to the channel command from the CPU 4.

【0004】一方、CPU4から直接入出力制御装置8
にデータの転送を行なう場合には、アプリケーションプ
ログラム3によりデータの入出力毎にCPU4にデータ
転送指示が行なわれる。
On the other hand, the input / output control device 8 directly from the CPU 4
When data is transferred to the CPU 4, the application program 3 issues a data transfer instruction to the CPU 4 each time data is input or output.

【0005】[0005]

【発明が解決しようとする課題】従来のデータ入出力方
式は以上のように、アプリケーションプログラム3によ
り、入出力ドライバ6を利用する入出力チャネル7経由
のデータ入出力が選択されると、入出力データ長にかか
わらずすべて入出力チャネル7経由でデータの転送が行
なわれ、CPU4からの直接データ転送が選択されると
すべてのデータの入出力についてCPU4による入出力
処理が行なわれている。
As described above, according to the conventional data input / output method, when the data input / output via the input / output channel 7 using the input / output driver 6 is selected by the application program 3, the input / output is performed. Regardless of the data length, all data is transferred via the input / output channel 7, and when direct data transfer from the CPU 4 is selected, the input / output processing by the CPU 4 is executed for all data input / output.

【0006】しかしながら、同一外部装置2に対し大量
のデータを入出力する場合には入出力チャネル7経由の
データの転送が高速に行なわれ効率的であるが、小量の
データの入出力時にはデータの転送時間に比べCPU4
によるチャネルコマンドに時間を要し非効率的であり、
CPU4からの直接データ転送は大量のデータの入出力
には時間がかかり非効率であった。従って、特に、大量
のデータ入出力と小量のデータ入出力が混在する場合は
データの転送が非効率となり、また、入出力データ長に
応じこれらのデータ転送経路を切換えデータの入出力を
効率的に行なうには、アプリケーションプログラム3が
非常に複雑になるという問題点があった。
However, when inputting / outputting a large amount of data to / from the same external device 2, data transfer via the input / output channel 7 is performed at high speed and is efficient, but when inputting / outputting a small amount of data, the data is transferred. CPU4 compared to the transfer time
Channel commands due to are time consuming and inefficient,
Direct data transfer from the CPU 4 is inefficient because it takes time to input and output a large amount of data. Therefore, especially when a large amount of data input / output and a small amount of data input / output coexist, the data transfer becomes inefficient, and these data transfer paths are switched according to the input / output data length to efficiently input / output the data. However, there is a problem that the application program 3 becomes very complicated.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、アプリケーションプログラムを
複雑にすることなく、大量のデータ入出力と小量のデー
タ入出力が混在する場合でも効率的にデータの転送が行
なえる計算機のデータ入出力方式を得ることを目的とす
る。
The present invention has been made to solve the above problems, and is efficient even when a large amount of data input / output and a small amount of data input / output are mixed without complicating the application program. The purpose is to obtain a computer data input / output system that can transfer data to and from the computer.

【0008】[0008]

【課題を解決するための手段】この発明に係る計算機の
データ入出力方式は、入出力されるデータ長の所定ビッ
ト長との大小を判定するデータ長判定手段とこの手段の
判定結果に応じて、CPUからの直接の経路と入出力チ
ャネルを介する経路の2経路を切換える入出力経路切換
え手段とを備えたものである。
According to the data input / output method of a computer according to the present invention, a data length judging means for judging the size of the input / output data length with a predetermined bit length and a judgment result of this means are provided. , An input / output path switching means for switching between a direct path from the CPU and a path via the input / output channel.

【0009】[0009]

【作用】この発明においては、入出力ドライバ中のデー
タ長判定手段と入出力経路切換え手段とによって、大量
のデータ入出力時は入出力チャネルを介する経路が、小
量のデータ入出力時はCPUからの直接の経路が自動的
に選択される。
According to the present invention, the data length determining means and the input / output path switching means in the input / output driver cause the path through the input / output channel when inputting / outputting a large amount of data and the CPU when inputting / outputting a small amount of data. The direct route from is automatically selected.

【0010】[0010]

【実施例】以下図面によりこの発明の一実施例を説明す
る。図1はこの発明の一実施例を示す概略構成図で、図
において、1は計算機、2は外部装置、3はアプリケー
ションプログラム、4はCPU、5はデータ記憶装置、
6は入出力ドライバ、7は入出力チャネル、8は入出力
制御装置で以上は図2に示す従来例と同様のものであ
る。9は入出力ドライバ6の1機能として実行される、
入出力されるデータ長の所定ビット長との大小を判定す
るデータ長判定手段、10はこのデータ長判定手段9の
判定結果に応じて、CPU4からの直接の経路と入出力
チャネル7を介する経路の2経路を切換える入出力経路
切換え手段である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention. In the figure, 1 is a computer, 2 is an external device, 3 is an application program, 4 is a CPU, 5 is a data storage device,
Reference numeral 6 is an input / output driver, 7 is an input / output channel, and 8 is an input / output control device, which are the same as those of the conventional example shown in FIG. 9 is executed as one function of the input / output driver 6,
A data length determination means 10 for determining the size of the input / output data length with respect to a predetermined bit length, a direct path from the CPU 4 and a path via the input / output channel 7 according to the determination result of the data length determination means 9. It is an input / output path switching means for switching between the two paths.

【0011】次に動作について説明する。アプリケーシ
ョンプログラム3によって外部装置2へのデータ出力の
指示が行なわれると、入出力ドライバ6のデータ長判定
手段9により、出力されるデータ記憶装置5からCPU
4を経てのデータのビット長と、予め実験により定めら
れた所定ビット長との比較が行なわれ、所定ビット長よ
り長ければ入出力経路切換え手段10により入出力チャ
ネル7を介する経路が選択され、このデータは入出力チ
ャネル7を介して入出力制御装置8に転送される。出力
されるべきデータがデータ長判定手段9により所定ビッ
ト長より短いと判定されれると、入出力経路切換え手段
10により入出力チャネル7を介さない直接の経路に切
換えられデータは直接入出力制御装置8に転送される。
Next, the operation will be described. When the application program 3 gives an instruction to output data to the external device 2, the data length determination means 9 of the input / output driver 6 outputs the data from the data storage device 5 to the CPU.
The bit length of the data after 4 is compared with a predetermined bit length determined by an experiment in advance, and if it is longer than the predetermined bit length, the input / output path switching means 10 selects a path through the input / output channel 7. This data is transferred to the input / output controller 8 via the input / output channel 7. When the data length determining means 9 determines that the data to be output is shorter than the predetermined bit length, the input / output path switching means 10 switches to a direct path not through the input / output channel 7 and the data is directly input / output controller. 8 is transferred.

【0012】外部装置2からの入力時は、入出力制御装
置8からの入力データのビット長がデータ長判定手段9
により所定ビット長と比較され、その所定ビット長との
大小に応じて入出力チャネル7を介する経路と直接CP
U4への経路とに切換えられる。
When inputting from the external device 2, the bit length of the input data from the input / output control device 8 is the data length determining means 9
Is compared with a predetermined bit length, and the CP is directly connected to the path through the input / output channel 7 according to the size of the predetermined bit length.
It is switched to the route to U4.

【0013】[0013]

【発明の効果】以上のようにこの発明によれば、入出力
されるデータ長の所定ビット長との大小を判定するデー
タ長判定手段とこの手段の判定結果に応じて、CPUか
らの直接の経路と入出力チャネルを介する経路の2経路
を切換える入出力経路切換え手段を備えたので、大量の
データの入出力時の転送速度を落すことなく、短いデー
タの入出力時はCPUと入出力チャネルとの間のコマン
ドの接受を行なう必要がなく高速となり、CAD分野の
ように大小ビット長のデータが混在する場合に高速のデ
ータ転送が可能となるデータ入出力方式が得られる効果
がある。
As described above, according to the present invention, the data length determining means for determining the size of the input / output data length with the predetermined bit length and the direct result from the CPU according to the determination result of this means. Since the input / output path switching means for switching between two paths, that is, the path and the path via the input / output channel, is provided, the CPU and the input / output channel can be used when inputting / outputting a short amount of data without reducing the transfer rate when inputting / outputting a large amount of data. There is an effect that a data input / output method can be obtained in which high speed data transfer is possible without the need for receiving and receiving commands between and, and high speed data transfer is possible when data of large and small bit lengths are mixed as in the CAD field.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を示す概略構成図。FIG. 1 is a schematic configuration diagram showing an embodiment of the present invention.

【図2】従来の計算機のデータ入出力方式を示す概略構
成図。
FIG. 2 is a schematic configuration diagram showing a data input / output system of a conventional computer.

【符号の説明】[Explanation of symbols]

1 計算機 2 外部装置 4 CPU 6 入出力ドライバ 7 入出力チャネル 8 入出力制御装置 9 データ長判定手段 10 入出力経路切換え手段 DESCRIPTION OF SYMBOLS 1 computer 2 external device 4 CPU 6 input / output driver 7 input / output channel 8 input / output control device 9 data length determination means 10 input / output path switching means

Claims (1)

【特許請求の範囲】 【請求項1】 外部装置へのCPUからの直接の経路と
入出力チャネルを介する経路の2経路でデータの入出力
を行なう機能を有する計算機のデータ入出力方式におい
て、入出力されるデータ長の所定ビット長との大小を判
定するデータ長判定手段とこの手段の判定結果に応じて
上記2経路を切換える入出力経路切換え手段とを備えた
ことを特徴とする計算機のデータ入出力方式。
Claim: What is claimed is: 1. A data input / output method for a computer having a function of inputting / outputting data via two paths, a direct path from a CPU to an external device and a path via an input / output channel. Data of a computer comprising a data length judging means for judging the size of the output data length with respect to a predetermined bit length and an input / output path switching means for switching the above two paths in accordance with the judgment result of this means. Input / output method.
JP20624991A 1991-07-24 1991-07-24 Data input/output system for computer Pending JPH0528081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20624991A JPH0528081A (en) 1991-07-24 1991-07-24 Data input/output system for computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20624991A JPH0528081A (en) 1991-07-24 1991-07-24 Data input/output system for computer

Publications (1)

Publication Number Publication Date
JPH0528081A true JPH0528081A (en) 1993-02-05

Family

ID=16520209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20624991A Pending JPH0528081A (en) 1991-07-24 1991-07-24 Data input/output system for computer

Country Status (1)

Country Link
JP (1) JPH0528081A (en)

Similar Documents

Publication Publication Date Title
US7127626B2 (en) Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU
JPH0528081A (en) Data input/output system for computer
KR960032226A (en) Method of providing data matching preservation and data processing system performing the same
JPH02128250A (en) Access control circuit for information processor
JPH11306074A (en) Information processor
KR100190856B1 (en) Inner clock signal dividing control method
JPS59200362A (en) Control system of terminal device
JPH02135513A (en) Data processor
KR100275210B1 (en) The method for controlling special key of system console
JPH10320352A (en) Bus master transfer system
KR920001415B1 (en) Maintenance system for switching center
JP2879854B2 (en) Address conversion value setting processing method
JPH03131898A (en) Display system
JPH03242747A (en) Data transmission controller
JPH07146839A (en) Dma circuit
JPH0347536B2 (en)
JPH05324864A (en) Microcontrol unit
JPH02141805A (en) Sequence controller
JPH064302A (en) Multiplex interruption controller
JPS6227846A (en) Input and output channel
JPS61223965A (en) Data transfer circuit
JPS61139843A (en) Data processor
JPH06314197A (en) Auxiliary processor
JPH04141734A (en) Internal register access circuit
JPH01286057A (en) Microprocessor