JPH05274144A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05274144A JPH05274144A JP4070683A JP7068392A JPH05274144A JP H05274144 A JPH05274144 A JP H05274144A JP 4070683 A JP4070683 A JP 4070683A JP 7068392 A JP7068392 A JP 7068392A JP H05274144 A JPH05274144 A JP H05274144A
- Authority
- JP
- Japan
- Prior art keywords
- predicate
- register
- address
- argument
- read out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【目的】 述語呼出に必要な引数の受け渡しをレジスタ
ファイルを用いて行う情報処理装置において、述語呼出
時のオーバーヘッドを低減する。 【構成】 マップレジスタを設け、述語内の各引数の配
列順番をアドレスとして当該述語が格納されるレシスタ
ファイルにアクセスするポインタを読み出すようにし、
述語呼出の前にマップレジスタの内容を更新することと
した。
ファイルを用いて行う情報処理装置において、述語呼出
時のオーバーヘッドを低減する。 【構成】 マップレジスタを設け、述語内の各引数の配
列順番をアドレスとして当該述語が格納されるレシスタ
ファイルにアクセスするポインタを読み出すようにし、
述語呼出の前にマップレジスタの内容を更新することと
した。
Description
【０００１】
【産業上の利用分野】この発明は、述語呼出に必要な引
数の受け渡しをレジスタファイルを用いて行う情報処理
装置に関するものである。
数の受け渡しをレジスタファイルを用いて行う情報処理
装置に関するものである。
【０００２】
【従来の技術】たとえば、Ｐｒｏｌｏｇのプログラムに
おいて、ｐ（ｔ1 ，ｔ2 ，・・，ｔn）という述語は
「ｔ1 ，ｔ2 ，・・ｔn にはｐという関係がある」とい
う意味を表し、ｐを述語名、各ｔi （i ＝１，２，・・
ｎ）が引数となる。Ｐｒｏｌｏｇのプログラムで次のよ
うな文章を考えてみる。 ｐ（Ａ，Ｂ，Ｃ，Ｄ）：−ｑ（Ｄ，Ｃ，Ｂ，Ａ）；これ
は、ｐという述語が引数Ａ，Ｂ，Ｃ，Ｄで呼び出された
ら、ｑという述語を引数Ｄ，Ｃ，Ｂ，Ａで呼び出すとい
うことである。ただし、Ａ〜Ｄは任意の型の変数であ
る。
おいて、ｐ（ｔ1 ，ｔ2 ，・・，ｔn）という述語は
「ｔ1 ，ｔ2 ，・・ｔn にはｐという関係がある」とい
う意味を表し、ｐを述語名、各ｔi （i ＝１，２，・・
ｎ）が引数となる。Ｐｒｏｌｏｇのプログラムで次のよ
うな文章を考えてみる。 ｐ（Ａ，Ｂ，Ｃ，Ｄ）：−ｑ（Ｄ，Ｃ，Ｂ，Ａ）；これ
は、ｐという述語が引数Ａ，Ｂ，Ｃ，Ｄで呼び出された
ら、ｑという述語を引数Ｄ，Ｃ，Ｂ，Ａで呼び出すとい
うことである。ただし、Ａ〜Ｄは任意の型の変数であ
る。
【０００３】図２は従来の方法を示す説明図であって、
図において、ＲＦ０〜ＲＦ５は各レジスタファイルを示
し、末尾の数字はそれぞれ数値０〜５をエントリとして
アクセスできることを表す。また、（Ａ），（Ｂ）・・
・はそれぞれ引数Ａ，Ｂ・・・が格納されていることを
示し、（ ）は空きレジスタであることを示す。述語ｐ
が呼ばれた時点では図２（ａ）に示すように、引数Ａ，
Ｂ，Ｃ，ＤはそれぞれＲＦ０，ＲＦ１，ＲＦ２，ＲＦ３
で示すレジスタファイルに格納されている。そして、ｑ
を呼び出そうとすると、ｑはｐとは引数の出現順序が異
なっているので、図２（ｄ）に示すように、レジスタの
内容を入れ替える必要があり、図２（ａ）から図２
（ｄ）まで、下記のようなレジスタ転送命令を実行しな
ければならない。 （ｃ１）ＲＦ０→ＲＦ４ （ｃ２）ＲＦ１→ＲＦ５ （ｃ３）ＲＦ２→ＲＦ１ （ｃ４）ＲＦ３→ＲＦ０ （ｃ５）ＲＦ４→ＲＦ３ （ｃ６）ＲＦ５→ＲＦ２
図において、ＲＦ０〜ＲＦ５は各レジスタファイルを示
し、末尾の数字はそれぞれ数値０〜５をエントリとして
アクセスできることを表す。また、（Ａ），（Ｂ）・・
・はそれぞれ引数Ａ，Ｂ・・・が格納されていることを
示し、（ ）は空きレジスタであることを示す。述語ｐ
が呼ばれた時点では図２（ａ）に示すように、引数Ａ，
Ｂ，Ｃ，ＤはそれぞれＲＦ０，ＲＦ１，ＲＦ２，ＲＦ３
で示すレジスタファイルに格納されている。そして、ｑ
を呼び出そうとすると、ｑはｐとは引数の出現順序が異
なっているので、図２（ｄ）に示すように、レジスタの
内容を入れ替える必要があり、図２（ａ）から図２
（ｄ）まで、下記のようなレジスタ転送命令を実行しな
ければならない。 （ｃ１）ＲＦ０→ＲＦ４ （ｃ２）ＲＦ１→ＲＦ５ （ｃ３）ＲＦ２→ＲＦ１ （ｃ４）ＲＦ３→ＲＦ０ （ｃ５）ＲＦ４→ＲＦ３ （ｃ６）ＲＦ５→ＲＦ２
【０００４】
【発明が解決しようとする課題】上記のような従来の情
報処理装置の述語呼出では以上のように、述語呼出のた
めのレジスタファイルの内容のスワッピングだけのため
に、余分な数の命令の実行を必要とし、述語呼出のオー
バーヘッドが大きくなってしまうという問題点があっ
た。
報処理装置の述語呼出では以上のように、述語呼出のた
めのレジスタファイルの内容のスワッピングだけのため
に、余分な数の命令の実行を必要とし、述語呼出のオー
バーヘッドが大きくなってしまうという問題点があっ
た。
【０００５】この発明はかかる問題点を解決するために
なされたものであり、述語呼出のオーバーヘッドの低減
が図れる情報処理装置を提供することを目的としてい
る。
なされたものであり、述語呼出のオーバーヘッドの低減
が図れる情報処理装置を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】この発明に係わる情報処
理装置は、レジスタファイルの内容のスワッピングを行
うことなく述語内の引数の配列順番をアドレスとし、当
該述語が格納されているレジスタにアクセスするための
ポインタをデータとして記憶するマップレジスタを備
え、このマップレジスタから読み出したポインタにより
レジスタファイルにアクセスして当該引数を読み出すこ
ととした。
理装置は、レジスタファイルの内容のスワッピングを行
うことなく述語内の引数の配列順番をアドレスとし、当
該述語が格納されているレジスタにアクセスするための
ポインタをデータとして記憶するマップレジスタを備
え、このマップレジスタから読み出したポインタにより
レジスタファイルにアクセスして当該引数を読み出すこ
ととした。
【０００７】
【作用】この発明においては、ソフトウェアが指定する
レジスタ番号と、ハードウェアの持つレジスタファイル
のエントリ番号とを別のものとし、間接的にマップレジ
スタで対応付けるため、述語呼出のための引数のスワッ
プをマップレジスタの更新１回で行うことが可能とな
る。
レジスタ番号と、ハードウェアの持つレジスタファイル
のエントリ番号とを別のものとし、間接的にマップレジ
スタで対応付けるため、述語呼出のための引数のスワッ
プをマップレジスタの更新１回で行うことが可能とな
る。
【０００８】
【実施例】以下、この発明の実施例を図面を用いて説明
する。図１はこの発明の一実施例を示す説明図であっ
て、１はマップレジスタを示す。図１に示す実施例では
引数の受け渡しを行うレジスタファイルの数は８以下で
あって、０〜７のアドレスによりアクセスできるものと
する。マップレジスタ１にはこのアドレス０〜７を示す
ポインタがデータとして記憶され、マップレジスタ１の
アドレスＡは０〜７で、述語内の引数の配列順番がマッ
プレジスタ１のアドレスＡを示すものとする。
する。図１はこの発明の一実施例を示す説明図であっ
て、１はマップレジスタを示す。図１に示す実施例では
引数の受け渡しを行うレジスタファイルの数は８以下で
あって、０〜７のアドレスによりアクセスできるものと
する。マップレジスタ１にはこのアドレス０〜７を示す
ポインタがデータとして記憶され、マップレジスタ１の
アドレスＡは０〜７で、述語内の引数の配列順番がマッ
プレジスタ１のアドレスＡを示すものとする。
【０００９】例えば、先に挙げたプログラム ｐ（Ａ，Ｂ，Ｃ，Ｄ）：−ｑ（Ｄ，Ｃ，Ｂ，Ａ）；につ
いて見てみると、述語ｐが呼び出された時点ではマップ
レジスタ１の内容は図１（ａ）に示す通りになってい
る。すなわち、述語ｐ内の配列順番０番でアドレス
（Ａ）＝０のデータを読み出すと数値０が読み出され、
これをアドレスとしてレジスタファイルにアクセスする
とＲＦ０にアクセスするがＲＦ０には引数Ａが格納され
ている。このようにしてＲＦ１には引数Ｂが、ＲＦ２に
は引数Ｃが、ＲＦ３には引数Ｄが格納されている。述語
ｐに関するかぎりでは、マップレジスタ１のアドレス
（Ａ）の４〜７の位置には、どのようなデータが格納さ
れていても差し支えないが、仮に数値４〜７がそれぞれ
格納されているとする。
いて見てみると、述語ｐが呼び出された時点ではマップ
レジスタ１の内容は図１（ａ）に示す通りになってい
る。すなわち、述語ｐ内の配列順番０番でアドレス
（Ａ）＝０のデータを読み出すと数値０が読み出され、
これをアドレスとしてレジスタファイルにアクセスする
とＲＦ０にアクセスするがＲＦ０には引数Ａが格納され
ている。このようにしてＲＦ１には引数Ｂが、ＲＦ２に
は引数Ｃが、ＲＦ３には引数Ｄが格納されている。述語
ｐに関するかぎりでは、マップレジスタ１のアドレス
（Ａ）の４〜７の位置には、どのようなデータが格納さ
れていても差し支えないが、仮に数値４〜７がそれぞれ
格納されているとする。
【００１０】次に述語ｑを呼び出す前にはマップレジス
タ１の内容を図１（ｂ）のように変更しておけばよい。
すなわち、述語ｑ内の配列順番０番でアドレス（Ａ）＝
０のデータを読み出すと数値３が読み出されるように更
新しておく。数値３をアドレスとしてレジスタファイル
にアクセスするとＲＦ３にアクセスするが、ＲＦ３には
引数Ｄが格納されている。図１（ｂ）の場合もアドレス
（Ａ）の４〜７には、それぞれ数値４〜７を格納してお
いて差し支えない。
タ１の内容を図１（ｂ）のように変更しておけばよい。
すなわち、述語ｑ内の配列順番０番でアドレス（Ａ）＝
０のデータを読み出すと数値３が読み出されるように更
新しておく。数値３をアドレスとしてレジスタファイル
にアクセスするとＲＦ３にアクセスするが、ＲＦ３には
引数Ｄが格納されている。図１（ｂ）の場合もアドレス
（Ａ）の４〜７には、それぞれ数値４〜７を格納してお
いて差し支えない。
【００１１】マップレジスタ１を仮に３２ビットのレジ
スタで構成し、３２ビットを８分割し、８分割して得た
各４ビットを１データとし（データが０〜７の数値であ
る場合４ビット中のＭＳＢは常に０であるが）、上記８
分割の下位から順にアドレス（Ａ）を０，１，・・・７
とすれば、図１（ａ）の状態から図１（ｂ）の状態にす
るには、 ｓｅｔ＿ｒｆｍｒ ７６５４０１２３ という命令を実行するだけで良い。ここにｒｆｍｒはマ
ップレジスタ１を意味し、７６５４０１２３はデータ中
に上位から順に｛図１（ｂ）では下方から上方へ｝７６
５４０１２３をセットすることを示す。また、 ｐ（Ａ，Ｂ，Ｃ，Ｄ）：−ｑ（Ｄ，Ｃ，Ｂ，Ａ），ｒ
（Ａ，Ｂ），ｓ（Ｘ）；では、ｑから戻った後、ｒを呼
び出すためには、 ｌｏａｄ Ａ０，Ａ ｌｏａｄ Ａ１，Ｂ ｃａｌｌ ｒ の命令を実行するだけでよい。
スタで構成し、３２ビットを８分割し、８分割して得た
各４ビットを１データとし（データが０〜７の数値であ
る場合４ビット中のＭＳＢは常に０であるが）、上記８
分割の下位から順にアドレス（Ａ）を０，１，・・・７
とすれば、図１（ａ）の状態から図１（ｂ）の状態にす
るには、 ｓｅｔ＿ｒｆｍｒ ７６５４０１２３ という命令を実行するだけで良い。ここにｒｆｍｒはマ
ップレジスタ１を意味し、７６５４０１２３はデータ中
に上位から順に｛図１（ｂ）では下方から上方へ｝７６
５４０１２３をセットすることを示す。また、 ｐ（Ａ，Ｂ，Ｃ，Ｄ）：−ｑ（Ｄ，Ｃ，Ｂ，Ａ），ｒ
（Ａ，Ｂ），ｓ（Ｘ）；では、ｑから戻った後、ｒを呼
び出すためには、 ｌｏａｄ Ａ０，Ａ ｌｏａｄ Ａ１，Ｂ ｃａｌｌ ｒ の命令を実行するだけでよい。
【００１２】これは、レジスタＲＦ０には常に引数Ａ
が、レジスタＲＦ１には常に引数Ｂが格納されているこ
とにより可能となるもので、従来の方法ではこのように
簡単にはできない。すなわち、変数領域にセーブされて
いた変数を直接Ａ１に読み出して使うことにより、マッ
プレジスタをｑの呼び出し前の値に戻す必要もないし、
別の値に更新し直す必要もない。従来通りのレジスタの
使い方も、完全にオーバヘッド無しでサポートできる。
ｑ，ｒ，ｓなどの中で更に述語呼び出しが多段にネスト
しても、上述のマップレジスタの更新のロジックにより
問題はない。
が、レジスタＲＦ１には常に引数Ｂが格納されているこ
とにより可能となるもので、従来の方法ではこのように
簡単にはできない。すなわち、変数領域にセーブされて
いた変数を直接Ａ１に読み出して使うことにより、マッ
プレジスタをｑの呼び出し前の値に戻す必要もないし、
別の値に更新し直す必要もない。従来通りのレジスタの
使い方も、完全にオーバヘッド無しでサポートできる。
ｑ，ｒ，ｓなどの中で更に述語呼び出しが多段にネスト
しても、上述のマップレジスタの更新のロジックにより
問題はない。
【００１３】
【発明の効果】以上のようにこの発明によれば、述語呼
出時の引数受け渡しのための複数回のレジスタ転送を１
つの操作で代用でき、オーバーヘッドを低減し速度性能
を向上させることができる。
出時の引数受け渡しのための複数回のレジスタ転送を１
つの操作で代用でき、オーバーヘッドを低減し速度性能
を向上させることができる。
【図１】この発明の一実施例を示す説明図である。
【図２】従来の装置の方法を示す説明図である。
１ マップレジスタ ＲＦ０ レジスタファイル ＲＦ１ レジスタファイル
Claims (1)
- 【請求項１】 述語呼出に必要な引数の受け渡しをレジ
スタファイルを用いて行う情報処理装置において、 述語内の引数の配列順番をアドレスとし、当該引数を格
納するレジスタファイルにアクセスするためのポインタ
をデータとして記憶するマップレジスタ、 述語呼出に際し当該述語内の引数の配列に対応して上記
マップレジスタのデータ内容を更新する手段、 データ内容が当該述語に対応して更新されたマップレジ
スタを用い、当該述語内の引数の配列順番をアドレスと
して上記マップレジスタから当該引数の格納されるレジ
スタファイルにアクセスするポインタを読み出し、この
読み出したポインタによりレジスタファイルにアクセス
する手段、 を備えたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070683A JPH05274144A (ja) | 1992-03-27 | 1992-03-27 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070683A JPH05274144A (ja) | 1992-03-27 | 1992-03-27 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05274144A true JPH05274144A (ja) | 1993-10-22 |
Family
ID=13438695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070683A Pending JPH05274144A (ja) | 1992-03-27 | 1992-03-27 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05274144A (ja) |
-
1992
- 1992-03-27 JP JP4070683A patent/JPH05274144A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210874A (en) | Cross-domain call system in a capability based digital data processing system | |
| US4771380A (en) | Virtual vector registers for vector processing system | |
| US5249148A (en) | Method and apparatus for performing restricted modulo arithmetic | |
| US4454580A (en) | Program call method and call instruction execution apparatus | |
| US6138210A (en) | Multi-stack memory architecture | |
| Lawson | Programming-language-oriented instruction streams | |
| US6058457A (en) | Method for storing method frames in multiple stacks | |
| JP2752094B2 (ja) | 論理型言語におけるバックトラック処理方式 | |
| EP0240108A2 (en) | A data processing system | |
| JPH034936B2 (ja) | ||
| US6067602A (en) | Multi-stack-caching memory architecture | |
| JPH05274144A (ja) | 情報処理装置 | |
| US6092152A (en) | Method for stack-caching method frames | |
| JPS5935451B2 (ja) | 汎用レジスタ・アクセス方式 | |
| KR960012354B1 (ko) | 마이크로 프로세서 | |
| JPS62151940A (ja) | レジスタ退避／復帰方式 | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JP2798275B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPH0527975A (ja) | マイクロコンピユータ | |
| KR830000265B1 (ko) | 정보처리 장치 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| JPH07262004A (ja) | プロセッサ | |
| JPH04217027A (ja) | 情報処理装置 | |
| JPH03161843A (ja) | デバッグ装置 | |
| JPS63172356A (ja) | アドレス変換方式 |