JPH0526177B2 - - Google Patents
Info
- Publication number
- JPH0526177B2 JPH0526177B2 JP57031226A JP3122682A JPH0526177B2 JP H0526177 B2 JPH0526177 B2 JP H0526177B2 JP 57031226 A JP57031226 A JP 57031226A JP 3122682 A JP3122682 A JP 3122682A JP H0526177 B2 JPH0526177 B2 JP H0526177B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- accumulation time
- imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 28
- 238000009825 accumulation Methods 0.000 claims description 10
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000005375 photometry Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/74—Circuitry for compensating brightness variation in the scene by influencing the scene brightness using illuminating means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Description
【発明の詳細な説明】
本発明はカメラ、特に、撮像手段として信号積
分型の撮像手段を用いる様なカメラに関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a camera, and particularly to a camera that uses a signal integration type imaging means as an imaging means.
例えば、CCD、BBD、或いは、MOSイメー
ジ・センサ等の所謂固体撮像素子はその信号積分
時間を任意に制御し得るものであることは良く知
られている処であるが、斯かる素子を撮像手段と
して用いるカメラにあつては撮影対象の広範な輝
度変化に対して良く追従し得る様に該撮像手段の
信号積分時間を撮影対象の明るさ等に応じて制御
する様にすることが有利である。即ち、対象が明
るければ積分時間が短かくし、逆に暗ければ長く
する様に制御する訳であるが、ここで特に長時間
側については所謂手振れ現象や暗電流を主とした
ノイズ分の増大によるＳ／Ｎの劣化等を考慮する
と無端に長くすることは出来ず、また、例れば、
標準テレビジヨン・システムを前提にした場合に
は1/60秒若しくは1/30秒を越えることは出来ず、
何れにせよ長時間側には自ずと限界を有している
ことになる訳である。 For example, it is well known that so-called solid-state imaging devices such as CCD, BBD, or MOS image sensors can control their signal integration time arbitrarily; In the case of a camera used as a camera, it is advantageous to control the signal integration time of the imaging means according to the brightness of the object to be photographed so that it can better follow the wide range of brightness changes of the object to be photographed. . In other words, if the object is bright, the integration time is shortened, and if it is dark, the integration time is controlled to be lengthened.However, especially on the long time side, the so-called camera shake phenomenon and the increase in noise mainly due to dark current occur. Considering the deterioration of S/N due to
Assuming a standard television system, it cannot exceed 1/60 second or 1/30 second.
In any case, there is a limit on the long-term side.
本発明は斯かる事情に鑑み、撮像手段として信
号積分型の撮像手段を用いる際の、特に、その信
号積分時間の長時間側での制約に拘らず常に適正
な輝度レベルによる撮影を保証し得る様にするこ
とを目的とし、斯かる目的の下で本発明は、所定
レベルの撮像信号を保証するための撮像手段の信
号体積分時間が所定の時間を越える場合に警告を
行なわせる制御手段を備えたことを特徴とするも
のである。 In view of such circumstances, the present invention is capable of always guaranteeing photographing at an appropriate brightness level, particularly when using a signal integration type imaging means as an imaging means, regardless of restrictions on the long side of signal integration time. In order to ensure a predetermined level of the imaging signal, the present invention provides a control means for issuing a warning when the signal volume integral time of the imaging means exceeds a predetermined time. It is characterized by the fact that it is equipped with
以下、本発明の好ましい実施例について添付の
図面を参照して説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
先ず第１図により本発明の第１実施例を説明す
るに、同図において、ISは信号積分型の撮像手段
としての、前述のCCD、BBD、或いは、MOSイ
メージ・センサ等の固体撮像素子で、ここでは例
えば周知のオーバー・フロー・ドレイン・ゲート
（OG）付のエリア型CCDである。ISDは同期信号
発生及びシーケンス制御を司る同期及び制御回路
SGCからのクロツク・パルスにより撮像素子IS
を駆動する撮像素子駆動回路、VPは同期及び制
御回路SGCからの同期信号により撮像素子ISか
らの撮像信号を処理して記録用の信号を発生する
周知の記録信号発生回路、RCは同じく同期及び
制御回路SGCからの制御信号によつて制御され
る記録回路で、該記録回路RCにより磁気ヘツド
HDを通じて、モータMTにより回転駆動されて
いる磁気デイスクDS上に映像信号が周知の如く
記録される。尚、MCは同期及び制御回路SGCか
らの同期信号によりモータMTによりデイスク
DSの回転を制御するモータ制御回路である。こ
こで、本実施例においては、1/60秒間隔で撮影信
号の読み出しが繰り返し行なわれ、従つて、撮像
素子１Ｓの信号積分時間は最長1/60秒を限定とし
てこれ以内で制御されるものとする。 First, the first embodiment of the present invention will be explained with reference to FIG. 1. In the figure, IS is a solid-state imaging device such as the above-mentioned CCD, BBD, or MOS image sensor as a signal integration type imaging means. , here, for example, is a well-known area type CCD with an overflow drain gate (OG). ISD is a synchronization and control circuit that controls synchronization signal generation and sequence control.
Image sensor IS is activated by clock pulse from SGC.
VP is a well-known recording signal generation circuit that processes the imaging signal from the image sensor IS and generates a recording signal using a synchronization signal from the synchronization and control circuit SGC, and RC is a synchronization and control circuit. A recording circuit that is controlled by control signals from the control circuit SGC, and the magnetic head is controlled by the recording circuit RC.
As is well known, video signals are recorded through the HD onto a magnetic disk DS which is rotationally driven by a motor MT. In addition, MC is driven by the motor MT according to the synchronization signal from the synchronization and control circuit SGC.
This is a motor control circuit that controls the rotation of the DS. In this embodiment, the imaging signal is read out repeatedly at 1/60 second intervals, and therefore, the signal integration time of the image sensor 1S is limited to a maximum of 1/60 second and is controlled within this range. shall be.
LMは撮像素子ISが受けると同等の光を測光し
て、測光値に応じた、例えば、電圧信号を出力す
る周知の測光回路、SPは該測光回路LMの出力電
圧を撮像素子駆動回路ISDからの読み出し回路パ
ルス（即ち、1/60秒型のパルス）に応答してサン
プリングするサンプリング回路、DFは該サンプ
リングSPの出力から、撮像素子ISの、1/60秒の
信号積分時間に見合つた所定の電圧レベルVAを
減ずるための差動増幅器、DCは撮像素子駆動回
路ISDからの上記読み出し開始パルスによつてト
リガされることにより、該トリガ時点から差動増
幅器DFの正の出力レベル（負の出力は無視する）
に応じた応接幅（但し、1/60秒未満の値を限度と
する）のハイ・パルスを形成するデユーテイ・レ
シオ制御回路で、該デユーテイ・レシオ制御回路
DCの出力は撮像素子ISのオーバー・フロー・ド
レイン・ゲート（OG）に附与され、該出力がハ
イの期間、該ドレイン・ゲート（OG）がオンと
なつて、この間、撮像部での発生信号（電荷）が
蓄積されることなくオーバー・フロー・ドレイ
ン・ゲート（OG）を通じてオーバー・フロー・
ドレインに排出され、斯くして撮像素子ISの信号
積分時間は、（1/60秒）−（オーバー・フロー・ド
レイン・ゲートOGのオンの期間＝デユーテイ・
レシオ制御回路DCの出力のハイの期間）として
の制御されることになる。 LM is a well-known photometry circuit that measures light equivalent to that received by the image sensor IS and outputs, for example, a voltage signal according to the photometry value, and SP receives the output voltage of the photometer circuit LM from the image sensor drive circuit ISD. A sampling circuit that samples in response to a readout circuit pulse (i.e., a 1/60 second type pulse), DF is a sampling circuit that samples from the output of the sampling SP to a predetermined value corresponding to the 1/60 second signal integration time of the image sensor IS. The differential amplifier DC for reducing the voltage level V A is triggered by the readout start pulse from the image sensor drive circuit ISD, so that the positive output level (negative (Ignore the output of )
A duty ratio control circuit that forms a high pulse with a response width (limited to a value less than 1/60 seconds) according to the duty ratio control circuit.
The DC output is applied to the overflow drain gate (OG) of the image sensor IS, and during the period when the output is high, the drain gate (OG) is on, and during this period, the overflow drain gate (OG) The signal (charge) flows through the overflow drain gate (OG) without being accumulated.
Thus, the signal integration time of the image sensor IS is (1/60 seconds) - (on period of overflow drain gate OG = duty cycle).
The high period of the output of the ratio control circuit DC will be controlled as high.
CP1は記録信号発生回路VPで発生される輝度
信号Ｙを、所定レベルの記録用信号を保証する上
で基いとなる参照レベルVBに対して比較して輝
度信号Ｙのレベルがこの参照レベルVBを下回つ
た時、換言すれば、上記所定のレベルの記録用信
号を保証し得ない位に撮像素子ISからの撮像信号
のレベルが低下した時にロウ信号を出力するコン
パレータ、CP2は上記差動増幅器DFの出力が負
になつた場合にロウ信号を出力するコンパレー
タ、NGは該両コンパレータCP1、CP2の出力が
共にロウの場合にハイ信号を出力するノア・ゲー
ト、TR1は該ノア・ゲートNGの出力に応答する
npnスイツチング・トランジスタ、LD1はそのコ
レクタ側に接続された表示用発光素子、TMはノ
ア・ゲートNGのハイ出力に応答して所定時間
（例えば数秒）、ハイ信号を出力するタイマ回路、
SEDは該タイマ回路TMのハイ出力の期間、発音
素子SEを駆動する発音素子駆動回路（例えば、
発振回路）である。尚、R1、R2は保護抵抗であ
る。 CP 1 compares the luminance signal Y generated by the recording signal generation circuit VP with a reference level V B , which is the basis for guaranteeing a recording signal at a predetermined level, and the level of the luminance signal Y is determined to be at this reference level. A comparator, CP 2 , outputs a low signal when the level of the image signal from the image sensor IS drops to such a level that the recording signal at the predetermined level cannot be guaranteed . A comparator that outputs a low signal when the output of the differential amplifier DF becomes negative; NG is a NOR gate that outputs a high signal when the outputs of both comparators CP 1 and CP 2 are low; TR 1 responds to the output of the NOR gate NG
npn switching transistor, LD 1 is a display light emitting element connected to its collector side, TM is a timer circuit that outputs a high signal for a predetermined period of time (for example, several seconds) in response to the high output of the NOR gate NG;
SED is a sounding element drive circuit (for example,
oscillation circuit). Note that R 1 and R 2 are protective resistances.
今、差動増幅器DFの出力が負になつたとする
と、この時は、上述した様にここではデユーテ
イ・レシオ制御回路DCは正の入力のみに応答す
る様に為されているため、該デユーテイ・レシオ
制御回路DCの出力はロウのままでハイにならず、
従つて、撮像素子ISのオーバー・フロー・ドレイ
ン・ゲート（OG）はオフのままで、結局、撮像
素子ISの信号積分時間は最長の1/60秒となる。即
ち、ここではコンパレータCP2の出力のロウは撮
像素子ISの信号積分時間が最長の1/60秒に制御さ
れることを意味する訳である。一方、上述の様に
コンバレータCP1の出力のロウは撮像信号のレベ
ルが不十分であることを意味する訳であるから結
局ノア・ゲートNGの出力のハイは適正な録画を
保証し切れない位に対象の明るさが低下したこと
を意味することになり、斯かる場合には発光素子
LD1が発光すると共に、発育素子SEが数秒間発
音して閃光装置による影響を捉す警告が行なわれ
ることになる。 Now, if the output of the differential amplifier DF becomes negative, at this time, the duty ratio control circuit DC is designed to respond only to positive inputs, so the duty ratio control circuit DC is designed to respond only to positive inputs. The output of the ratio control circuit DC remains low and does not go high.
Therefore, the overflow drain gate (OG) of the image sensor IS remains off, and as a result, the signal integration time of the image sensor IS becomes the longest, 1/60 second. That is, here, the low output of the comparator CP 2 means that the signal integration time of the image sensor IS is controlled to the longest 1/60 second. On the other hand, as mentioned above, the low output of converter CP 1 means that the level of the imaging signal is insufficient, so in the end, the high output of Noah Gate NG cannot guarantee proper recording. This means that the brightness of the object has decreased, and in such a case, the light emitting element
When LD 1 emits light, the growth element SE will sound for a few seconds to provide a warning to capture the influence of the flash device.
斯くして本実施例では、1/60秒を最長の信号積
分時間として、適正なレベルの撮像信号を得るた
めには更に長い信号積分時間が必要とされる（勿
論、謝りがある場合には既にそれが最大口径に設
定されていると云う前提で）と云つた事態を生じ
た場合に、発光素子LD1及び発音素子SEによる、
閃光装置の使用Ｆでの撮影を促す警告が行なわれ
ることになる訳である。 Thus, in this embodiment, the longest signal integration time is 1/60 seconds, and an even longer signal integration time is required to obtain an appropriate level of imaging signal (of course, if there is an apology, (assuming that it has already been set to the maximum aperture), when the light emitting element LD 1 and the sounding element SE
This means that a warning will be issued urging you to use the flash device to take pictures.
さて、上記実施例では閃光装置による撮影を促
す警告表示にとどめてたが、更に進んで、例え
ば、閃光装置を内蔵するカメラの様な場合にはそ
の充電を自動的に開始させる等、閃光撮影モード
へ自動的に設定する様にしても良いものである。
即ち、これについて第２図により説明すると、図
においてPSは電源回路、TR3はnpnスイツチング
トランジスタTR2のオンによりターン・オンする
pnpスイツチング・トランジスタ、LD2は該トラ
ンジスタTR3のオンによつて電源回路PSから給
電されることにより点灯する表示用発光素子、
FLは同じく該トランジスタTR3のオンによつて
電源回路PSから給電されることにより充電を開
始する様に為された、カメラ内蔵の閃光装置、
NEはその主キヤパシタの充電完了を表示するた
めのネオン・ランプ、FFはオア・ゲート0Gを通
じてパワー・アツプ・クリア信号（PUC）若し
くは、閃光装置FLからの発光完了信号によりリ
セツトされる一方で、第１図のノア・ゲートNG
からのハイ信号によりセツトされる様に為された
RS−フリツプ・フロツプで、上記トランジスタ
TR2は該フリツプフロツプFFのＱ出力のハイに
よりターン・オンする様、接続されている。R3、
R4、R5は何れも保護抵抗である。 Now, in the above embodiment, the warning display is limited to prompting photography with a flash device, but it can be further advanced, such as automatically starting charging for a camera with a built-in flash device. The mode may be set automatically.
That is, to explain this with reference to Fig. 2, in the figure PS is a power supply circuit, and TR 3 is turned on when the npn switching transistor TR 2 is turned on.
A pnp switching transistor, LD 2 , is a display light emitting element that lights up when powered from the power supply circuit PS when the transistor TR 3 is turned on;
FL is a flash device with a built-in camera, which is configured to start charging by being supplied with power from the power supply circuit PS when the transistor TR 3 is turned on;
NE is a neon lamp to indicate the completion of charging of its main capacitor, and FF is reset by the power up clear signal (PUC) through the OR gate 0G or the flash completion signal from the flash device FL. Noah Gate NG in Figure 1
was designed to be set by a high signal from
RS - In a flip-flop, the above transistor
TR2 is connected so that it is turned on by the high Q output of the flip-flop FF. R3 ,
Both R 4 and R 5 are protective resistors.
斯かる構成によれば、上述の様にノア・ゲート
NGの出力がハイになると、これによりフリツ
プ・フロツプFFがセツトされてそのＱ出力がハ
イとなることによりトランジスタTR2が、従つ
て、トランジスタTR3がターン・オンして閃光装
置FLが給電が開始されることでカメラは閃光装
置による撮影のモードへと自動設定される様にな
る。そしてこの場合には発光素子LD2が発光する
ことによりカメラが閃光装置による撮影モードに
自動設定されたことが表示される様になる。この
状態で閃光装置FLにおける主キヤパシタの充填
が完了すると、ネオン・ランプNEが点灯する。
尚、例えば、この時の充填完了信号により不図示
の絞り装置の絞り口径を閃光装置の指定絞り値に
自動的に合わせる様にしたり、或いは、他の型式
のもので距離−絞り連動機構を自動的に働かせる
様にしても良いものである。また、充電を完了し
た状態での閃光装置FLのトリガについては例え
ば不図示のレリーズによる指令に応じて同期及び
制御回路SGCを通じて撮像素子ISでの信号の蓄
積期間内で発光が行なわれる様にトリガをかける
様にすることが必要である。閃光装置FLの発光
が完了するとフリツプ・フロツプFF1がリセツト
され、トランジスタTR2、TR3がターン・オフす
ることにより閃光装置FLへの給電が断たれるこ
とになる。 According to such a configuration, as mentioned above, the Noah gate
When the output of NG goes high, this sets flip-flop FF and its Q output goes high, turning on transistor TR 2 and therefore transistor TR 3 , powering the flash device FL. Once started, the camera will be automatically set to the flash photography mode. In this case, the light emitting element LD 2 emits light to indicate that the camera has been automatically set to the flash photography mode. When the main capacitor in the flash device FL is completely filled in this state, the neon lamp NE is turned on.
In addition, for example, the aperture diameter of the aperture device (not shown) can be automatically adjusted to the specified aperture value of the flash device based on the filling completion signal at this time, or the distance-aperture interlock mechanism can be automatically adjusted using another model. It is also a good idea to make it work as intended. Furthermore, when the flash device FL is triggered in a state where charging is completed, the flash device FL is triggered so that light is emitted within the signal accumulation period in the image sensor IS through the synchronization and control circuit SGC in response to a command from a release (not shown), for example. It is necessary to apply When the flash device FL completes light emission, the flip-flop FF1 is reset and the transistors TR2 and TR3 are turned off, thereby cutting off the power supply to the flash device FL.
この外に、例えば、第３図に示す様に、ポツ
プ・アツプ型の閃光装置を内蔵している様なカメ
ラでは上記ノア・ゲートNGのハイ出力を利用し
て閃光装置を自動的にポツプ・アツプさせること
でカメラを閃光撮影モードに自動設定する様にし
ても良い。即ち、同図において、閃光装置FLは
カメラ体側のピンP1とFL側のピンP2との間に張
設されたポツプ・アツプ用スプリングPSPに抗し
て、図示の、カメラ内に押し込まれた位置におい
て、そのスイツチ・ピンSWPにラツチ・レバー
LLがラツチ・スプリングLSPの作用下で係合す
ることにより保持されている。尚、AXはラツ
チ・レバLLの回動軸、RPは回動規制ピンTR4は
第１図のノア・ゲートNGのハイ出力によりター
ン・オンするnpnスイツチング・トランジスタ、
MGが該トランジスタTR4のオンにより通電され
るマグネツトである。即ち、ノア・ゲートNGの
出力のハイによりマグネツトMGに通電される
と、ラツチ・レバーLLはスプリングLSPに抗し
て軸AXを中心に反時計方向に回動され、この
時、スイツチ・ピンSWPのラツチを解除する。
これにより閃光装置FLはスプリングPSPの作用
下でそのストツプ・ピンSTPがカメラ本体側の
ストツパーSTに衝合して規制されるまでポツ
プ・アツプし、そして、この位置でスイツチ・ピ
ンSWPはスイツチSWを閉じる。ここで該スイツ
チSWは例えば第２図中のトランジスタTR2の代
りに用いることにより、該スイツチSWの閉止に
よつて上述の如く閃光装置FLへの給電を開始す
ることが出来る。 In addition, for example, as shown in Figure 3, in cameras that have a built-in pop-up type flash device, the high output of the Noah Gate NG is used to automatically pop-up the flash device. The camera may be automatically set to flash photography mode by turning the button up. That is, in the figure, the flash device FL is pushed into the camera shown in the figure against the pop-up spring PSP stretched between pin P1 on the camera body side and pin P2 on the FL side. position, attach the latch lever to that switch pin SWP.
LL is retained by engagement under the action of a latch spring LSP. In addition, AX is the rotation axis of the latch lever LL, RP is the rotation regulation pin TR, and 4 is the npn switching transistor that is turned on by the high output of the NOR gate NG in Figure 1.
MG is a magnet that is energized when the transistor TR4 is turned on. That is, when magnet MG is energized by the high output of Noah gate NG, latch lever LL is rotated counterclockwise around axis AX against spring LSP, and at this time, switch pin SWP Release the latch.
As a result, the flash device FL pops up under the action of the spring PSP until its stop pin STP collides with the stopper ST on the camera body side and is regulated, and in this position the switch pin SWP changes to switch SW. Close. Here, by using the switch SW in place of, for example, the transistor TR2 in FIG. 2, it is possible to start supplying power to the flash device FL as described above by closing the switch SW.
次に本発明の他の実施例を第４図により説明す
る。本実施例は撮像素子LSの信号積分時間の長
時間側の限界を無くして理論的にはいくらでも長
くすることが出来る様にする一方で、該信号積分
時間が所定の時間を越える様になつた際に、閃光
装置による撮影を促すための警告乃至は閃光撮影
モードへの自動設定を行なう様にしたものでであ
る。 Next, another embodiment of the present invention will be described with reference to FIG. This embodiment eliminates the long limit on the signal integration time of the image sensor LS and theoretically allows it to be made as long as desired, while also making it possible for the signal integration time to exceed a predetermined time. In this case, a warning is issued to encourage photographing using a flash device, or a flash photographing mode is automatically set.
第４図中、第１図におけると同一符号のものは
既述と同様の要素を示す。図において、撮像素子
ISはここではその何れかの画素における積分信号
量が所定量（具体的には例えば画素全体として適
正なレベルの撮像信号を保証し得る様な値）に達
した際に、端子ODよりハイ信号を出力し得る様
に構成されている。尚、具体的には斯かる構成と
しては周知のオーバー・フロー・ドレイン付きの
もので良い。そして撮像素子駆動回路ISDはここ
で該撮像素子ISの端子ODからのハイ出力に応答
して該素子ISからの撮像信号の読み出しを行なう
様に為されている。また、該撮像素子ISからの撮
像信号の読み出しに合わせる画像信号の記録を行
なう必要上、駆動回路ISDからの読み出し開始パ
ルスは同期及び制御回路SGCに附与される様に
なつている。DLは該駆動回路ISDからの読み出
し開始パルスを所定の微小時間、遅延させる遅延
回路、OSは該遅延回路DLの出力によつてトリガ
されることにより所定の接続時間を有するハイ・
レベル信号を出力するワン・シヨツト回路（単安
定マルチ・バイブレータ）、LCは該ワン・シヨツ
ト回路OSの出力をそのＤ入力に受けると共に撮
像素子ISの端子ODからの信号でトリガされる様
に為されたＤ−ラツチ回路、IVは該ラツチ回路
LCの出力を反転させるインバータである。 In FIG. 4, the same reference numerals as in FIG. 1 indicate the same elements as already described. In the figure, the image sensor
IS is used to output a high signal from terminal OD when the integrated signal amount in any of the pixels reaches a predetermined amount (specifically, for example, a value that can guarantee an appropriate level of imaging signal for the entire pixel). It is configured so that it can output. Specifically, such a structure may be a well-known structure with an overflow drain. The image sensor driving circuit ISD is configured to read out an image signal from the image sensor IS in response to the high output from the terminal OD of the image sensor IS. Further, since it is necessary to record an image signal in accordance with the readout of the image signal from the image sensor IS, the readout start pulse from the drive circuit ISD is applied to the synchronization and control circuit SGC. DL is a delay circuit that delays the read start pulse from the drive circuit ISD by a predetermined minute time, and OS is a high-speed signal that has a predetermined connection time triggered by the output of the delay circuit DL.
The one-shot circuit (monostable multi-vibrator) that outputs a level signal, LC, receives the output of the one-shot circuit OS at its D input, and is designed to be triggered by the signal from the terminal OD of the image sensor IS. D-latch circuit, IV is the latch circuit
This is an inverter that inverts the output of the LC.
斯かる構成にあつては、今、撮像素子駆動回路
ISDから読み出し開始パルスが出力されて撮像素
子ISからの撮像信号の読み出しが開始されると、
その撮像部ではこれと並行して次の撮像信号の蓄
積が開始される訳であるが、この時、ワン・シヨ
ツト回路OSは上記読み出し開始パルスの発生時
点から遅延回路DLによる所定の微少遅延時間の
後にトリガされて所定時間のハイ・レベル出力を
行なう。ここで、該ワン・シヨツト回路OSの出
力がハイである間に撮像素子ISの端子ODからハ
イ信号が出力されて撮像信号の読み出しが開始さ
れれば、この時、ラツチ回路LCによりハイ信号
がラツチされてインバータIVの出力はロウとな
るが、ワン・シヨツト回路OSの出力がハイであ
る間に撮像素子ISの端子ODからハイ信号が出力
されず、ワン・シヨツト回路OSの出力がロウに
転じた後に端子ODからハイ信号が出力される
と、これによりラツチ回路LCではロウ信号が出
力されるためにインバータIVの出力はハイとな
る。即ち、本実施例では撮像素子ISの信号積分時
間が遅延回路DLによる遅延時間にワン・シヨツ
ト回路OSの出力のハイの期間を合わせた所定の
時間を越える場合にインバータIVの出力がハイ
になる訳である。従つて、該インバータIVの出
力を第１図中のトランジスタTR1のベース及びタ
イマ回路TM、或いは、第２図のフリツプ・フロ
ツプFFのセツト入力Ｓ、或いは、第３図のトラ
ンジスタTR4のベースに附与する様にすることで
上述例と同様の作用を得ることが出来る。 In such a configuration, the image sensor drive circuit
When the readout start pulse is output from the ISD and the readout of the imaging signal from the image sensor IS is started,
In parallel with this, the imaging section starts accumulating the next imaging signal, but at this time, the one-shot circuit OS is configured to perform a predetermined minute delay time by the delay circuit DL from the time when the readout start pulse is generated. After that, it is triggered and outputs a high level for a predetermined period of time. Here, if a high signal is output from the terminal OD of the image sensor IS and reading of the image signal is started while the output of the one-shot circuit OS is high, at this time, the latch circuit LC outputs a high signal. It is latched and the output of inverter IV becomes low, but while the output of the one-shot circuit OS is high, a high signal is not output from the terminal OD of the image sensor IS, and the output of the one-shot circuit OS becomes low. When a high signal is output from the terminal OD after the transition, the latch circuit LC outputs a low signal, so that the output of the inverter IV becomes high. That is, in this embodiment, when the signal integration time of the image sensor IS exceeds a predetermined time, which is the sum of the delay time by the delay circuit DL and the high period of the output of the one-shot circuit OS, the output of the inverter IV becomes high. This is the translation. Therefore, the output of the inverter IV is connected to the base of the transistor TR1 in FIG. 1 and the timer circuit TM, or to the set input S of the flip-flop FF in FIG. 2, or to the base of the transistor TR4 in FIG. By adding , the same effect as in the above example can be obtained.
最後の本発明の更に他の実施例を第５図により
説明する。本実施例は第４図の実施例が信号積分
時間の制御をリアル・タイムで行つていたのに対
し、ノン・リアル・タイムで行なう様にした点で
多少異なる。 Finally, still another embodiment of the present invention will be described with reference to FIG. This embodiment differs somewhat in that, while the embodiment shown in FIG. 4 controls the signal integration time in real time, it is controlled in non-real time.
即ち、第５図中、第１，４図におけると同一符
号のものは既述と同様のものである。WPは記録
信号発生回路VPからの輝度信号Ｙのレベルを所
定の電圧範囲（上限及び下限を有する）に対して
比較するウインド・コンパレータ、ITCは該ウイ
ンドウ・コンバレータWPの出力に基づき、輝度
信号Ｙのレベルが上記所定の電圧範囲の内に在る
際には信号積分時間は不変とし、上限を上回つた
場合はより短かい時間を、また、下限を下回つた
場合はより長い時間を信号積分時間として設定す
る信号積分時間設定回路で、駆動回路ISDは該設
定回路ITCで搬送された時間の下に撮像素子ISの
信号積分時間を制御するべく機能する。 That is, in FIG. 5, the same reference numerals as in FIGS. 1 and 4 are the same as described above. WP is a window comparator that compares the level of the luminance signal Y from the recording signal generation circuit VP with respect to a predetermined voltage range (having upper and lower limits), and ITC compares the level of the luminance signal Y from the recording signal generation circuit VP with respect to a predetermined voltage range (having an upper limit and a lower limit) The signal integration time remains unchanged when the level of voltage is within the predetermined voltage range, and the signal integration time is changed to a shorter time when the level exceeds the upper limit, and a longer time when the level falls below the lower limit. In the signal integration time setting circuit which is set as the integration time, the drive circuit ISD functions to control the signal integration time of the image sensor IS under the time conveyed by the setting circuit ITC.
ITDは該設定回路ITCで設定された信号積分時
間が所定の時間よりも長いか否かを判別して長い
場合にハイ信号を出力する時間判別回路で、以上
の構成から理解出来る様に、該時間判別回路ITD
の出力は第１図のノア・ゲートNGの出力、或い
は第４図のインバータIVの出力と同様に用いる
ことが出来る。 ITD is a time determination circuit that determines whether the signal integration time set by the setting circuit ITC is longer than a predetermined time and outputs a high signal if it is longer. Time discrimination circuit ITD
The output of can be used in the same way as the output of the NOR gate NG in FIG. 1 or the output of the inverter IV in FIG.
以上詳述した様に本発明によれば、撮像手段と
して信号積分型の撮像手段を用いるカメラとし
て、特に該撮像手段の信号積分時間の長時間側で
の制約に拘らず適正な撮影が行なわれないおそれ
があることを警告することによつて常に適正な輝
度レベルによる撮影を保証し得る様になり、失敗
のない撮影が可能になるもので、斯種カメラにお
いて極めて有益なものである。 As described in detail above, according to the present invention, as a camera that uses a signal integration type imaging means as an imaging means, proper photographing can be performed regardless of the restriction on the long side of the signal integration time of the imaging means. By giving a warning that there is a possibility that the brightness level may be low, it is possible to always ensure that the image is taken at an appropriate brightness level, which makes it possible to take photos without failure, which is extremely useful for this type of camera.
また、本発明においては、特に撮像手段の蓄積
時間制御のための制御信号を流用して警告を出す
必要の有無を判断するように構成したため、この
警告のために他の特別なセンサ等を必要とせず、
この種カメラのコストダウンを図ることができ
る。 In addition, in the present invention, since the control signal for controlling the accumulation time of the imaging means is used to determine whether or not a warning needs to be issued, other special sensors, etc., are not required for this warning. without,
The cost of this type of camera can be reduced.
第１図は本発明の一実施例のブロツク回路図、
第２図は第１図示実施例の他の出力形態を示す部
分ブロツク回路図、第３図は第１図示実施例の更
に他の出力形態を示す模式図、第４図は本発明の
他の実施例のブロツク回路図、第５図は本発明の
更に他の実施例のブロツク回路図である。
IS……信号積分型撮像手段、VP，RC，HD，
MT，MC……記録系の構成要素、DS……磁気デ
イスク、SGC……同期及び制御回路、LM，SP，
DF，DC；ISD；WP，ITC，ISD……信号積分時
間制御系の構成要素、CP1，CP2，NG；DL，
OS，LC，IV，TTD……閃光撮影指示乃至は自
動設定のための制御手段の構成要素、LD1，SE
……表示手段、FL……閃光装置、TR2，TR3，
FF；TR，MG……閃光撮影準備用手段。
FIG. 1 is a block circuit diagram of an embodiment of the present invention.
FIG. 2 is a partial block circuit diagram showing another output form of the first illustrated embodiment, FIG. 3 is a schematic diagram showing still another output form of the first illustrated embodiment, and FIG. 4 is a partial block circuit diagram showing another output form of the first illustrated embodiment. Embodiment Block Circuit Diagram FIG. 5 is a block circuit diagram of still another embodiment of the present invention. IS...Signal integration type imaging means, VP, RC, HD,
MT, MC... Recording system components, DS... Magnetic disk, SGC... Synchronization and control circuit, LM, SP,
DF, DC; ISD; WP, ITC, ISD...Components of signal integration time control system, CP 1 , CP 2 , NG; DL,
OS, LC, IV, TTD... Components of control means for flash photography instructions or automatic settings, LD 1 , SE
... Display means, FL ... Flash device, TR 2 , TR 3 ,
FF; TR, MG... Flash photography preparation means.
Claims (1)
を蓄積して電気的な映像信号を得るとともに、不
要な電荷を除去するための電荷除去手段を有する
撮像手段と、 この撮像手段を駆動を駆動させる駆動手段と、 上記映像信号のレベルに基づいて上記撮像手段
の電荷蓄積時間を設定するとともに、最長蓄積時
間を規制する蓄積時間制御手段と、 適正な撮影が行なわれないおそれがあることを
警告するための警告手段と、 上記蓄積時間制御手段によつて設定された蓄積
時間と上記最長蓄積時間とを比較し、この比較結
果に基づいて上記警告手段を駆動させるととも
に、上記蓄積時間制御手段によつて設定された蓄
積時間に応じて上記駆動手段における電荷除去手
段を駆動させる制御手段とを備えたことを特徴と
するカメラ。[Scope of Claims] 1. An imaging means that accumulates charges obtained by photoelectrically converting imaging light from an object to obtain an electrical video signal, and has a charge removal means for removing unnecessary charges; A driving means for driving the imaging means; An accumulation time control means for setting a charge accumulation time of the imaging means based on the level of the video signal and regulating a maximum accumulation time; Proper imaging is not performed. a warning means for warning that there is a risk; and comparing the accumulation time set by the accumulation time control means with the maximum accumulation time, and driving the warning means based on the comparison result; A camera characterized by comprising: control means for driving charge removal means in the drive means according to the accumulation time set by the accumulation time control means.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031226A JPS58147719A (en) | 1982-02-26 | 1982-02-26 | Camera |
| US06/467,368 US4635123A (en) | 1982-02-26 | 1983-02-17 | Image pick-up device for use with an illuminating device |
| DE19833306760 DE3306760A1 (en) | 1982-02-26 | 1983-02-25 | IMAGE RECORDING DEVICE FOR USE WITH A LIGHTING DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57031226A JPS58147719A (en) | 1982-02-26 | 1982-02-26 | Camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147719A JPS58147719A (en) | 1983-09-02 |
| JPH0526177B2 true JPH0526177B2 (en) | 1993-04-15 |
Family
ID=12325500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57031226A Granted JPS58147719A (en) | 1982-02-26 | 1982-02-26 | Camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147719A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102478747B (en) * | 2010-11-30 | 2017-02-08 | 浪潮乐金数字移动通信有限公司 | Shooting device of mobile terminal, shooting control system and method of shooting device and mobile terminal |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509526A (en) * | 1973-05-29 | 1975-01-31 | ||
| JPS5039414A (en) * | 1973-08-09 | 1975-04-11 | ||
| JPS50110735A (en) * | 1974-02-09 | 1975-09-01 | ||
| JPS5220021A (en) * | 1975-08-08 | 1977-02-15 | Canon Inc | Exposure control device for the camera |
| JPS5277516A (en) * | 1975-12-23 | 1977-06-30 | Matsushita Electric Ind Co Ltd | Record/reproduction system for tv camera signal |
| JPS5294021A (en) * | 1976-02-02 | 1977-08-08 | Suntory Ltd | Method of observing instantaneous picture and device therefor |
| JPS54128334A (en) * | 1978-03-28 | 1979-10-04 | Ricoh Co Ltd | Electric circuits of camera |
| JPS5651181A (en) * | 1979-10-03 | 1981-05-08 | Olympus Optical Co Ltd | Television image pickup device dependent upon flash illumination |
-
1982
- 1982-02-26 JP JP57031226A patent/JPS58147719A/en active Granted
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509526A (en) * | 1973-05-29 | 1975-01-31 | ||
| JPS5039414A (en) * | 1973-08-09 | 1975-04-11 | ||
| JPS50110735A (en) * | 1974-02-09 | 1975-09-01 | ||
| JPS5220021A (en) * | 1975-08-08 | 1977-02-15 | Canon Inc | Exposure control device for the camera |
| JPS5277516A (en) * | 1975-12-23 | 1977-06-30 | Matsushita Electric Ind Co Ltd | Record/reproduction system for tv camera signal |
| JPS5294021A (en) * | 1976-02-02 | 1977-08-08 | Suntory Ltd | Method of observing instantaneous picture and device therefor |
| JPS54128334A (en) * | 1978-03-28 | 1979-10-04 | Ricoh Co Ltd | Electric circuits of camera |
| JPS5651181A (en) * | 1979-10-03 | 1981-05-08 | Olympus Optical Co Ltd | Television image pickup device dependent upon flash illumination |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147719A (en) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553170A (en) | Electronic camera | |
| US4635123A (en) | Image pick-up device for use with an illuminating device | |
| US7753601B2 (en) | Mechanical shutter control method and image sensing apparatus | |
| JP2006072353A (en) | Digital camera equipped with stroboscope control apparatus | |
| US7492410B2 (en) | Electronic camera | |
| JPH0526177B2 (en) | ||
| US7042502B1 (en) | Electronic camera achieving higher frame speed | |
| JP6172905B2 (en) | Imaging device | |
| JP2003259197A (en) | Still picture imaging device | |
| JP2009122557A (en) | Camera | |
| JP2006106201A (en) | Camera | |
| JPH0364854B2 (en) | ||
| JPH0437622B2 (en) | ||
| US5764848A (en) | Image recording apparatus having an image pick-up device | |
| JP2797339B2 (en) | Electronic camera | |
| JPH0559414B2 (en) | ||
| JPS58147722A (en) | Camera | |
| JPS6111711Y2 (en) | ||
| JPS58147720A (en) | Camera | |
| JPS6257980B2 (en) | ||
| JP2558247B2 (en) | Camera power supply control device | |
| JPS6350655Y2 (en) | ||
| JP3960577B2 (en) | Automatic exposure control device for cameras | |
| JP4211876B2 (en) | camera | |
| KR900004955B1 (en) | Electronic still camera |