JPH05260074A - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JPH05260074A JPH05260074A JP4053398A JP5339892A JPH05260074A JP H05260074 A JPH05260074 A JP H05260074A JP 4053398 A JP4053398 A JP 4053398A JP 5339892 A JP5339892 A JP 5339892A JP H05260074 A JPH05260074 A JP H05260074A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- switch
- input
- atm switch
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭのネットワークにおいて伝送されるＡ
ＴＭセルの方路の振り分けを行なうＡＴＭスイッチに関
し、トラヒックが特定の入力ポート或いは出力ポートに
偏る場合であっても、各バッファを有効に利用すること
ができ、したがって、セル廃棄率を悪化させることなく
各バッファのバッファ長を従来よりも短かくすることの
可能な分散バッファ制御型ＡＴＭスイッチを提供するこ
とを目的とする。 【構成】 分散制御バッファ型ＡＴＭスイッチ１０の前
段に配置され、複数ビットの制御信号に応じて情報セル
の経路の入れ替えを行なって入力線におけるトラヒック
を分散させるトラヒック分散スイッチ１２と、該トラヒ
ック分散スイッチ１２のための制御信号を所定の順序で
発生する制御信号発生回路１４とを具備して構成する。
ＴＭセルの方路の振り分けを行なうＡＴＭスイッチに関
し、トラヒックが特定の入力ポート或いは出力ポートに
偏る場合であっても、各バッファを有効に利用すること
ができ、したがって、セル廃棄率を悪化させることなく
各バッファのバッファ長を従来よりも短かくすることの
可能な分散バッファ制御型ＡＴＭスイッチを提供するこ
とを目的とする。 【構成】 分散制御バッファ型ＡＴＭスイッチ１０の前
段に配置され、複数ビットの制御信号に応じて情報セル
の経路の入れ替えを行なって入力線におけるトラヒック
を分散させるトラヒック分散スイッチ１２と、該トラヒ
ック分散スイッチ１２のための制御信号を所定の順序で
発生する制御信号発生回路１４とを具備して構成する。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ（Asynchronous T
ransfer Mode；非同期転送モード）のネットワークにお
いて伝送されるＡＴＭセルの方路の振り分けを行なうＡ
ＴＭスイッチに関する。
ransfer Mode；非同期転送モード）のネットワークにお
いて伝送されるＡＴＭセルの方路の振り分けを行なうＡ
ＴＭスイッチに関する。
【０００２】
【従来の技術】ＡＴＭスイッチとしては種々の形式のス
イッチが提案されているが、いずれの場合も、セル同士
の衝突を回避してセル廃棄率を低減するためのバッファ
が必要である。バッファの配置方式は、１個所に共通バ
ッファを設ける共通バッファ方式と経路毎に分散して設
ける分散バッファ方式とに分類される。さらに、後者の
分散バッファ方式は、スイッチの入力側に設ける入力バ
ッファ方式と、出力側に設ける出力バッファ方式と、入
力線と出力線の交点に設けるクロスポイントバッファ方
式とに分類される。
イッチが提案されているが、いずれの場合も、セル同士
の衝突を回避してセル廃棄率を低減するためのバッファ
が必要である。バッファの配置方式は、１個所に共通バ
ッファを設ける共通バッファ方式と経路毎に分散して設
ける分散バッファ方式とに分類される。さらに、後者の
分散バッファ方式は、スイッチの入力側に設ける入力バ
ッファ方式と、出力側に設ける出力バッファ方式と、入
力線と出力線の交点に設けるクロスポイントバッファ方
式とに分類される。
【０００３】セル廃棄率を高めるためには、バッファの
容量を充分な大きさに設計すれば良いが、バッファの容
量を無制限に増やすとハードウェアの量が膨大となるた
め、トラヒックを考慮して適切な値に設計する必要があ
る。図１２は分散バッファ制御型ＡＴＭスイッチの一例
としてのクロスポイントバッファ型スイッチを説明する
ための図である。図１２に示すように、クロスポイント
バッファ型スイッチは、入線２０と出線２２のクロスポ
イントにバッファ２４を有する構成となっており、入線
２０より入力されたセルはいったんこのバッファ２４に
書き込まれ、ＳＷコントロール部による読みだし制御に
より、セルを読みだすことによりスイッチングを行う。
容量を充分な大きさに設計すれば良いが、バッファの容
量を無制限に増やすとハードウェアの量が膨大となるた
め、トラヒックを考慮して適切な値に設計する必要があ
る。図１２は分散バッファ制御型ＡＴＭスイッチの一例
としてのクロスポイントバッファ型スイッチを説明する
ための図である。図１２に示すように、クロスポイント
バッファ型スイッチは、入線２０と出線２２のクロスポ
イントにバッファ２４を有する構成となっており、入線
２０より入力されたセルはいったんこのバッファ２４に
書き込まれ、ＳＷコントロール部による読みだし制御に
より、セルを読みだすことによりスイッチングを行う。
【０００４】
【発明が解決しようとする課題】このような構成のＡＴ
Ｍクロスポイントバッファ型スイッチに図１２に示すよ
うなトラヒック、つまり、出力ポート＃１，＃２に向か
うセルが入力ポート＃１，＃２に集中してしまうような
場合、斜線で示した領域のバッファに負荷が集中してし
まうことになり、すべてのバッファに負荷が均等にかか
る場合に比べて、余計にバッファ量を持つ必要がでてく
る。バッファメモリ量の設計においては、ＡＴＭにおい
て要求されるセル廃棄率を満たすために、このような最
悪の場合を考慮して設計する必要がある。
Ｍクロスポイントバッファ型スイッチに図１２に示すよ
うなトラヒック、つまり、出力ポート＃１，＃２に向か
うセルが入力ポート＃１，＃２に集中してしまうような
場合、斜線で示した領域のバッファに負荷が集中してし
まうことになり、すべてのバッファに負荷が均等にかか
る場合に比べて、余計にバッファ量を持つ必要がでてく
る。バッファメモリ量の設計においては、ＡＴＭにおい
て要求されるセル廃棄率を満たすために、このような最
悪の場合を考慮して設計する必要がある。
【０００５】すなわち、図１２に示すように入力ポート
＃１，＃２における効率（有効セルの割合）がともにη
であるとき、上記のケースでは他の入力ポートの効率が
０に近い場合であっても斜線で示した領域のバッファは
効率η／２として設計しなければならず、結局すべての
バッファをこの効率η／２を基準として設計しなければ
ならない。
＃１，＃２における効率（有効セルの割合）がともにη
であるとき、上記のケースでは他の入力ポートの効率が
０に近い場合であっても斜線で示した領域のバッファは
効率η／２として設計しなければならず、結局すべての
バッファをこの効率η／２を基準として設計しなければ
ならない。
【０００６】現在のＬＳＩ技術においてひとつのＬＳＩ
に収容できるバッファ長は、要求されるセル廃棄率を満
たすためのバッファ長とくらべてぎりぎりの容量であ
り、伝送路の使用効率がさらにあがると、要求されるセ
ル廃棄率特性を満たせなくなる問題がある。したがって
本発明の目的は、トラヒックが特定の入力ポート或いは
出力ポートに偏る場合であっても、各バッファを有効に
利用することができ、したがって、セル廃棄率を悪化さ
せることなく各バッファのバッファ長を従来よりも短か
くすることの可能な分散バッファ制御型ＡＴＭスイッチ
を提供することにある。
に収容できるバッファ長は、要求されるセル廃棄率を満
たすためのバッファ長とくらべてぎりぎりの容量であ
り、伝送路の使用効率がさらにあがると、要求されるセ
ル廃棄率特性を満たせなくなる問題がある。したがって
本発明の目的は、トラヒックが特定の入力ポート或いは
出力ポートに偏る場合であっても、各バッファを有効に
利用することができ、したがって、セル廃棄率を悪化さ
せることなく各バッファのバッファ長を従来よりも短か
くすることの可能な分散バッファ制御型ＡＴＭスイッチ
を提供することにある。
【０００７】
【課題を解決するための手段】図１は本発明の原理構成
を表わす図である。図において、本発明のＡＴＭスイッ
チは、複数本の入力線と複数本の出力線とを有し、該入
力線のいずれかから入力される情報セルに付された識別
子に従ってその方路の振り分けを行なうＡＴＭスイッチ
であって、該情報セルの衝突を回避するために該情報セ
ルを一時的に蓄積するバッファを経路毎に複数個配置し
た分散バッファ制御型ＡＴＭスイッチ１０を具備するＡ
ＴＭスイッチにおいて、該分散制御バッファ型ＡＴＭス
イッチ１０の前段に配置され、複数ビットの制御信号に
応じて前記情報セルの経路の入れ替えを行なって前記入
力線におけるトラヒックを分散させるトラヒック分散ス
イッチ１２と、該トラヒック分散スイッチ１２のための
制御信号を所定の順序で発生する制御信号発生回路１４
とを具備することを特徴とするものである。
を表わす図である。図において、本発明のＡＴＭスイッ
チは、複数本の入力線と複数本の出力線とを有し、該入
力線のいずれかから入力される情報セルに付された識別
子に従ってその方路の振り分けを行なうＡＴＭスイッチ
であって、該情報セルの衝突を回避するために該情報セ
ルを一時的に蓄積するバッファを経路毎に複数個配置し
た分散バッファ制御型ＡＴＭスイッチ１０を具備するＡ
ＴＭスイッチにおいて、該分散制御バッファ型ＡＴＭス
イッチ１０の前段に配置され、複数ビットの制御信号に
応じて前記情報セルの経路の入れ替えを行なって前記入
力線におけるトラヒックを分散させるトラヒック分散ス
イッチ１２と、該トラヒック分散スイッチ１２のための
制御信号を所定の順序で発生する制御信号発生回路１４
とを具備することを特徴とするものである。
【０００８】
【作用】特定の入力線または出力線にセルが集中する場
合であっても、制御信号発生回路１４からの制御信号に
よる制御のもとで、トラヒック分散スイッチ１２が各入
力線に均一にセルを分配し、トラヒックを分散させるの
で、多くのバッファを有効に活用することができ、その
結果、従来よりも所要バッファ長を短かくすることが可
能となる。
合であっても、制御信号発生回路１４からの制御信号に
よる制御のもとで、トラヒック分散スイッチ１２が各入
力線に均一にセルを分配し、トラヒックを分散させるの
で、多くのバッファを有効に活用することができ、その
結果、従来よりも所要バッファ長を短かくすることが可
能となる。
【０００９】たとえば、図１２で説明した例では、図２
に示すように、斜線で示した領域の２Ｎ個のバッファに
負荷が分散され、各バッファは効率η／Ｎとして設計す
ることができる。
に示すように、斜線で示した領域の２Ｎ個のバッファに
負荷が分散され、各バッファは効率η／Ｎとして設計す
ることができる。
【００１０】
【実施例】図３は本発明の第１の実施例を表わす図であ
る。８×８クロスポイントバッファスイッチ３２の前段
にバレルシフタ３０が配置され、バレルシフタ３０は３
ビットカウンタ３４のカウント値で制御される。８×８
クロスポイントバッファスイッチは８本の入線と８本の
出線を有し、入線と出線の交点には、通過するセルのヘ
ッダに書き込まれている出線の番号を識別するコードに
従って方路の切り換えを行なうスイッチと、セル同志の
衝突を回避するためのバッファが配置されているもので
ある。
る。８×８クロスポイントバッファスイッチ３２の前段
にバレルシフタ３０が配置され、バレルシフタ３０は３
ビットカウンタ３４のカウント値で制御される。８×８
クロスポイントバッファスイッチは８本の入線と８本の
出線を有し、入線と出線の交点には、通過するセルのヘ
ッダに書き込まれている出線の番号を識別するコードに
従って方路の切り換えを行なうスイッチと、セル同志の
衝突を回避するためのバッファが配置されているもので
ある。
【００１１】バレルシフタ３０は図４に示した様な動作
を行なう。制御信号Ｓ０〜Ｓ１がすべて論理“０”であ
るとき、入力Ｄｉ（ｉ＝０〜７）から入力されるセルは
対応する出力Ｚｉにそれぞれ出力される。制御信号Ｓ
０，Ｓ１，Ｓ２が１，０，０であるとき、入力Ｄｉ（ｉ
＝１〜７）から入力されるセルはそれぞれ出力Ｚｉ−１
に出力され、Ｄｏから入力されるセルはＺ７から出力さ
れる。
を行なう。制御信号Ｓ０〜Ｓ１がすべて論理“０”であ
るとき、入力Ｄｉ（ｉ＝０〜７）から入力されるセルは
対応する出力Ｚｉにそれぞれ出力される。制御信号Ｓ
０，Ｓ１，Ｓ２が１，０，０であるとき、入力Ｄｉ（ｉ
＝１〜７）から入力されるセルはそれぞれ出力Ｚｉ−１
に出力され、Ｄｏから入力されるセルはＺ７から出力さ
れる。
【００１２】この様に、制御信号Ｓ０〜Ｓ１で定められ
る数だけセルの経路が循環されるので、特定の入線にセ
ルが集中しても、バレルシフタ３０によって分散され、
８×８クロスポイントバッファスイッチ３２内のバッフ
ァの負荷が分散される。図３の実施例においては、特定
の入線において３ビットカウンタ３４の周期に一致した
周期でセルが集中する様な場合には、それをそれ以外の
入線に分配することができない。バレルシフタ３０は３
ビットカウンタ３４の周期毎に同じ接続に戻るからであ
る。ＡＴＭスイッチに入力される信号は、より低次群の
信号をＡＴＭ多重化装置で統計多重化したものであるか
ら、一定の周期でセルの密度が高くなるような状態は、
しばしば起こり得る。
る数だけセルの経路が循環されるので、特定の入線にセ
ルが集中しても、バレルシフタ３０によって分散され、
８×８クロスポイントバッファスイッチ３２内のバッフ
ァの負荷が分散される。図３の実施例においては、特定
の入線において３ビットカウンタ３４の周期に一致した
周期でセルが集中する様な場合には、それをそれ以外の
入線に分配することができない。バレルシフタ３０は３
ビットカウンタ３４の周期毎に同じ接続に戻るからであ
る。ＡＴＭスイッチに入力される信号は、より低次群の
信号をＡＴＭ多重化装置で統計多重化したものであるか
ら、一定の周期でセルの密度が高くなるような状態は、
しばしば起こり得る。
【００１３】そこで、図５の実施例においては、３ビッ
トカウンタ３８と加算器３９をさらに設けて一周期毎に
バレルシフタ３０へ入力される制御信号の初期値を変更
することによってこの問題を回避している。３ビットカ
ウンタ３８のクロック入力には３ビットカウンタ３４の
桁上げ（キャリー）信号が入力され、加算器３９は３ビ
ットカウンタ３４と３８のカウント値を加算してバレル
シフタ３０の制御信号としてバレルシフタ３０へ入力し
ている。この様な構成により、図６に示されるように、
最初はカウンタ３４のカウント値がそのままバレルシフ
タ制御信号となり、それが０から始まって７から初期値
へ戻るとき、初期値は１増加されて０から１へ変更され
る。これにより、制御信号のランダム性を高めることが
できる。
トカウンタ３８と加算器３９をさらに設けて一周期毎に
バレルシフタ３０へ入力される制御信号の初期値を変更
することによってこの問題を回避している。３ビットカ
ウンタ３８のクロック入力には３ビットカウンタ３４の
桁上げ（キャリー）信号が入力され、加算器３９は３ビ
ットカウンタ３４と３８のカウント値を加算してバレル
シフタ３０の制御信号としてバレルシフタ３０へ入力し
ている。この様な構成により、図６に示されるように、
最初はカウンタ３４のカウント値がそのままバレルシフ
タ制御信号となり、それが０から始まって７から初期値
へ戻るとき、初期値は１増加されて０から１へ変更され
る。これにより、制御信号のランダム性を高めることが
できる。
【００１４】図７に示した本発明の第３の実施例におい
ては、図３の実施例において３ビットカウンタ３４のク
ロック入力に供給されるクロック信号のかわりにＰＮ
（疑似雑音）発生器４０が出力するＰＮ信号が供給され
る。ＰＮ発生器４０の出力が論理“１”のとき、３ビッ
トカウンタ３４のカウント値が更新され、論理“０”の
ときカウント値は更新されないので、バレルシフタ３０
の接続状態の変化はよりランダムになり、より均一にト
ラヒックを分散させることができる。
ては、図３の実施例において３ビットカウンタ３４のク
ロック入力に供給されるクロック信号のかわりにＰＮ
（疑似雑音）発生器４０が出力するＰＮ信号が供給され
る。ＰＮ発生器４０の出力が論理“１”のとき、３ビッ
トカウンタ３４のカウント値が更新され、論理“０”の
ときカウント値は更新されないので、バレルシフタ３０
の接続状態の変化はよりランダムになり、より均一にト
ラヒックを分散させることができる。
【００１５】図８は本発明の第４の実施例を表わす図で
ある。本実施例は図５に示した加算器３９とカウンタ３
８とで１周期毎に初期値をシフトさせる技術と、図７に
示したカウンタ３４の入力にＰＮ発生器４０からのＰＮ
信号を使用する技術を組み合わせたものである。図９は
本発明の第５の実施例を表わす図である。８×８クロス
ポイントバッファスイッチ３２の前段に設けられたトラ
ヒック分散スイッチ４６は、例えば図１０に示すような
構成を有している。図１０に示されるように、トラヒッ
ク分散スイッチ４６は１２個の２×２スイッチエレメン
ト４８を網目状に配置したものである。個々の２×２ス
イッチエレメント４８は制御信号Ｃｉ（ｉ＝１〜１２）
が論理“０”のときはｂａｒ接続となり、論理“１”の
ときｃｒｏｓｓ接続となるように動作する。したがっ
て、制御信号Ｃ１〜Ｃ１２を種々のパターンで与えるこ
とにより、種々のパターンで経路を入れ替えることがで
きる。図９に示されたＲＯＭ４２にはこの１２ビットの
データの複数通りの組み合わせがデータとして書き込ま
れており、カウンタ４４のカウント値をアドレスとして
それらの１つの組み合わせが読み出され、トラヒック分
散スイッチ４６の制御信号として与えられる。
ある。本実施例は図５に示した加算器３９とカウンタ３
８とで１周期毎に初期値をシフトさせる技術と、図７に
示したカウンタ３４の入力にＰＮ発生器４０からのＰＮ
信号を使用する技術を組み合わせたものである。図９は
本発明の第５の実施例を表わす図である。８×８クロス
ポイントバッファスイッチ３２の前段に設けられたトラ
ヒック分散スイッチ４６は、例えば図１０に示すような
構成を有している。図１０に示されるように、トラヒッ
ク分散スイッチ４６は１２個の２×２スイッチエレメン
ト４８を網目状に配置したものである。個々の２×２ス
イッチエレメント４８は制御信号Ｃｉ（ｉ＝１〜１２）
が論理“０”のときはｂａｒ接続となり、論理“１”の
ときｃｒｏｓｓ接続となるように動作する。したがっ
て、制御信号Ｃ１〜Ｃ１２を種々のパターンで与えるこ
とにより、種々のパターンで経路を入れ替えることがで
きる。図９に示されたＲＯＭ４２にはこの１２ビットの
データの複数通りの組み合わせがデータとして書き込ま
れており、カウンタ４４のカウント値をアドレスとして
それらの１つの組み合わせが読み出され、トラヒック分
散スイッチ４６の制御信号として与えられる。
【００１６】図１１は本発明の第６の実施例を表わす図
であり、図９の実施例においてカウンタ４４へ供給され
るクロックの替わりにＰＮ発生器４０からのＰＮ信号を
供給して、トラヒック分散スイッチ４６の動作をよりラ
ンダム化している。
であり、図９の実施例においてカウンタ４４へ供給され
るクロックの替わりにＰＮ発生器４０からのＰＮ信号を
供給して、トラヒック分散スイッチ４６の動作をよりラ
ンダム化している。
【００１７】
【発明の効果】以上述べてきたように本発明によれば、
特定の経路にトラヒックが集中するために特定のバッフ
ァのみに負荷が集中するような場合でも、トラヒックを
分散させることによって各バッファの負荷を均一にする
ことが可能であり、それによって、セル廃棄率を低下さ
せることなく各バッファの長さを従来よりも短かくする
ことが可能となる。
特定の経路にトラヒックが集中するために特定のバッフ
ァのみに負荷が集中するような場合でも、トラヒックを
分散させることによって各バッファの負荷を均一にする
ことが可能であり、それによって、セル廃棄率を低下さ
せることなく各バッファの長さを従来よりも短かくする
ことが可能となる。
【図１】本発明の原理構成図である。
【図２】本発明の作用を説明するための図である。
【図３】本発明の第１の実施例を表わす図である。
【図４】図３のバレルシフタ３０の動作を説明するため
の図である。
の図である。
【図５】本発明の第２の実施例を表わす図である。
【図６】図５のカウンタ３４，３８および加算器３９の
動作を説明するための図である。
動作を説明するための図である。
【図７】本発明の第３の実施例を表わす図である。
【図８】本発明の第４の実施例を表わす図である。
【図９】本発明の第５の実施例を表わす図である。
【図１０】図９のトラヒック分散スイッチ４６の詳細な
構成を表わす図である。
構成を表わす図である。
【図１１】本発明の第６の実施例を表わす図である。
【図１２】従来のＡＴＭスイッチを表わす図である。
１０…分散バッファ制御型ＡＴＭスイッチ １２…トラヒック分散スイッチ １４…制御信号発生回路 ３０…バレルシフタ ３２…８×８クロスポイントバッファスイッチ ３４，３８…３ビットカウンタ ３９…加算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 智宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 近藤 竜一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇坂 孝明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小原 仁 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (7)
- 【請求項１】 複数本の入力線と複数本の出力線とを有
し、該入力線のいずれかから入力される情報セルに付さ
れた識別子に従ってその方路の振り分けを行なうＡＴＭ
スイッチであって、該情報セルの衝突を回避するために
該情報セルを一時的に蓄積するバッファを経路毎に複数
個配置した分散バッファ制御型ＡＴＭスイッチ（１０）
を具備するＡＴＭスイッチにおいて、 該分散バッファ制御型ＡＴＭスイッチ（１０）の前段に
配置され、複数ビットの制御信号に応じて前記情報セル
の経路の入れ替えを行なって前記入力線におけるトラヒ
ックを分散させるトラヒック分散スイッチ（１２）と、 該トラヒック分散スイッチ（１２）のための制御信号を
所定の順序で発生する制御信号発生回路（１４）とを具
備することを特徴とするＡＴＭスイッチ。 - 【請求項２】 前記トラヒック分散スイッチ（１２）
は、情報セルの経路を制御信号で定まる数だけ循環させ
るバレルシフタ（３０）を有し、前記制御信号発生回路
（１４）は、入力されるクロックをカウントしてそのカ
ウント値を前記制御信号として出力するカウンタ（３
４）を有する請求項１記載のＡＴＭスイッチ。 - 【請求項３】 前記制御信号発生回路（１４）は、前記
カウンタのカウント値が一周する毎にその初期値を変更
せしめる初期値変更回路（３８，３９）をさらに有する
請求項２記載のＡＴＭスイッチ。 - 【請求項４】 前記制御信号発生回路（１４）は疑似雑
音信号を出力する疑似雑音発生回路（４０）をさらに有
し、前記カウンタ（３４）には該疑似雑音発生回路が発
生する疑似雑音信号がクロックとして入力される請求項
２または３記載のＡＴＭスイッチ。 - 【請求項５】 前記制御信号発生回路（１４）は、前記
複数ビットの制御信号のパターンを複数通り記憶しアド
レスで指定された制御信号のパターンを前記トラヒック
分散スイッチへ供給する記憶素子（４２）と、入力され
るクロックをカウントしてそのカウント値をアドレスと
して該記憶素子へ供給するカウンタ（４４）とを有する
請求項１記載のＡＴＭスイッチ。 - 【請求項６】 前記制御信号発生回路（１４）は疑似雑
音信号を出力する疑似雑音発生回路（４０）をさらに有
し、前記カウンタ（４４）には該疑似雑音発生回路が発
生する疑似雑音信号がクロックとして入力される請求項
５記載のＡＴＭスイッチ。 - 【請求項７】 前記分散バッファ制御型ＡＴＭスイッチ
（１０）は入力線と出力線の交点に前記バッファを配置
したクロスポイントバッファスイッチ（３２）である請
求項１〜６のいずれか１項に記載のＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053398A JPH05260074A (ja) | 1992-03-12 | 1992-03-12 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053398A JPH05260074A (ja) | 1992-03-12 | 1992-03-12 | Ａｔｍスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05260074A true JPH05260074A (ja) | 1993-10-08 |
Family
ID=12941725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4053398A Withdrawn JPH05260074A (ja) | 1992-03-12 | 1992-03-12 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05260074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339586B1 (en) | 1997-09-19 | 2002-01-15 | Nec Corporation | Internet protocol switch having input cell buffers |
-
1992
- 1992-03-12 JP JP4053398A patent/JPH05260074A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339586B1 (en) | 1997-09-19 | 2002-01-15 | Nec Corporation | Internet protocol switch having input cell buffers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0761071B1 (en) | Optical telecommunications network | |
| US4623996A (en) | Packet switched multiple queue NXM switch node and processing method | |
| EP0966123B1 (en) | Rotator switch data path structures | |
| JP2915323B2 (ja) | パケット交換機およびその拡張モジュール | |
| Guo et al. | Multicast ATM switches: Survey and performance evaluation | |
| US6728256B1 (en) | Shared buffer control device | |
| KR19990018547A (ko) | 트래픽 흐름제어 및 감시기능을 갖는 멀티채널 패킷 스위칭 장치 | |
| Law et al. | A large scalable ATM multicast switch | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| US6684317B2 (en) | Method of addressing sequential data packets from a plurality of input data line cards for shared memory storage and the like, and novel address generator therefor | |
| KR100253517B1 (ko) | 스위칭 아키텍쳐를 갖는 패킷 스위치 | |
| JP2002325087A (ja) | 非閉塞スイッチシステム及びそのスイッチング方法並びにプログラム | |
| JPH05260074A (ja) | Ａｔｍスイッチ | |
| KR100226539B1 (ko) | Atm 스위치의 어드레스 생성 회로 | |
| US5822316A (en) | ATM switch address generating circuit | |
| EP0862117B1 (en) | Interfacing device to replace M sets of bits out of N sets of bits, control unit and logical cell | |
| KR100378588B1 (ko) | 대용량화가 가능한 다중 경로 비동기 전송 모드 스위치 및 셀구조 | |
| KR100383604B1 (ko) | 비동기 전송모드 교환망 구조 및 자기 경로 설정 방법 | |
| US12126460B2 (en) | Multifunctional data reorganization network | |
| JPH11145961A (ja) | コンセントレータ型ａｔｍスイッチおよびコンセントレータ型ａｔｍスイッチシステム | |
| EP1073309A2 (en) | A non-blocking circuit switch | |
| US20220209975A1 (en) | Multifunctional data reorganization network | |
| JP3079068B2 (ja) | Ａｔｍスイッチ | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| Lee et al. | The augmented composite Banyan network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |