JPH05259369A - フレキシブル取り付けフリップ・チップアセンブリ - Google Patents

フレキシブル取り付けフリップ・チップアセンブリ

Info

Publication number
JPH05259369A
JPH05259369A JP22409392A JP22409392A JPH05259369A JP H05259369 A JPH05259369 A JP H05259369A JP 22409392 A JP22409392 A JP 22409392A JP 22409392 A JP22409392 A JP 22409392A JP H05259369 A JPH05259369 A JP H05259369A
Authority
JP
Japan
Prior art keywords
chip
carrier
membrane
layer
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22409392A
Other languages
English (en)
Inventor
Dirk J Bartelink
ダーク・ジェイ・バーテリンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/748,991 external-priority patent/US5189505A/en
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05259369A publication Critical patent/JPH05259369A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 複数のＩＣチップをマルチ・チップ・モジュ
ール（ＭＣＭ）と相互接続する集積回路（ＩＣ）の設計
及び製造方法を提供する。 【構成】 マルチプル・チップ・モジュール（ＭＣＭ）
が、それの基板１０２，１０４へ接続パッド３４２，３
６２に接して形成され、そのシリコンの表面にＳｉＯ２
層を設ける。これの該パッドの位置に一連の密接した穴
を開孔する。その穴の下のシリコンに空洞３６８をエッ
チングにより設け、ＳｉＯ２層が空洞上に懸架され、可
撓膜３７０を形成し、その上端に支柱３７６を設け導体
の一端を支持し、その上にあるハンダ塊２２８がチップ
上の接続パッドが取り外しできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路（ＩＣ）の設
計及び製造技術に関するものであり、とりわけ、複数の
ＩＣチップをマルチ・チップ・モジュール（ＭＣＭ）と
相互接続するための技術に関するものである。
【０００２】
【従来の技術】大規模で、密度の高いＩＣの製造に対す
る従来の方法では、必要な全ての回路が集積される大規
模なモノリシック・チップが利用されている。製造後、
チップは幾つかある複数導線電子パッケージの任意のも
のに実装される。こうしたモノリシック・チップは一般
に、ＣＭＯＳ、バイポーラ、バイＣＭＯＳ又はＧａＡｓ
技術といった単一の製造技術によってしか製造すること
ができない。
【０００３】こうしたチップの複雑性によって、設計サ
イクルのコストがかさみ、製造の歩留まりが低くなっ
た。チップ上クロック速度の高速化の必要に駆られて、
集積度が高まるにつれて、ダイの大きさが増大し、さら
に、製造の歩留まりが制限され、ダイの試験費用が増大
する。現在必要とされている超大規模集積回路の場合も
やはり、原型作製、デバッギング及び単一の複雑なチッ
プに基づいた設計反復の実施に関連したコスト及び困難
さの増大のため、全システムの設計に要する設計サイク
ルのコストが大幅に上昇する。
【０００４】また、それぞれ集積度の高いモノリシック
・チップを製造する単一分野の過程を利用することも、
固有の設計上の制限になる。設計者が自由に製造技術を
混合することができれば、システムが大幅に改良される
ことになる。回路機能の各型毎に、最適な製造過程分野
を利用する能力は、同じ素子における光学技法と他の信
号処理技法との混合が多くなるにつれて重要になる。
【０００５】マルチ・チップ・モジュール、すなわち、
ＭＣＭの開発によって、大規模モノリシックＩＣ設計に
固有の制限のいくつかは克服された。ＭＣＭは、マルチ
・チップ基板に２つ以上の組み合わされたサブ・チップ
を組み込み、単一のＩＣパッケージにすることによって
製造される。
【０００６】典型的なＭＣＭの場合、複雑な回路は、２
つ以上の独立したチップ、すなわち、サブ・チップの間
で分散され、各サブ・チップには、ＭＣＭの回路構成全
体の一部だけしか含まれない。従って、各チップは、同
等のモノリシック・チップに比べると、設計及び組み立
てがかなり単純であり、安価である。
【０００７】こうしたＭＣＭの重要な利点は、それぞ
れ、異なる処理技法によって製造されたいくつかのサブ
・チップを単一のパッケージに組み込むことができると
いうことである。もう１つの利点は、サブ・チップは、
モノリシックＩＣより小さく、従って設計、試験及び製
造がより簡単であるということである。
【０００８】ＭＣＭ技術は、また、標準的な単一チップ
ＶＬＳＩ技術に比べて試験の実施にかなりの利点があ
る。一般に、チップは、チップ上の導電性「パッド」を
試験計器に接続された試験プローブに接触させることに
よって試験される。該パッドは、ワイヤ・ボンディン
グ、テープ自動化ボンディング又はハンダ塊に適応し、
試験時に、チップ回路要素とプローブの多くの接点との
間における確実な接続を可能にするのに十分な大きさを
備えていなければならない。単純な集積回路の場合、こ
れらのパッドはチップの周囲に分配することができる。
回路が複雑になると、必要なパッド数から、それらをチ
ップの活性表面全体に分散させることが必要になる。パ
ッドの大きさ、分配及び数によって、回路密度が制限さ
れる。さらに、パッドは信号経路にキャパシタンスを付
加し、集積回路のスイッチング速度が制限される。
【０００９】マルチ・チップ・パッケージの問題は、マ
ルチ・チップ基板と個々のサブ・チップの間における実
用的なインターフェイスを開発することであった。各種
サブ・チップの活性表面が「フリップ」してマルチ・チ
ップ基板の活性表面と結合するフリップ・チップによる
インターフェイスは有望なアプローチの１つを提供す
る。この方向づけによれば、マルチ・チップ基板上の電
気接点と各サブ・チップ上の向かい合った接点との間に
おける距離を最短にすることを含めた設計が可能になる
ので、他のＭＣＭ設計に比べて信号経路長が短くなる。
フリップ・チップＭＣＭ設計は、場合によっては、単一
ＶＬＳＩ設計に比べて、回路間における電気接点長を短
くすることも可能である。
【００１０】取り外し可能なフリップ・チップ・パッケ
ージの場合、マルチ・チップ・パッケージを既知の良好
なサブ・チップを用いて試験することもできるし、その
逆を行うこともできるので、原型の作製及び試験にも利
点がある。ＭＣＭから個々のチップを取り外すことがで
きるので、実操作環境で試験し、欠陥があれば取り替え
ることができる。この所定位置での試験によって、ＶＬ
ＳＩチップの低歩留まり及び高パッケージ・コストのた
め、ＶＬＳＩ単一チップ設計が必要とするイン・ウェー
ハ試験が不要になる。イン・ウェーハ試験が不要になる
ことによって、試験プローブが必要とする大形パッド及
びパッドに接続される入力または出力トランジスタに対
する静電放電（ＥＳＤ）に対する保護も不要になる。ま
た、出力トランジスタは、もはや試験回路要素を駆動す
る必要がないので、トランジスタを小形化し、そのスイ
ッチングを高速化することが可能になる。
【００１１】取り外し可能なフリップ・チップＭＣＭを
うまく実現するための鍵は、チップと基板との便利で、
繰り返すことができる精密な調整である。構成要素の調
整を精密にすることができなければ、大形の接触パッド
が必要になる。前述のように、大形の接触パッドは、チ
ップの回路密度を制限し、キャパシタンスを生じて、素
子の速度に制限を加えることになる。また、チップを簡
便に、繰り返し、正確に取り替えることができなけれ
ば、取り替え試験及び構成要素の取り替えははるかに困
難になる。
【００１２】この重大な領域におけるかなりの改良が、
１９９０年８月１４日に本発明者に対して付与され、本
発明と同じ譲受人に譲渡された「自己調整集積回路アセ
ンブリ(Self-Aligning Integrated Circuit Assembl
y)」と題する米国特許第４，９４９，１４８号に教示さ
れている。該技法の場合、高精度の自己調整ＭＣＭアセ
ンブリを形成するため、半導体表面の固有の光学平面性
が開発された。サブ・チップの１つにおける剛性接点す
なわち「金塊」が、ＭＣＭ基板上のフレキシブル膜に支
持された適合する接点と結合する。その結果生じるスラ
イド接点は、懸架されたフレキシブル基板のバネ圧によ
って保持される。
【００１３】金塊取り付け法には、接続密度が高く、チ
ップの取り外しができ、置換試験が行え、熱膨張差のあ
る際に信頼性が持続するといった特徴がある。さらに、
金塊の場合、キャリヤには単一金属化層を利用するの
で、かなり小さくすることができる。しかし、多層金属
化を用いるということであれば、膜まで到達する場合、
金塊が上方の相互接続層を通過することができるように
し、同時に頑丈さを維持することができるようにするた
め、金塊の全体の大きさを大きくしなければならない。
その結果生じる接続密度の低下と平担でないチップ表
面、さらに金は大量生産の集積回路には不都合な金属化
材料であるという事実によって、この取り付け法をＶＬ
ＳＩ ＩＣにとって魅力の無いものにしている。従っ
て、多層ＭＣＭパッケージにおけるサブ・チップと基板
の電気的及び機械的接続を信頼できるものにする他の方
法が必要になる。
【００１４】ＭＣＭの場合、サブ・チップを基板に取り
付ける恒久的な方法は、ハンダ球の利用である。この取
り付け方法は、ハンダ球によって吸収可能な、制限され
た塑性変形によって生じる固有の最小相互接続ピッチを
特徴とする。ハンダ付けは、溶融状態のハンダ球の形が
表面張力によって制御されることを示唆しているので、
ハンダ球はほぼ球状であるに違いない。この形状は、ハ
ンダ球の縦方向の寸法と横方向の寸法がほぼ等しいとい
うことを表している。ハンダ球のせん断強度に関する実
際の経験によれば、ハンダ球の上部と下部の接続部の横
方向の変位は、破損故障の開始前、すなわち塑性変形に
よって課せられた限界内では、高さの約１％にすぎない
可能性がある。従って、最小の相互接続ピッチ（ハンダ
球の直径）は、熱循環下において、チップとキャリヤの
対をなす接続点における最悪の場合の横方向変移の百倍
ほどもなければならない。この横方向の変移は、チップ
と基板の両方ともシリコンが材料であると仮定すると、
ダイの大きさとチップと基板の間の温度差によってだけ
決まる。１０ｍｍ×１０ｍｍのチップで、温度差が５０
゜Ｃの場合、隅に対する中心の変移は約０．９ｕｍ（マ
イクロメートル）であり、ピッチは１００ｕｍ程度にな
る。チップ上配線に匹敵する範囲の相互接続ピッチを達
成するには、従来のハンダ球取り付け方法では、うまく
いかない。
【００１５】先行技術によるモジュールとチップの相互
接続方法については、１９８７年９月のIBM Technical
Disclosure Bulletin, Vol. 30, No. ４, 1604〜1605頁
に開示がある。ＩＢＭの開示によれば、チップと基板間
における接続は、縦（Ｚ）方向（チップ表面にたいして
垂直）における動きを制限する細いらせん状または櫛形
の導電性シリコン・バネによって支持された支柱によっ
て行われる。接触支柱は、チップに対するその剛性取り
付けによって、チップ表面と基板表面の両方に対して常
に９０度に保持される。
【００１６】図１、２及び３にはＩＢＭの相互接続装置
が示されている。図１及び２には、導電性の相互接続線
１０２とバネ接触領域Ｐ１０４を含む配線基板Ｐ１００
の平面図及び断面図が示されている。各バネ接触領域Ｐ
１０４には、不導電性シリコン基板Ｐ１００に重ねられ
た、薄いほう素をドープしたシリコン層から成る連係す
るらせんバネ接点Ｐ１０６が設けられている。図示のよ
うに、接点パッドＰ１０８はバネＰ１０６に対する端末
接点である。機械的クリアランスを可能にするため、各
バネ構造Ｐ１０６はバネの下に形成されたくぼみＰ１１
０と連係している。これらのシリコン構造は、その下で
基板Ｐ１００からバネ変形に備えたくぼみＰ１１０及び
導体のためのくぼみＰ１１２がエッチングされるエッチ
ング不能層の働きをする、ほう素をドープしたシリコン
層によって形成される。
【００１７】図３には、シリコン配線基板Ｐ１００上の
バネ接点にハンダ付けされたチップＰ２０２が示されて
いる。この例の場合、ＣｒＣｕＳｎ冶金構造が、チップ
の導線Ｐ２０６上のＳｎハンダ・パッドＰ２０４と相互
作用する。導体２０８は、くぼみＰ１１２の側部に組み
付けられ、導線Ｐ１０２とバネ構造Ｐ１０６を相互接続
する。
【００１８】このバネ構造によって、チップＰ２０２の
表面と基板Ｐ１００の間における高さのわずかな変動を
許容することができるが、この構造は複雑なＭＣＭにお
ける相互接続システムの要件を満たすものではない。Ｍ
ＣＭにおけるチップとモジュールの間で可能性のある誤
調整のため、チップとモジュールの間の相互接続支柱
は、常に垂直（すなわち、９０度）ではあり得ない。誤
調整に加え、相互接続は、チップとモジュール間におけ
る熱膨張差も考慮しておかなければならない。熱膨張に
よって、３つの軸Ｘ、Ｙ及びＺの全てにおいて接続の調
整に変化の生じる可能性がある。チップとモジュール間
の接続部が、Ｘ及びＹ方向に曲がれない場合、接続部に
は応力が加えられるので信頼性がない。ＩＢＭの相互接
続法は、また、半導体の製造において不都合で、かつコ
ストのかさむ特殊処理も必要とする。例えば、レジスト
の塗布及び焦点合わせの要件のため、導線Ｐ２０８の経
路設定は実現が困難である。
【００１９】
【発明が解決しようとする課題】従って、フリップ・チ
ップアセンブリにおけるマルチ・チップ基板に多層金属
構造を有するＶＬＳＩサブ・チップ基板を取り付ける方
法が必要になる。取り付け方法は、Ｘ、Ｙ及びＺ方向に
熱膨張差がある場合に信頼性が維持されるインターフェ
イスを提供しなければならない。さらに、取り付け構造
は、チップ及びキャリヤに用いられる従来のＩＣ処理技
法を用いて、製造しなければならない。
【００２０】
【課題を解決する手段】先行技術の上記及びその他の欠
点は、３自由度で曲がるチップ・基板弾性接触を可能に
する本発明によって取り組まれ、克服される。曲がるこ
とによって、接点は、熱膨張差の効果又はＭＣＭにおけ
るサブ・チップと基板のわずかな誤調整を補償すること
ができる。
【００２１】各弾性接点は、チップとＭＣＭ基板の一方
又は両方にエッチングされた室の中央部分を横切る弾性
膜によって支持された傾斜可能な支柱を含む利用可能な
集積回路処理技術によって形成される。支柱は、所望に
応じて剛性の場合もフレキシブルな場合もある。支柱が
フレキシブルであれば、導線は、つる巻き線のような弾
力性を有する形状をなすように形成し、支柱で支持する
のが望ましい。支柱が剛性の場合、支柱の軸方向に延び
る通路に導線を納めるのが有効である。
【００２２】弾性膜は、おおよそ正方形または円形の断
面になるように形成される。膜に穴がエッチングされ、
一連の同心環が形成される。各同心環は、互い違いの脚
によって次の環に取り付けられ、それぞれ、ほぼ同じ量
の材料によって支持されるように設計されている。この
環の設計によって、膜の中心が曲がると、膜は曲がる形
で変形することが可能になる。
【００２３】ＭＣＭの実施例の１つでは、接続支柱は、
２つの向かい合った支柱から構成される。各支柱は誘電
材料から作られており、内部の導電性コアが、製造過程
において得られる垂直方向に相互接続された構造によっ
て形成されている。支柱の１つの一方の端部は、フレキ
シブル膜によってサブ・チップにフレキシブルに接合さ
れており、もう１つの支柱の一方の端部は、同様にして
キャリヤに接合されている。支柱のもう一方の端部は、
支柱間における剛性の機械的接合及び導電性コア間にお
ける良好な電気的接続をもたらすハンダ塊によって互い
に接合されている。フリップ・チップアセンブリに熱膨
張差が生じると、接続支柱アセンブリは３自由度で曲が
る。従って、通常、従来の剛性アセンブリのハンダ塊に
生じるせん断歪みは、ほぼ解消される。
【００２４】もう１つの実施例の場合、弾力性を示す導
体は、片持ち梁式に、一方の端部が基板に固定され、も
う一方の端部が支柱によって支持される。支柱は、基板
に形成された空洞の上に懸架されたフレキシブル膜によ
って支持される。サブ・チップと導体の電気的接触は、
ハンダ球または他の導電性塊によって行われる。
【００２５】本発明は、簡便な試験環境も構成する、フ
リップ・チップアセンブリの新しい取り付け方法を特徴
とする。すなわち、上述のように、片持ち梁式の導体を
用いて、「膜プローブ」が形成される。導電性の塊を利
用して、試験を受けるサブ・チップと基板上の導体との
電気的接続が、行われる。次に、個々のチップとマルチ
・チップ・システムの両方に対する従来のベクトル試験
に備えて、膜プローブとテスタのインターフェイスでの
連結が行われる。
【００２６】膜プローブは、個々の生産チップを試験す
るための「システム・エミュレータ」の働きもする。シ
ステム・エミュレータとして、膜プローブには、正確に
システム全体を示し、複雑なシステムの試験に関連した
試験の開発及びハードウェアの絶えず増大し続けるコス
トの一部を節約する試験環境を提供するという重要な利
点がある。
【００２７】本発明の以上の及びその他の利点について
は、以下の詳細な説明及び図面から更に明らかになる。
図及び解説において、番号は、本発明の各種特徴を表示
しており、同様の番号は、図面及び解説の両方を通じて
同様の特徴を表している。
【００２８】
【実施例】本発明によれば、複数集積回路パッケージ１
００には、図４に示すように、キャリヤ・ウェーハ１０
２、２つの集積回路（ＩＣ）チップ１０４、セラミック
製ハウジング１０８、及びパッケージ蓋１０６が含まれ
ている。ＩＣチップ１０４には、パッケージ１００に割
り当てられたシステム機能を実施する回路が含まれてお
り、キャリヤ１０２には、インターフェイス回路のいく
つかが含まれていることもあれば、全く含まれていない
こともあるが、チップ１０４上の各種接続パッドと複数
の接続ピン１１０との間の導電性経路を含む全てのシス
テム相互接続部が含まれている。接続ピン１１０は、パ
ッケージ１００と組み込むシステムとのインターフェイ
スを提供する。
【００２９】ＭＣＭの場合、キャリヤ・ウェーハ１０２
のＸ及びＹ平面におけるＩＣチップ１０４の正確な最終
調整は、図５に示すように、キャリヤ・ウェーハ１０２
の開孔２４０及びチップ１０４の溝２３８に結合するピ
ン・ブロック２３６によってとられる。組み立て時にお
けるチップとキャリヤの初期誤調整は、ロボット制御下
のアセンブリ機械が圧力を加えてピン・ブロックと開孔
及び溝を係合させることによって、自動的に補正され
る。この補正過程は、「自己調整」と定義され、これに
よって、チップとキャリヤとの精密な位置合わせが可能
になる。キャリヤ・ウェーハ１０２、ピン・ブロック２
３６、及び、ＩＣチップ１０４は、図５及び６に示すよ
うに、まとまって、自己調整式ＩＣフリップ・チップア
センブリ３００を構成する。
【００３０】キャリヤ・ウェーハ１０２及びＩＣチップ
１０４は、図６及び図８に示すように、接続アセンブリ
４００を利用して取り付けられている。後者は、ハンダ
塊２２８によって接合された支柱２１６及び２２２を含
む接続支柱３７６、及び二酸化珪素のフレキシブル膜３
７０によって覆われた空洞３６８から成るフレキシブル
膜によって構成されている。接続支柱２１６は、チップ
１０４上でフレキシブル膜３７０に取り付けられ、接続
支柱２２２は、キャリヤ・ウェーハ１０２上でフレキシ
ブル膜３７０に取り付けられている。各支柱２１６、２
２２には、本過程において用いられる全金属層からあら
かじめ形成された多層相互接続構造の金属島から成る導
電性コア３７４が含まれている。コア３７４の構造は、
それぞれ、金属島３６０、３４８、３４６及び相互接続
部３４２、２２６、さらに媒介物３５８、３５６及び３
５４から構成される。
【００３１】二酸化珪素から成るフレキシブル膜３７０
は、空洞３６８を覆うように形成され、圧縮性の（柔軟
な）材料が充填される。図６に示す空洞３６８には、空
気が充填される。
【００３２】ウェーハ１０２の開孔２４０、溝２３８及
び空洞３６８は、同様の過程を用いて形成することがで
きる。開孔２４０及び空洞３６８の形成は、キャリヤ・
ウェーハ１０２の基板３６０上に酸化層３６２を成長さ
せることから始まる。次に、従来のフォトリソグラフィ
の技法を利用して、開孔２４０及び空洞３６８を形成す
べき、キャリヤ・ウェーハ１０２の矩形領域から酸化物
が除去される。最後に＜１１１＞結晶面で停止する異方
性の高いエッチングによって、矩形領域内に開孔２４０
と空洞３６８が形成される。これは、「ＥＤＰ」と呼ば
れるエチレンジアミン、ピロカテコール及び水を含むエ
ッチング液にキャリヤ・ウェーハ１０２を浸漬すること
によって行われる。同様の特性を備えた代替エッチング
液を利用することも可能である。開孔２４０及び空洞３
６８の＜１１１＞配向壁は、結晶面＜１００＞に沿って
形成されるウェーハ１０２の上部表面対して約５４．７
４゜の角度を形成する。平坦な底部の空洞を所望の場
合、任意選択のＰ＋埋め込み層３７２でエッチングを終
了することによって、開孔２４０及び空洞３６８の平坦
な底部が形成される。
【００３３】チップ１０４の溝２３８は、上述の過程と
同様の過程を用いて形成される。チップ１０４を含む集
積回路ウェーハのチップ配列は、溝２３８を形成できる
ようにするため、幅広の「刻み線」によって横方向に分
離されている。開孔は、エッチングによって該刻み線を
横切ってウェーハに形成される。ウェーハの処理が完了
した後、開孔を二等分して、チップ１０４及びそのレプ
リカに溝２３８を形成するため、ウェーハが方形切断さ
れる。
【００３４】ピン・ブロック２３６は、開孔２４０、空
洞３６８及び溝２３８の形成に利用されたのと同じエッ
チング技法を用いて形成される。＜１００＞結晶配向に
沿った上部表面及び底部表面を備えるシリコン・ウェー
ハは、その両面に二酸化珪素が塗布される。酸化物の島
の合同配列が、ウェーハの両方の表面にフォトリソグラ
フィによって形成される。島間の領域から酸化物を除去
した後、パターン形成されたウェーハは、両面ＥＤＰエ
ッチングを施され、ピン・ブロック２３６の配列が形成
される。最終ピン・ブロック２３６は、残留酸化物層が
上部表面と底部表面の両方からエッチングによって除去
される。＜１１１＞結晶面に沿ったピン・ブロックの下
方側壁と上方側壁は、開孔２４０及び溝２３８の対応す
る壁面に一致する。
【００３５】４層金属過程を利用して、キャリヤ・ウェ
ーハ１０２及びチップ１０４が作製される。各接続支柱
２１６及び２２２は、それぞれ、チップ１０４及びキャ
リヤ・ウェーハ１０２にフォトリソグラフィによってあ
らかじめ形成された金属島のまわりの誘電体に、環２２
０及び２２４のエッチングを行うことによって形成され
る。空の環２２０及び２２４のエッチングは、それぞ
れ、膜３７０の上部表面及び第１の層の金属相互接続部
３４２及び２２６で停止されるので、支柱・膜間の取り
付け領域が明確に形成される。空の環２２０及び２２４
は、接続支柱２１６及び２２２の外壁になり、その外壁
は、それぞれ、チップ１０４及びキャリヤ・ウェーハ１
０２の活性相互接続領域に穴を形成する。左のチップ１
０４の活性相互接続領域の一部をなす誘電壁面２１８
は、図５及び図８に示すように、接続支柱２１６の形成
から残された残留穴を強調している。
【００３６】フリップ・チップアセンブリ３００のチッ
プとキャリヤを連結する接続アセンブリ４００は、後述
する電気的属性及び固有の機械的属性を備えている。
【００３７】接続支柱２１６及び２２２のそれぞれは、
アセンブリ構成要素を電気的に連結する誘電性殻及び導
電性コア３７４から形成されている。各コアには、図６
及び８に示すように金属島及び媒介物の構造が含まれて
いる。金属島は、下記の順序で連結される。キャリヤ・
ウェーハ１０２におけるチップ１０４及び２２６の第１
の層の金属相互接続部３４２は、媒介物３５４を介して
第２の層の金属相互接続部３４６に接続されている。第
２の層の金属相互接続部３４６は、媒介物３５６を介し
て第３の層の金属相互接続部３４８に接続されている。
第３の層の金属相互接続部３４８は、媒介物３５８を介
して第４の層の金属相互接続部３５０に接続されてい
る。
【００３８】その活性領域と支柱２１６を連結するチッ
プ１０４の典型的な電気通路は、図８に示すように、第
２の層の金属相互接続部３４６及び媒介物３５４を介し
て相互接続される、第１の層の金属線４７８及び第１の
層の金属相互接続部３４２から構成される。
【００３９】アセンブリ３００の隣接したチップ１０４
間における電気通路は、第１の層の金属相互接続部２２
６によって接合された、第１の層の２つの金属相互接続
部３４２及び２つの接続支柱３７６から構成される。各
接続支柱３７６は、ハンダ塊２２８によって接合された
一対の向かい合った支柱２１６及び２２２から構成され
る。本発明は、鉛９５／スズ５から成るハンダ組成を用
いた従来のハンダ塊技術を利用している。まず、ハンダ
は、析出または他の過程によってキャリヤ・ウェーハ１
０２の支柱２２２に付けられ、次に、ワン・ショット・
リフロー段階時に、チップ１０４の支柱２１６に取り付
けられる。すなわち、向かい合った支柱２１６及び２２
２に対するハンダ塊の取り付けは、ハンダと金属の分子
結合によるものであり、図８に示すように、接着表面４
８０が形成されることになる。
【００４０】フリップ・チップアセンブリ３００のハン
ダ付け段階の前に、注目されるのは、チップ１０４の上
部表面２３２とキャリヤ・ウェーハ１０２の上部表面２
３４との間における間隔の変動である。接続支柱２１６
及び２２２の接触領域は、それぞれ、表面２３２及び２
３４と同一平面上にあるので、向かい合う支柱の接触領
域２３２及び２３４によって形成される局所的間隔は、
予期される取り付け領域内で変動できる。チップ１０４
及びキャリヤ・ウェーハ１０２のアセンブリ時に適応し
なければならないこうした間隔の変動は、集積回路基板
が光学的にほぼ平坦であるという事実によって、厳しい
許容範囲内に保持することが可能である。チップ１０４
及びキャリヤ・ウェーハ１０２が調整され、ハンダ付け
のため結合されると、これらの許容範囲によって取り付
け領域における高さの変動する形状の異なるハンダ塊が
形成されるので、間隔の変動が適応される。
【００４１】ハンダ塊２２８の最終形状は、実施例の１
つでは、アセンブリが完了するとチップ１０４とキャリ
ヤ・ウェーハ１０２の間の最小間隔を決定することにな
る制限足部２３０を用いる結果として形成される。アセ
ンブリ機械によって加えられるフリップ・チップアセン
ブリの保持力は、組み立ての間、制限足部２３０をキャ
リヤ表面２３４に押しつける圧力を維持する。ハンダ塊
２２８が固化すると、接続アセンブリ４００の静止状態
が生じ、膜３７０が平坦になり、初期張力が最小にな
る。
【００４２】チップ表面２３２に取り付けられ、相互接
続領域にまたがって配置される、任意選択の制限足部２
３０は、誘電体で作られ、第４の層の金属相互接続部３
５２に重ねられた皮膜層に取り付けられる。その代わり
に、制限足部２３０は、金属で作製して平面間誘電体表
面２３２上の皮膜層に取り付けることもできる。
【００４３】図８に示す接続アセンブリ４００の寸法
は、下記の通りである。接続支柱２１６及び２２２の全
高は、７．８ｕｍ（マイクロメートル）であり、内訳は
次の通りである： 第１の層の金属相互接続部 ３４２／２２６ Ｏ．７ｕｍ 第１の層と第２の層の間の 金属媒介物 ３５４ ０．４ｕｍ 第２の層の金属相互接続部 ３４６ ０．７ｕｍ 第２の層と第３の層の間の 金属媒介物 ３５６ ０．８ｕｍ 第３の層の金属相互接続部 ３４８ １．２ｕｍ 第３の層と第４の層の間の 金属媒介物 ３５８ １．０ｕｍ 第４の層の金属相互接続部 ３５０ ２．０ｕｍ 皮膜層 １．０ｕｍ ハンダ塊２２８の高さは３．０ｕｍである。フレキシブ
ル膜３７０の厚さは０．８ｕｍであり、空洞３６８の深
さは２．４ｕｍである。
【００４４】支柱２２２及び２１６は約１０．０ｕｍ×
１０．０ｕｍである。図６に示す対応する空の環２２４
及び２２０の寸法は、それぞれ１８．０ｕｍ×１８．０
ｕｍである。これらの寸法は、チップ１０４とキャリヤ
・ウェーハ１０２との間における累積調整許容範囲を＋
／−１．０ｕｍ（最大＋／−２．０ｕｍ）と仮定して、
アセンブリ４００における向かい合った支柱２２２及び
２１６と十分に小さいハンダ塊２２８との間における誤
調整を制限付きで考慮にいれたものである。
【００４５】膜３７０は、キャリヤ・ウェーハ１０２の
酸化層と、後で設けられることになるダミー・ウェーハ
の間に独特な結合技法を用いて製作される。この過程の
開始点は、上述のように、キャリヤ・ウェーハ１０２の
基板３６０に開孔２４０及び空洞３６８のエッチングを
行うためのマスクとして機能する薄い二酸化珪素の層３
６２の残留パターンである。二酸化珪素の層で皮膜され
たダミー・ウェーハが、ウェーハ１０２に重ねられ、７
００゜Ｃを超す温度の酸化雰囲気中において、酸化層３
６２とダミー・ウェーハの該酸化層を互いに押しつける
ことによって、ウェーハに結合される。次に、ダミー・
ウェーハの基板にエッチングが施され、二酸化珪素の層
３６２に結合された新しい二酸化珪素の層が残されるこ
とになる。この新しい層は、選択的エッチングを施さ
れ、開孔２４０及び回路要素を含む領域から除去される
が、空洞３６８の上については残される。二酸化珪素の
空洞３６８の上に残された部分が、フレキシブル膜３７
０を形成する。
【００４６】チップ１０４に関する膜の形成は、上述の
過程と同じである。この場合、基板３６４にエッチング
される空洞３６８及び開孔２４０は二酸化珪素の層３６
６によって形成される。
【００４７】キャリヤ・ウェーハ１０２及びチップ１０
４の両方における膜３７０の代替形成法には、それぞれ
の二酸化珪素の層３６２及び３６６に形成され、下方の
シリコンに入り込む２つのＬ字形開孔を含む。このＬ字
形開孔は、その対角線において互いに向かい合うことに
なる、正方形の領域の辺を形成する。各開孔の各脚は、
正方形の辺の１／２を越えて延びるので、正方形の向か
い合った辺に突き出した脚が、そこに位置する脚と重な
り合うことになる。この重なり合うという特徴が、後続
の処理ステップにおいて、正方形領域の下方における完
全なエッチングを確実にする上で必要になる。
【００４８】図６に示すように、Ｌ字形開孔を介したＥ
ＤＰエッチングによって、正方形の下方のシリコンが、
Ｐ＋層３７２によって決まる深さまで除去される。エッ
チングが完了すると、Ｌ字形開孔には多結晶シリコンを
充填することができる。最終構造は、膜３７０の１つを
形成する正方形領域と、その下方の、関連する空洞３６
８である空隙から構成される。
【００４９】膜３７０及び空洞３６８の製作について
は、米国特許第４，９４９，１４８号に解説がある。
【００５０】接続アセンブリ４００の機械的属性、とり
わけ、支柱３７６が圧力を受けた時に変移する能力は、
この実施例の重要な特徴である。図７に２つの変位△ｌ
／２で示すように、支柱２２２、２１６及びハンダ塊２
２８から成る接続支柱３７６は、熱膨張差によって生じ
る横方向の変位△ｌに応答して、角度Θだけ傾斜してい
る。支柱は、軸方向に直交するように、すなわち、それ
ぞれ、チップ１０４及びキャリヤ・ウェーハ１０２の上
部表面２３２及び２３４に対し平行なＸＹ平面において
傾斜するだけでなく、軸方向に移動することも可能であ
る。膜３７０のフレキシビリティに基づくこの移動能力
によって、フリップ・チップアセンブリ３００は、熱膨
張差のある場合に従来の剛性の片われに生じたせん断歪
みから解放される。せん断歪みの軽減によって、ハンダ
塊の破損が解消され、信頼性の大幅に高められたフリッ
プ・チップアセンブリが得られることになる。
【００５１】図７は、熱膨張差に対する接続支柱３７６
の応答を簡略に示すものである。応答は、固定中心まわ
りにおける支柱軸の回転として示され、変位△ｌは、逆
方向におけるチップとキャリヤの２つの部分変位△ｌ／
２として示されている。チップ１０４の温度がキャリヤ
・ウェーハ１０２の温度よりも高くなると仮定すると、
△ｌは、△Ｔ＝５０゜Ｃの温度差について、チップにお
いて得られる最大変位と定義することができる。
【００５２】静止状態が存在する場合、チップ１０４及
びキャリヤ・ウェーハ１０２は、温度が等しく、膜３７
０は、最小内部張力によって平坦である。動作時、チッ
プ１０４の温度は、キャリヤ・ウェーハ１０２の温度よ
り高くなり、それらの間に熱膨張差が生じる。結果とし
て、チップ１０４の支柱２１６の下部にあたる第１の層
の金属相互接続部３４２は、膜３７０のフレキシビリテ
ィによって可能となる傾斜位置に接続支柱３７６を引き
込む。接続支柱３７６の傾斜によって、チップ１０４及
びキャリヤ・ウェーハ１０２の膜３７０に張力が加えら
れ、その変形が生じることになる。
【００５３】熱膨張差によって生じる変位△ｌは、チッ
プ面積、及び、チップ１０４とキャリヤ・ウェーハ１０
２との間における温度差△Ｔに比例する。チップ面積が
約１０．０ｍｍ×１０．０ｍｍで、温度差△Ｔが５０゜
Ｃと仮定すると、△ｌ＝０．８６ｕｍの変位が生じる。
接続支柱３７６の高さを「ｈ」で表示すると、上述の寸
法に基づき、ｈ＝２×７．８＋３．０＝１８．６ｕｍと
なり、△ｌ／ｈ＝４．６％の比率が得られる。接続支柱
３７６に作用する横方向の力を決めるこの「傾斜比」
は、適度に小さく、先行技術の素子が必要とした大きな
力及び移動とは全く対照的である。
【００５４】フリップ・チップアセンブリ３００及びそ
の個々の構成要素の試験は、図９に示すように、膜プロ
ーブアセンブリ５００を用いて行われる。それは、ハン
ダ塊２２８の代わりに金属塊５８２を用いるという点
で、フリップ・チップアセンブリ３００とは異なってい
る。試験キャリヤ・ウェーハ５０２の支柱５２２に取り
付けられた金属塊５８２は、第４の層の金属島５５０に
直接被着されて、「試験支柱」５８４の一体部分にな
る。試験キャリヤ・ウェーハ５０２の支柱５２２及びフ
レキシブル部材の構造及び製作は、上述のフリップ・チ
ップアセンブリ３００におけるその片われと同じであ
る。支柱５２２には、誘電性殻によって包囲された導電
性構造が含まれている。導電性構造は、それぞれ、媒介
物５５８、５５６、及び、５５４によって相互接続され
た金属島５５０、５４８、５４６、及び、第１の層の金
属リード線５２６から構成される。キャリヤ・ウェーハ
５０２のフレキシブル部材は、基板５６０にエッチング
されて、Ｐ＋埋め込み層５７２に達する空洞５６８にか
ぶさるように形成された膜５７０から構成される。ウェ
ーハ５０２の酸化層５６２は、膜５７０の形成から残さ
れる。
【００５５】金属塊５８２の高さは、試験アセンブリを
閉じている間、取り付け領域をはさんで向かい合った支
柱５２２と２１６の間隔の変動に適応するため、制限足
部２３０の高さを約１．０ｕｍないし２．０ｕｍだけ越
えている。試験キャリヤ・ウェーハ５０２の試験支柱５
８４及びチップ１０４の支柱２１６は、向かい合った支
柱間の垂直方向における間隔の変動を補償する、それぞ
れの膜５７０及び３７０に取り付けられている。膜５７
０及び３７０を曲げる力は、試験ジグ・ハウジングアセ
ンブリ５００を閉じる際、チップ１０４を加圧する締金
によって加えられる。制限足部２３０によって、チップ
１０４とキャリヤ・ウェーハ５０２の最小間隔が決ま
り、その結果、それぞれ、膜５７０及び３７０の押し下
げが設定される。
【００５６】アセンブリ５００のチップとキャリヤの間
に熱膨張差がある場合、支柱２１６は、試験支柱５８４
に対して移動し、界面（３５０、５８２）で滑りを生じ
させることができる。さらに、試験支柱５８６は、膜５
７０及び３７０のフレキシビリティによって傾斜するこ
とができる。
【００５７】試験アセンブリ５００の典型的な電気通路
には、試験支柱５８６を介してキャリヤ・ウェーハ５０
２の第１の層の金属相互接続部５２６に接続された、ダ
イ１０４の第１の層の金属相互接続部３４２が含まれて
いる。試験キャリヤ・ウェーハ５０２の端末は、層５５
２、５４８、５４６、及び、５２６から成る相互接続金
属構造の上方導電性表面５３４に取り付けられている。
【００５８】膜プローブ５００を利用して、完全なアセ
ンブリ構成３００の試験を行うこともできるし、あるい
は、代替案として、個々のチップ１０４の試験を行うこ
とも可能である。各試験構成毎に特有の配線を施され
る、独立したキャリヤ・ウェーハ５０２を用いることも
可能である。この場合、それぞれの試験キャリヤ・ウェ
ーハ５０２の端末が、試験アセンブリ５００に適応する
試験ジグの一部をなす、図４に示す１０８のような、セ
ラミック・ハウジングの導線にワイヤで結合される。こ
れらの導線は、以下に述べるように、用いられる試験方
法に従って、試験器とインターフェイスで連結された
り、あるいは、「システム・エミュレータ」としての働
きをする、最終試験パッケージ（試験ジグ）のピンに接
続される。
【００５９】図９に示す試験アセンブリ５００を用い
た、２つの試験方法を利用することが可能である。従来
の試験方法は、所望の場合は、バッファ・チップを備え
た膜プローブ５００と試験器とのインターフェイスでの
結合を利用して、個々のチップまたは完全なアセンブリ
のベクトル試験を実施する。代替案として、特に重要な
試験方法は、アセンブリを「システム・エミュレータ」
として利用し、個々の生産チップを試験するものであ
る。この「システム中」試験法には、システム全体を正
確に示し、従来の方法における複雑なシステムの試験に
必要な、試験の開発及び関連するハードウェアの絶えず
増大するコストを節約する試験環境を提供するという重
要な利点がある。
【００６０】「システム中」試験法によれば、試験器に
よるアセンブリの従来式試験で遭遇する多くの欠点が回
避される。例えば、チップと試験器を接続する低インピ
ーダンス（５０オーム）送信線の駆動に必要な大電力ト
ランジスタはもはや不要である。また、試験器が与える
試験ベクトルでチップの試験を行う代わりに、キャリヤ
・ウェーハを介してチップに提供されるような、生産シ
ステムの自然な環境によって、「構造化された試験」を
実施することが可能である。キャリヤ・ウェーハには、
任意選択として、試験の適用範囲を加速するため、特殊
な組み込み回路が設けられる。
【００６１】この試験は、所望の場合、ふるい分け試験
を行わず、試験を受けない部分にとってコストのかかる
実装を行わずに、ウェーハから直接取り出した非実装チ
ップで実施することが可能である。試験器の５０オーム
入力からの負荷を減少させる以外に、試験に利用されな
い接続支柱だけでなく、試験点についても、従来の結合
パッドに比べて、寄生キャパシタンスを大幅に減少させ
ることが可能である。チップから静電放電（ＥＳＤ）保
護回路を除去することができるので、寄生キャパシタン
スをさらに減少させることが可能である。
【００６２】寄生キャパシタンスの影響が小さいので、
接続支柱は、キャリヤ・ウェーハに対する、従って、ア
センブリにおける他のチップに対する「チップ上」経路
の同等物を提供する。また、「チップ上」相互接続以外
に、チップ内相互接続として、キャリヤ・ウェーハによ
って得られる相互接続レベルを利用することも、実現可
能である。
【００６３】上述の実施例における本発明の主たる利点
は、従来のハンダ塊技術とフリップ・チップアセンブリ
におけるフレキシブル取り付け法の組み合わせにある。
チップとキャリヤ間に熱膨張差がある間、こうしたＭＣ
Ｍアセンブリは、せん断歪みによってハンダ接合部に破
損を生じる従来の剛性構造に比べて、せん断歪みが軽減
される。本発明によって歪みが軽減されると、信頼性が
あり、同時に、ワン・ショット・ハンダ接続過程の利点
を保持したＭＣＭアセンブリが得られることになる。
【００６４】本発明の第２の利点は、それぞれ、ＩＣダ
イ１０４及びＩＣキャリヤ・ウェーハ１０２の製作に用
いられる過程の一体部分をなす、接続支柱２１６及び２
２２の製作過程にある。結果として、本発明の取り付け
方法は最小の過程の経費のみを必要とすることとなる。
【００６５】第３の利点は、多層相互接続構造に対する
新しい取り付け方法に適応することができ、同時に、誘
電体の隔壁なしに、等間隔をあけた一連の接続支柱３７
６の固有ピッチを小さくすることができるという点にあ
る。チップとキャリヤとの間における調整の許容範囲に
よっては、１４．０ｕｍより良好なピッチを得ることが
可能である。
【００６６】本発明の第４の利点は、本質的に、新しい
取り付け方法に適合した試験方法を工夫することができ
るという点にある。これは、ハンダ塊２２８の代わり
に、精査用の試験金属塊５８２を用いた膜プローブ５０
０によって実現される。この膜プローブアセンブリは、
３００のような完全なアセンブリの試験を行うように、
また、代替案として、個々のチップ１０４の試験を行う
ように構成することが可能である。従来のベクトル試験
の場合、プローブアセンブリは、試験器とインターフェ
イスで連結されるが、「システム・エミュレータ」とし
て利用することによって、個々の生産チップの試験を行
うことも可能である。この「システム中」試験能力は、
従来のベクトル試験に関連した多くの技術的欠陥及び高
コストを免れることになるので、とりわけ重要である。
【００６７】本発明は、上述の実施例に対する多数の変
形物を提供する。調整構造だけでなく、ウェーハ及びチ
ップ表面のために選択された結晶面にも、変更を加える
ことが可能である。調整構造を形成する手順を変更し
て、選択された結晶面に適応させることも可能である。
例えば、ＥＤＰに対する代替エッチング液を利用して、
選択された結晶面に沿って壁面を形成することも可能で
ある。
【００６８】図５に示す実施例の場合、ウェーハに開孔
を形成し、チップに溝を形成することができるが、代替
構成の利用も可能である。例えば、溝の代わりに、ＩＣ
チップ１０４に開孔を形成することも可能である。さら
に、チップとウェーハのいずれかに突出構造を形成し、
対になる構成要素の対応する凹部に結合させることも可
能である。例えば、ウェーハに、マスキングをして、選
択的エッチングを施し、チップの溝と調整がとれるよう
にする突出要素が残るようにすることができる。こうし
た実施例の場合、ピン・ブロックは不要である。ピン・
ブロックを利用した実施例の場合、開孔及び溝の壁面に
正確に一致する必要はない。例えば、微小球体（アルミ
ナまたはラッテクスの）は、ピン・ブロックの働きをす
ることが可能である。
【００６９】空洞及び膜の製作については、異なる選択
もある。空洞は、開孔と同時に形成する必要はないし、
同様の過程を利用する必要もない。例えば、空洞は、裏
側から基板にエッチングを行って、形成することも可能
である。空洞には、空気の代わりに、ポリイミドのよう
な代替圧縮性材料を充填することが可能である。フレキ
シブル膜は、望ましい実施例に示すように、空洞を完全
に覆わずに、橋又は片持ち梁の形状にすることも可能で
ある。１対の片持ち梁を利用するか、あるいは、前述の
ようにＬ字形開孔技法で膜にパターン形成することによ
って、橋を形成することが可能である。
【００７０】本発明は、図６及び８に示す接続支柱アセ
ンブリ４００の実施例に対して多くの代替案を可能にす
るものである。これらについては、以下に述べるものと
する。 チップとキャリヤの両方にフレキシブルに取り
付けられた導電性支柱は、上述の方法に対する代替取り
付け方法を提供することができる。フレキシブルな取り
付け方法には、同時に、チップとキャリヤの電気接続を
可能にする機械的構造、フレキシブル材料、または、そ
の両方を含むことができる。上述の取り付け方法に対す
る変形物では、少なくとも１つのアセンブリ構成要素、
すなわち、チップとキャリヤのいずれかに対してフレキ
シブルに取り付けられた支柱が利用される。もう一方の
端部における取り付けは、フレキシブルであっても、な
くてもかまわない。一方の端部の取り付けがフレキシブ
ルであれば、支柱自体、フレキシビリティであることが
望ましい。すなわち、こうした構成におけるフレキシブ
ル取り付けは、上述の実施例で示したように、空洞に配
置された膜によって実現することができる。さらに、こ
の「片側フレキシブル」取り付け方法は、既述のよう
に、ハンダで接合された２本の支柱によって形成された
支柱を用いることが可能である。
【００７１】接続支柱の接触表面は、上述の実施例のよ
うに、チップ及びウェーハの活性領域と同一平面内にあ
る必要はない。実際、突き出した支柱は、図９に示す膜
プローブアセンブリ５００の試験支柱５８４のように、
どちらかのアセンブリ構成要素に形成することもできる
し、代替接続技法に用いることもできる。さらに、正方
形に設計するのが望ましい接続支柱の断面は、矩形にパ
ターン形成することもできるし、従来の処理によって得
られる他の任意の有効な形状を備えるようにすることも
できる。
【００７２】誘電壁面によって分離された独立形接続支
柱が、示されている。該支柱は、チップまたはキャリヤ
・ウェーハの任意の場所に配置することが可能である。
この場合の変形物は、誘電隔壁のない、等間隔に配置さ
れた一連の接続支柱であり、通常、チップの周囲におい
て入力／出力端子に利用されているものである。隣接支
柱間の最小間隔（ピッチ）は、チップ・キャリヤ間にお
ける調整の許容範囲によって制限され、向かい合った支
柱間における横方向のわずかな不整合に簡単に適応する
ように調整される。一連の支柱の製作には、独立した支
柱を形成する単一の空の環の代わりに、複数の空の「環
連鎖」をシリコン構成要素にエッチングすることが必要
になる。
【００７３】制限足部は、チップへの取り付けに限る必
要はない。制限足部は、キャリヤにも形成することが可
能である。さらに、制限足部は、上述の実施例において
用いられた金属の代わりに、酸化物で製作することも可
能である。また、ハンダ組成についても、望ましい接続
支柱３７６において用いられたものと違ってもかまわな
い。
【００７４】本発明は、アセンブリ構成要素１０４及び
１０２のＩＣ過程用いられる相互接続層の数によって制
限されない。実施例において、４つ金属層が用いられて
いても、この数を超えることができるし、４未満であっ
てもかまわない。
【００７５】本発明の追加実施例が、図１０ないし図２
２に示されている。これらの実施例の場合、片持ち梁状
の導体が、支柱によって支持され、この支柱が、さら
に、フレキシブル膜の上部によって支持されている。
【００７６】図１０に示すように、本発明の代替実施例
の場合、全体が６１０で表示されるＭＣＭは、複数の弾
性接続パッド６１４を含む基板６１２を備えている。パ
ッド６１４は、複数の組分けすなわち「足跡」６１６及
び６１８をなすように基板６１２の上部表面に配置さ
れ、１つの足跡中の全てのパッドが、１つのチップ上に
おけるコネクタのパターンに一致するパターンをなすよ
うに配置される。ＭＣＭには、足跡６１８中のパッドを
接続するため、チップ６２０の表面に配置されたコネク
タ６３２のような複数のコネクタを備える部分的に切り
欠いて示したチップ６２０も含まれている。図１１に示
すハンダ球７３０のようなハンダ球を利用して、コネク
タ６３２とパッド６１８の電気的接続が行われる。（便
宜上、コネクタ６３２が接続される特定の接続パッド
は、参照番号６３４で示されるが、もちろん、このパッ
ドは、他のパッド６１４の一例である。）図１１及び図
１２に示すように、接続パッド６３４は、基板６１２の
空洞７１０の上に配置される。フレキシブル膜８２０
が、上方の空洞７１０と下方の室８１０を分離してい
る。支柱８３０は、膜８２０を形成する二酸化珪素の層
の一部によって傾斜可能に支持され、支柱８３０は、上
方の室７１０を通って、上方へ突き出している。導電体
７２０が、接続点（不図示）から基板６１２の表面を横
切って空洞７１０まで延び、片持ち梁状に空洞７１０の
上を支柱８３０まで延びている。支柱８３０は、導体７
２０の端部のパッド６３４を支持している。空洞７１０
の上を延びる導体７２０の一部は、屈曲を容易にするた
め、らせん状になっている。
【００７７】空洞８１０及び膜８２０を製作する方法
が、図１３〜図１６に示されている。膜層６２６は、従
来の技法によって、基板６１２の底層６２４の上部表面
に、二酸化珪素（ＳiＯ2）から形成される。従来のＩＣ
製作過程によるシリコン、または、他のＩＣ基板材料製
のキャリヤ・ウェーハは、基板層６２４として用いられ
る。膜層６２６には、空洞８１０の形成されることにな
る領域の上方において、間隔の密な一連の穴９２０があ
けられる。
【００７８】次に適当なエッチング液、例えば等方性シ
リコンすなわちＳiエッチング液が、底部基板層６２４
と膜６２６の間において選択的に施され、図１４に示す
一連の開口部またはポケット１０１０が形成される。ポ
ケット１０１０が、図１５に示す、空洞８１０として
の、単一の拡大された中心ポケットに合致し、これを形
成することになるまで、間隔の密な穴９２０の下におけ
る下方及び横方向のエッチングによって、底部基板層６
２４の材料が、さらに除去される。
【００７９】次に、例えば、構造全体を等方性誘電体の
化学蒸着、すなわち、ＣＶＤプロセスにかけて、図１６
に示すように、間隔の密な穴９２０を塞ぐといった密閉
過程によって、膜層６２６に加工し、膜８２０を形成す
ることが可能である。底部基板層６２４によって支持さ
れていない膜層６２６の部分は、フレキシブル膜８２０
になる。
【００８０】図１２に最も明確に示されているように、
空洞８１０にかぶさるように膜８２０を形成した後、マ
ルチ・レベル金属相互接続部を含む従来の処理技法によ
って、膜層６２６上に上部基板層６２２が形成される。
層６２２、または、以下に述べる支柱８３０が、導体材
料または半導体材料から形成される場合、その上部表面
は、例えば、二酸化珪素といった絶縁層で被覆すること
ができる。層６２２には、空洞７１０のエッチングが施
され、選択的にエッチング可能な材料が再充填される。
次に、標準的なＩＣ処理技法を利用して、上部基板層６
２２及び再充填された空洞７１０に、導体７２０が形成
される。導体７２０は、その弾力性を強めるため、らせ
ん形または他のパターンをなすように形成される。
【００８１】支柱８３０及び空洞７１０は、空洞７１０
からの充填材料に選択的にエッチングを施すことによっ
て形成される。この選択的エッチングによって、パッド
６３４の下に位置する上部層の材料の柱が残され、支柱
８３０が形成されることになる。
【００８２】解説したばかりの実施例の場合、膜８２０
は、引っ張ることによって屈曲する固体の板を形成す
る。図１７ないし図２２に示す代替実施例の場合、有孔
膜１３００は、引っ張るのではなく、曲げることによっ
て屈曲し、膜８２０よりもフレキシビリティが大きくな
る。このフレキシビリティの増大は、用途によっては望
ましい。
【００８３】図１７の場合、膜層６２６に、間隔の密な
穴１３０１があけられて、層６２６に同心の膜環を形成
している。同心環は、各同心膜環が、それに隣接する環
に保持されるように、ほぼ同じ量の材料によって、互い
違いにパターン形成されている。膜脚１３０２は、中心
により近く配置されるので、後続の膜環を支持する脚が
少なくなるのを補償するため、広げられる。 図１８に
示すように、望ましい膜１３００を形成する際、前述の
実施例の場合と同様、底部基板層６２４の上部表面に、
二酸化珪素の層６２６が形成される。複数の間隔の密な
穴１３０１をあけることによって、同心環を形成し、前
述のように、選択的エッチングを利用して、空洞８１０
が形成される。
【００８４】後続の処理を助けるため、穴１３０１に
は、一時的充填材が充填される（図１９）。この充填剤
によって、厚さ１３１０が増し、穴１３２０が充填され
る。過剰な厚みが、エッチングで除去され、穴１３２０
内の材料だけが残される（図２０）。
【００８５】図２１及び２２の場合、既に教示のよう
に、接続支柱８３０及び導体７２０が形成される。ま
た、エッチングによって、穴１３０１から一時的充填材
が除去され、一体環を備えたフレキシブル膜１３００が
形成される。
【００８６】この一体環を備えた膜１３００の設計によ
って、膜は、引っ張り運動の代わりに、曲げ運動によっ
て屈曲できるようになる。最も一般的な膜材料は、曲げ
強度よりも引っ張り強度が高いので、この環設計によっ
て、膜のフレキシビリティが以前より強まることにな
る。
【００８７】本発明の説明は、望ましい実施例に関連し
て行ってきたが、その範囲はこれに限定されるものでは
ない。むしろこの範囲は、特許請求の範囲の請求項及び
その全ての同等物によって規定の場合に限って、制限さ
れるだけである。
【００８８】
【発明の効果】本発明のフレキシブル取り付けフリップ
・チップアセンブリは、上述のごとく構成したので、フ
リップ・チップアセンブリにおけるマルチ・チップ基板
に多層金属構造を有するＶＬＳＩサブ・チップ基板を取
り付けることができ、そのインターフェイスはＸ、Ｙ及
びＺ方向に熱膨張差がある場合に信頼性が維持できる。
【図面の簡単な説明】
【図１】 従来の相互接続装置の平面図である。
【図２】 従来の相互接続装置の断面図である。
【図３】 従来の相互接続装置の拡大断面図である。
【図４】 本発明に従ったマルチ・チップ集積回路アセ
ンブリを含む集積回路パッケージの断面図である。
【図５】 図４に示したマルチ・チップ集積回路アセン
ブリの詳細図である。
【図６】 図５に示した接続支柱及び制限脚の断面図で
ある。
【図７】 異なる熱膨張の結果として傾斜した図６に示
した接続支柱の一つの断面図である。
【図８】 図６の接続支柱の詳細３次元図である。
【図９】 本発明に従った「膜プローブ」アセンブリの
断面図である。
【図１０】 本発明の一連の弾性接続パッドを備えたＭ
ＣＭ基板を含むＭＣＭモジュールの等角投影図及びその
上に接続するために置かれたＭＣＭサブ・チップの部分
的に切断した図である。
【図１１】 図１０に示した弾性接続パッドの一つの拡
大した平面図である。
【図１２】 線Ａ−Ａに沿って取った図１１に示した弾
性接続パッドの断面図である。
【図１３】 図１０に示した種類の弾性製造パッドの製
造開始段階でのＭＣＭ基板の一部の横断面図である。
【図１４】 基板材料の下にある多数の分離したポケッ
トの除去を示す中間段階での図１０に示した種類のＭＣ
Ｍ基板の横断面図である。
【図１５】 多数のポケットの重なり合いにより形成さ
れた主な膜の空洞を示す続いて起こる段階での図１０に
示した種類のＭＣＭ基板の横断面図である。
【図１６】 弾性接続パッドの完成した膜と空洞部を示
す図１０に示した種類のＭＣＭ基板の横断面図である。
【図１７】 好ましい膜構造の平面図である。
【図１８】 過程の開始時の好ましい膜構造の断面図で
ある。
【図１９】 過程の中間段階での好ましい膜構造の断面
図である。
【図２０】 続いて起こる段階での好ましい膜構造の断
面図である。
【図２１】 好ましい膜及び接触構造の平面図である。
【図２２】 好ましい膜及び接触構造の断面図である。
【符号の説明】
１００ 集積回路パッケージ １０２ キャリヤ・ウェーハ １０４ 集積回路チップ １０８ ハウジング ２１６，２２２，５２２ 支柱 ２２６，３４２ 相互接続部 ２２８ ハンダ塊 ２３６ ピン・ブロック ２３８ 溝 ２４０ 開孔 ３００ フリップ・チップアセンブリ ３５４，３５６，３５８，５５４，５５６，５５８ 媒
介物 ３６８ 空洞 ３７０ フレキシブル膜 ３７４ 導電性コア ３７６ 接続支柱 ４００ 接続アセンブリ ５００ 膜プローブアセンブリ ５８２ 金属塊

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 集積回路キャリヤと、 前記キャリヤに対してフリップ・チップ配列された少な
    くとも一個の集積回路チップと、 前記キャリヤに取り付けられた第一の支柱と、前記チッ
    プに取り付けられた第二の支柱と、前記第一及び第二の
    支柱を取り付けるハンダ塊とからなり、前記キャリヤと
    前記チップとを電気的及び機械的に接続すると共に、軸
    方向を規定する軸を有し該軸方向において前記チップと
    前記キャリヤを離隔している接続支柱と、 前記接続支柱が前記軸方向に可動であり且つ前記軸方向
    に関して傾斜できるように、前記接続支柱を前記キャリ
    ヤ及び前記チップから成る組の少なくとも一個の要素へ
    と取り付けるフレキシブルな取り付け手段とを備え、 前記キャリヤ及び前記チップが異なる熱膨張を受けた場
    合に前記接続支柱が移動し、前記接続支柱に沿う正常の
    軸方向に直交する平面におけるせん断応力を減少させる
    ことを特徴とする集積回路アセンブリ。
JP22409392A 1991-08-22 1992-08-24 フレキシブル取り付けフリップ・チップアセンブリ Pending JPH05259369A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US748991 1991-08-22
US07/748,991 US5189505A (en) 1989-11-08 1991-08-22 Flexible attachment flip-chip assembly

Publications (1)

Publication Number Publication Date
JPH05259369A true JPH05259369A (ja) 1993-10-08

Family

ID=25011764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22409392A Pending JPH05259369A (ja) 1991-08-22 1992-08-24 フレキシブル取り付けフリップ・チップアセンブリ

Country Status (2)

Country Link
EP (1) EP0529503A1 (ja)
JP (1) JPH05259369A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2290913B (en) * 1994-06-30 1998-03-11 Plessey Semiconductors Ltd Multi-chip module inductor structure
GB2292016B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Inductor device
GB2292015B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Trimmable inductor structure
JP3611637B2 (ja) * 1995-07-07 2005-01-19 ヒューレット・パッカード・カンパニー 回路部材の電気接続構造
WO1997004376A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Secure module with microprocessor and co-processor
GB2388468B (en) * 2002-02-08 2005-05-04 Microsaic Systems Ltd Microengineered electrical connectors
US7141885B2 (en) 2002-02-13 2006-11-28 Samsung Electronics Co., Ltd. Wafer level package with air pads and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing

Also Published As

Publication number Publication date
EP0529503A1 (en) 1993-03-03

Similar Documents

Publication Publication Date Title
US5189505A (en) Flexible attachment flip-chip assembly
US4949148A (en) Self-aligning integrated circuit assembly
US5962921A (en) Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US7169646B2 (en) Interconnect assemblies and methods
US5481205A (en) Temporary connections for fast electrical access to electronic devices
US6690185B1 (en) Large contactor with multiple, aligned contactor units
US5877556A (en) Structure for composite bumps
US7417447B2 (en) Probe cards employing probes having retaining portions for potting in a retention arrangement
US6498503B2 (en) Semiconductor test interconnect with variable flexure contacts
KR100615024B1 (ko) 범프가 형성된 반도체 구성부품을 시험하기 위한 캐리어 및 시스템
KR910004506B1 (ko) 반전 칩 캐리어
US5723894A (en) Structure for providing an electrical connection between circuit members
US7396236B2 (en) Wafer level interposer
US6222280B1 (en) Test interconnect for semiconductor components having bumped and planar contacts
EP0646800A1 (en) Probe for testing semi-conductor chips
KR20120112879A (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
US8236606B2 (en) Method and system for providing a low-profile semiconductor assembly
JP2009521803A (ja) 超ファインピッチ配線で積層された超小型電子アセンブリ
KR20010086060A (ko) 상승된 접촉 요소를 구비한 웨이퍼를 탐침 검사하기 위한탐침 카드
JPH07221104A (ja) 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
JP2002151557A (ja) コンタクタ、プローブカード及びコンタクタの製造方法
US5457344A (en) Test fixtures for C4 solder-bump technology
JPH05259369A (ja) フレキシブル取り付けフリップ・チップアセンブリ
Asai et al. Probe card with probe pins grown by the vapor-liquid-solid (VLS) method
Hirano et al. Silicon microprobing array for testing and burn-in