JPH05259021A - Method for formation of wafer alignment mark - Google Patents

Method for formation of wafer alignment mark

Info

Publication number
JPH05259021A
JPH05259021A JP4089641A JP8964192A JPH05259021A JP H05259021 A JPH05259021 A JP H05259021A JP 4089641 A JP4089641 A JP 4089641A JP 8964192 A JP8964192 A JP 8964192A JP H05259021 A JPH05259021 A JP H05259021A
Authority
JP
Japan
Prior art keywords
alignment mark
wafer
film
pattern
wiring material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4089641A
Other languages
Japanese (ja)
Inventor
Takashi Taguchi
隆 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Original Assignee
MIYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIYAGI OKI DENKI KK, Oki Electric Industry Co Ltd filed Critical MIYAGI OKI DENKI KK
Priority to JP4089641A priority Critical patent/JPH05259021A/en
Publication of JPH05259021A publication Critical patent/JPH05259021A/en
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To obtain a wafer, having an alignment mark, with which an alignment operation can be conducted easily and accurately. CONSTITUTION:An interlayer insulating film 4 is formed on the base film 3, and a patter, which becomes an alignment mark 2, is formed on the base film 3 by conducting an etching treatment on the interlayer insulating film 4. At the same time, the surface of the above-mentioned pattern is fused by heat treatment, and the pattern is formed into an almost globular cross-sectional shape. Then, a wiring material 5 is coated almost uniformly in a film-like form from upper side of the pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置製造プロセ
スのホトリソグラフィー(レジスト処理)工程でウエハ
の位置合わせ(アライメント)を行う際に使用するアラ
イメントマークをウエハ上に形成する方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an alignment mark on a wafer for use in aligning the wafer in a photolithography (resist processing) step of a semiconductor device manufacturing process. ..

【0002】[0002]

【従来の技術】半導体装置製造プロセスにおけるホトリ
ソグラフィー工程では、走査しながらウエハ表面に向か
ってレーザー光を当て、反射されて戻るレーザー光の強
度差でウエハ表面に形成されているアライメントマーク
を検出し、このアライメントマークを基準にして自動位
置合わせを行う方式等が用いられている。
2. Description of the Related Art In a photolithography process in a semiconductor device manufacturing process, a laser beam is directed toward a wafer surface while scanning, and an alignment mark formed on the wafer surface is detected by a difference in intensity of the reflected laser beam. A method of performing automatic alignment based on this alignment mark is used.

【0003】そのアライメントマークは、例えば図4に
示すように四角形のアライメントマーク101として、
ウエハ100上に形成されている。さらに、このアライ
メントマーク101が設けられている部分におけるウエ
ハ100の構造は、例えば図5に示すような構成になっ
ている。すなわち、図5は図4のB−B線に沿う概略縦
断側面図であり、シリコンウエハ基板102上にアライ
メントマーク形状のフィールド酸化膜103が形成さ
れ、この後から被エッチング膜104およびレジスト膜
105をそれぞれ塗布した構成となっている。
The alignment mark is, for example, a square alignment mark 101 as shown in FIG.
It is formed on the wafer 100. Further, the structure of the wafer 100 in the portion where the alignment mark 101 is provided has a structure as shown in FIG. 5, for example. That is, FIG. 5 is a schematic vertical sectional side view taken along the line BB of FIG. 4, in which the alignment mark-shaped field oxide film 103 is formed on the silicon wafer substrate 102, and thereafter, the film to be etched 104 and the resist film 105 are formed. Is applied to each.

【0004】そして、アライメントマーク101を検出
する場合は、ウエハ表面にレーザー光を当てながら走査
され、このとき反射される光を図示せぬ検出器で受け、
この反射光の強度差によってアライメントマーク101
のエッジの検出を行うようになっている。
When detecting the alignment mark 101, the wafer surface is scanned while shining a laser beam, and the light reflected at this time is received by a detector (not shown).
Due to the difference in the intensity of the reflected light, the alignment mark 101
It is designed to detect the edge of.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た従来のアライメントマーク101を用いてなるアライ
メントマークの検出方法では、多層薄膜の干渉が問題と
なる。すなわち、フィールド酸化膜103,被エッチン
グ膜104,レジスト膜105の膜厚がそれぞれ微小に
変化すると、これに伴ってアライメントマーク101の
部分からの反射率も極めて小さくなる。すると、アライ
メントマーク101のエッジの検出が困難になり、正確
な位置合わせ作業ができなくなることも少なくなかっ
た。
However, in the alignment mark detecting method using the above-mentioned conventional alignment mark 101, interference of the multilayer thin films becomes a problem. That is, when the film thicknesses of the field oxide film 103, the film to be etched 104, and the resist film 105 are each minutely changed, the reflectance from the portion of the alignment mark 101 becomes extremely small accordingly. Then, it becomes difficult to detect the edge of the alignment mark 101, and it is often the case that the accurate alignment work cannot be performed.

【0006】本発明は、上記問題点に鑑みてなされたも
のであり、その目的はウエハ上に、位置合わせ作業を簡
単、かつ正確に行うことが可能なアライメントマークを
得ることができるウエハアライメントマークの形成方法
を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a wafer alignment mark capable of easily and accurately performing alignment work on a wafer. It is to provide a method of forming.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
本発明は、ウエハの表面に向かって当てられたレーザー
光の反射強度で検出されるウエハアライメントマークを
ウエハ基板上に形成する方法であって、下地膜上に層間
絶縁膜を形成し、その後から前記層間絶縁膜をエッチン
グ処理して前記下地膜上にアライメントマークとなるパ
ターンを形成するとともに、前記パターンの表面を加熱
処理して溶融し前記パターンを略球状をした断面形状に
形成し、その後前記下地膜上に前記パターンの上側より
配線材料を略均一な膜状に塗布し、さらに前記配線材料
上にレジスト膜を形成するようにしたものである。
In order to achieve the above object, the present invention is a method of forming a wafer alignment mark on a wafer substrate, which is detected by the reflection intensity of laser light applied toward the surface of the wafer. Then, an interlayer insulating film is formed on the base film, and then the interlayer insulating film is etched to form a pattern serving as an alignment mark on the base film, and the surface of the pattern is heat-treated and melted. The pattern is formed into a substantially spherical cross-sectional shape, and then a wiring material is applied on the underlying film from above the pattern in a substantially uniform film shape, and a resist film is further formed on the wiring material. It is a thing.

【0008】[0008]

【作用】この方法により形成されたアライメントマーク
を有するウエハは、層間絶縁膜で下地膜上に作られたア
ライメントマークが小さな球状に形成され、この後から
アライメントマークを覆って配線材料が下地膜上に略均
一に塗布されることになるので、この配線材料の表面も
波打った状態に形成されることになる。したがって、表
面側よりレーザー光が当てられ、これがアライメントマ
ーク上の配線材料の部分に当たると、波打って隆起して
いる表面では外側に向かってレーザー光が散乱されて検
出器等に戻る反射強度が小さくなる。これに対して、ア
ライメントマーク上の部分以外では入射されて来た方向
にそのまま反射して反射強度が大きくなる。よって、こ
のウエハ構造では、アライメントマークが存在する部分
と存在しない部分との反射率の差が常に大きく得られ、
コントラストの高いアライメントマークを得ることがで
きる。
In the wafer having the alignment mark formed by this method, the alignment mark formed on the base film by the interlayer insulating film is formed into a small spherical shape, and then the alignment mark is covered and the wiring material is formed on the base film. Therefore, the surface of the wiring material is also formed in a wavy state. Therefore, when the laser light is applied from the surface side and hits the wiring material portion on the alignment mark, the laser light is scattered outward on the undulating and raised surface, and the reflection intensity returning to the detector etc. Get smaller. On the other hand, except the portion on the alignment mark, the light is reflected as it is in the incident direction and the reflection intensity is increased. Therefore, in this wafer structure, a large difference in reflectance between the portion where the alignment mark exists and the portion where the alignment mark does not exist can be obtained,
An alignment mark with high contrast can be obtained.

【0009】[0009]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。図2は、本発明の一実施例に係るウエ
ハアライメントマーク形成方法を適用して作られたウエ
ハの一例を示す上面図である。図2において、このウエ
ハ1では、ウエハ表面側に正方形のアライメントマーク
2が複数(本実施例では16個)形成された状態となっ
ている。なお、このアライメントマーク2は正方形以
外、例えば長方形等の形状でも勿論良く、大きさは約
0.3〜1.0μm(「マイクロミリメートル」、以下
同じ。)で形成される。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 2 is a top view showing an example of a wafer manufactured by applying the wafer alignment mark forming method according to the embodiment of the present invention. In FIG. 2, the wafer 1 is in a state in which a plurality of square alignment marks 2 (16 in this embodiment) are formed on the front surface side of the wafer. The alignment mark 2 may have a shape other than a square, for example, a rectangular shape, and the size thereof is about 0.3 to 1.0 μm (“micro millimeter”, the same applies hereinafter).

【0010】図1は、本発明に係るウエハアライメント
マーク形成方法によりウエハ上にアライメントマークを
形成する場合における手順を示す工程図である。そこ
で、この図1に示す工程図を用いて、図2で説明したと
ころのウエハ1を形成する方法を、工程1〜5の順に従
って次に説明する。
FIG. 1 is a process diagram showing a procedure for forming an alignment mark on a wafer by the wafer alignment mark forming method according to the present invention. Therefore, a method of forming the wafer 1 described with reference to FIG. 2 will be described below in the order of steps 1 to 5 using the process chart shown in FIG.

【0011】まず、「工程1」では、シリコンウエハ基
板となる下地膜3上に、アライメントマーク2を形成す
るための、例えばボロン(B)ドープのリンガラス(B
PSG膜等でなる層間絶縁膜4を塗布して形成する。次
に、「工程2」では、下地膜3上の層間絶縁膜4を、周
知のホトリソグラフィーおよびエッチング処理して、ア
ライメントマーク2となるパターン(2)を形成する。
なお、ここでのパターン(2)は、0.3〜1.0μm
の正方形あるいは長方形として形成される。「工程3」
では、工程2でパターン(2)として形成された層間絶
縁膜4に対して850〜950℃での加熱処理を行い、
パターン(2)の表面を溶融させ、この加熱処理された
層間絶縁膜4をアライメントマーク2とし、このアライ
メントマーク2を上記溶融によって球状に近い断面形状
にそれぞれ形成する。「工程4」では、アライメントマ
ーク2を覆って下地膜3上に配線材料5を略均一の厚み
で膜状に塗布する。すると、配線材料5の表面はアライ
メントマーク2に対応した部分5Aだけが隆起し、他の
部分は凹部となり、全体として波打った状態に形成され
る。「工程5」では、配線材料5上にレジスト膜6がコ
ーティングされて表面が平滑状にされ、これによってウ
エハ1上へのアライメントマーク2の形成が完了する。
First, in the "process 1", for example, boron (B) -doped phosphorus glass (B) for forming the alignment mark 2 is formed on the base film 3 to be a silicon wafer substrate.
The interlayer insulating film 4 made of a PSG film or the like is applied and formed. Next, in "step 2", the interlayer insulating film 4 on the base film 3 is subjected to well-known photolithography and etching treatment to form a pattern (2) to be the alignment mark 2.
The pattern (2) here is 0.3 to 1.0 μm.
Formed as a square or a rectangle. "Process 3"
Then, heat treatment at 850 to 950 ° C. is performed on the interlayer insulating film 4 formed as the pattern (2) in step 2,
The surface of the pattern (2) is melted, the heat-treated interlayer insulating film 4 is used as an alignment mark 2, and the alignment mark 2 is formed into a nearly spherical cross-sectional shape by the above-mentioned melting. In the "process 4", the wiring material 5 is applied in a film shape with a substantially uniform thickness on the base film 3 so as to cover the alignment marks 2. Then, only the portion 5A corresponding to the alignment mark 2 is raised on the surface of the wiring material 5, and the other portion becomes a concave portion, which is formed in a wavy state as a whole. In the “process 5”, the resist film 6 is coated on the wiring material 5 to make the surface smooth, whereby the formation of the alignment mark 2 on the wafer 1 is completed.

【0012】図3は、このようにして形成されたウエハ
1の断面構造と、このウエハ1にレーザー光7を当てた
場合に、ウエハ1内で光が配線材料5の表面に当たって
反射して行く状態を示したものである。
FIG. 3 shows the cross-sectional structure of the wafer 1 thus formed, and when laser light 7 is applied to the wafer 1, the light hits the surface of the wiring material 5 in the wafer 1 and is reflected. It shows the state.

【0013】すなわち、この構造において、ウエハ1の
表面にレーザー光7が走査しながら当てられ、これがア
ライメントマーク2上の配線材料5の部分に入射される
と、配線材料5の波打って隆起している表面の部分5A
では外側に向かって散乱され、図示せぬ検出器等に戻る
反射光の強度が小さくなる。これに対して、アライメン
トマーク2の部分以外の部分5Bでは、入射されて来た
方向にそのまま反射して反射光の強度が大きくなる。こ
のように、入射されたレーザー光7はアライメントマー
ク2上の部分5Aに入射された場合とアライメントマー
ク2以外の部分5Bに入射された場合とで反射率の差が
大きくなる。さらに、ウエハ1上でレジスト膜6の厚み
に変動が存在していたような場合でも、配線材料5の散
乱による反射率の低下により、アライメントマーク2上
の部分での反射率が高くなることはないので、膜厚に影
響されることなく、アライメントマーク2の部分5A
と、これ以外の部分5Bとの反射率の差が常に大きく得
られ、コントラストの高いアライメントマークを得るこ
とができることになる。
That is, in this structure, when the laser beam 7 is applied to the surface of the wafer 1 while scanning and is incident on the portion of the wiring material 5 on the alignment mark 2, the wiring material 5 swells and rises. Part of surface 5A
In this case, the intensity of the reflected light scattered toward the outside and returning to a detector (not shown) or the like becomes small. On the other hand, in the portion 5B other than the portion of the alignment mark 2, the intensity of the reflected light increases as it is reflected in the incident direction. In this way, the difference in reflectance between the incident laser beam 7 and the portion 5A on the alignment mark 2 and the portion 5B other than the alignment mark 2 becomes large. Further, even if there is a variation in the thickness of the resist film 6 on the wafer 1, the reflectance on the portion above the alignment mark 2 is increased due to the reduction in reflectance due to the scattering of the wiring material 5. Since it does not exist, the portion 5A of the alignment mark 2 is not affected by the film thickness.
Thus, a large difference in reflectance with the other portion 5B can always be obtained, and an alignment mark with high contrast can be obtained.

【0014】[0014]

【発明の効果】以上説明したとおり、本発明に係るウエ
ハアライメントマークの形成方法によって形成したアラ
イメントマークを有するウエハは、レーザー光が表面に
当てられた場合に、アライメントマークが存在する部分
と存在しない部分との反射率の差が常に大きく得られる
ので、アライメントマークの検出がし易くなり、位置合
わせ作業を簡単、かつ正確に行うことが可能になる等の
効果が期待できる。
As described above, the wafer having the alignment mark formed by the method for forming a wafer alignment mark according to the present invention does not exist in the portion where the alignment mark exists and when the laser beam is applied to the surface. Since a large difference in reflectance with the portion is always obtained, it is possible to expect an effect that the alignment mark can be easily detected, and the alignment work can be performed easily and accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るウエハアライメントマーク形成方
法の手順を示す工程図である。
FIG. 1 is a process drawing showing a procedure of a wafer alignment mark forming method according to the present invention.

【図2】本発明の一実施例に係るウエハアライメントマ
ーク形成方法を適用して形成したウエハの一例を示す上
面図である。
FIG. 2 is a top view showing an example of a wafer formed by applying a wafer alignment mark forming method according to an embodiment of the present invention.

【図3】本発明のウエハアライメントマーク形成方法を
適用して形成したウエハにレーザー光を当てた場合に光
が反射して戻る状態を示す図2のA−A線に沿う縦断拡
大側面図である。
FIG. 3 is an enlarged vertical cross-sectional side view taken along the line AA of FIG. 2 showing a state where light is reflected and returned when a laser beam is applied to a wafer formed by applying the wafer alignment mark forming method of the present invention. is there.

【図4】従来のアライメントマーク付ウエハの一例を示
す上面図である。
FIG. 4 is a top view showing an example of a conventional wafer with alignment marks.

【図5】図4のB−B線に沿う概略縦断側面図である。5 is a schematic vertical sectional side view taken along the line BB of FIG.

【符号の説明】[Explanation of symbols]

1 ウエハ 2 アライメントマーク 3 下地膜(シリコンウエハ基板) 4 層間絶縁膜 5 配線材料 6 レジスト膜 7 レーザー光 1 wafer 2 alignment mark 3 base film (silicon wafer substrate) 4 interlayer insulating film 5 wiring material 6 resist film 7 laser light

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ウエハの表面に向かって当てられたレー
ザー光の反射強度で検出されるウエハアライメントマー
クをウエハ基板上に形成する方法において、 下地膜上に層間絶縁膜を形成し、 前記層間絶縁膜をエッチング処理して前記下地膜上にア
ライメントマークとなるパターンを形成するとともに、 前記パターンの表面を加熱処理して溶融し前記パターン
を略球状をした断面形状に形成し、 その後前記下地膜上に前記パターンの上側より配線材料
を略均一な膜状に塗布し、 さらに前記配線材料上にレジスト膜を形成してなること
を特徴とするウエハアライメントマークの形成方法。
1. A method for forming a wafer alignment mark on a wafer substrate, which is detected by a reflection intensity of a laser beam applied toward a surface of a wafer, wherein an interlayer insulating film is formed on a base film, and the interlayer insulating film is formed. The film is subjected to an etching treatment to form a pattern serving as an alignment mark on the base film, and the surface of the pattern is subjected to a heat treatment to be melted to form the pattern into a substantially spherical cross-sectional shape, and then on the base film. A method for forming a wafer alignment mark, comprising: applying a wiring material from above the pattern to a substantially uniform film shape, and further forming a resist film on the wiring material.
JP4089641A 1992-03-13 1992-03-13 Method for formation of wafer alignment mark Pending JPH05259021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4089641A JPH05259021A (en) 1992-03-13 1992-03-13 Method for formation of wafer alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4089641A JPH05259021A (en) 1992-03-13 1992-03-13 Method for formation of wafer alignment mark

Publications (1)

Publication Number Publication Date
JPH05259021A true JPH05259021A (en) 1993-10-08

Family

ID=13976404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4089641A Pending JPH05259021A (en) 1992-03-13 1992-03-13 Method for formation of wafer alignment mark

Country Status (1)

Country Link
JP (1) JPH05259021A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709477B1 (en) * 2005-12-08 2007-04-18 주식회사 하이닉스반도체 Overlay vernier of semiconductor device and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709477B1 (en) * 2005-12-08 2007-04-18 주식회사 하이닉스반도체 Overlay vernier of semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
US5128283A (en) Method of forming mask alignment marks
JPH0463533B2 (en)
US5294975A (en) Laser alignment target for semiconductor integrated circuits
US7304728B2 (en) Test device and method for laser alignment calibration
JP2994260B2 (en) X-ray mask and manufacturing method thereof
JP2001217187A (en) Forming method for alignment feature in or on multilayer semiconductor structure
JPH05259021A (en) Method for formation of wafer alignment mark
JP2000182914A (en) Alignment mark
JPH04115517A (en) Method for forming alignment mark
JP2001085300A (en) Method for detecting mark and manufacture of electron beam device and semiconductor device
JPS61248427A (en) Formation of multilayer interconnection
US6468704B1 (en) Method for improved photomask alignment after epitaxial process through 90° orientation change
JPH0666240B2 (en) Method for manufacturing semiconductor device
JPH03177013A (en) Manufacture of semiconductor device
JPH0236523A (en) Wafer alignment mark and formation thereof
US6229618B1 (en) Method of improving registration accuracy and method of forming patterns on a substrate using the same
JPH07161684A (en) Manufacture of semiconductor device
JPH01232736A (en) Monitor for dimension measurement
JPH11340122A (en) Identification mark
JPH01272133A (en) Semiconductor device
US6982495B2 (en) Mark configuration, wafer with at least one mark configuration, and a method of producing at least one mark configuration
US20040145066A1 (en) Laser alignment structure for integrated circuits
JP2000012432A (en) Peripheral structure of alignment mark
JPS59132630A (en) Manufacture of semiconductor device
JPH10144746A (en) Pattern for superposition accuracy measurement