JPH05259011A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH05259011A
JPH05259011A JP5798892A JP5798892A JPH05259011A JP H05259011 A JPH05259011 A JP H05259011A JP 5798892 A JP5798892 A JP 5798892A JP 5798892 A JP5798892 A JP 5798892A JP H05259011 A JPH05259011 A JP H05259011A
Authority
JP
Japan
Prior art keywords
numbering
substrate
insulating film
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5798892A
Other languages
Japanese (ja)
Inventor
Taku Warashina
卓 藁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5798892A priority Critical patent/JPH05259011A/en
Publication of JPH05259011A publication Critical patent/JPH05259011A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

PURPOSE:To precisely control processes and to facilitate reading of numbers, regarding the SOI substrate which is used for formation of a device in the semiconductor layer formed on an insulating film, and its manufacture. CONSTITUTION:There is no insulating films 14a and 14b on a part or whole area of process monitoring parts 12a to 12e, and under a numbering part 13, and a bulk semiconductor layer is formed thereon. A part or whole part of the process monitoring parts 12a to 12e and the element forming region other than the numbering part 13 are constructed in such a manner that they have the insulating films 14a and 14b under them.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は,半導体装置およびその
製造方法,特にSOI( Silicon On Insulator / Semic
onductor On Insulator ) 基板およびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and particularly to SOI (Silicon On Insulator / Semi
onductor On Insulator) Substrate and manufacturing method thereof.

【0002】[0002]

【従来の技術】従来,SOI素子を製造するときに,C
VD法による成膜工程,熱酸化工程,およびリソグラフ
ィ工程などにおける,膜厚の制御や位置合わせなどのプ
ロセスモニタとして,SOI基板と同時にバルクの基板
を流し,バルクを基準にして,プロセス条件を設定して
いた。
2. Description of the Related Art Conventionally, when manufacturing an SOI device, C
As a process monitor for film thickness control, alignment, etc. in the film forming process by VD method, thermal oxidation process, lithography process, etc., a bulk substrate is flown at the same time as an SOI substrate, and process conditions are set based on the bulk. Was.

【0003】その理由は,SOI基板では下地に絶縁膜
が存在するために,光学的に最上部の膜厚を測定するこ
とや,位置合わせを行うことが困難であるためである。
The reason for this is that it is difficult to optically measure the thickness of the uppermost portion of the SOI substrate due to the presence of an insulating film as a base and to perform alignment.

【0004】[0004]

【発明が解決しようとする課題】従来のSOI素子の製
造方法には,次の問題点があった。 プロセスのモニタとして,SOI基板と同時にバル
クの基板を流さなければならないので,その分ロットの
処理枚数が増える。その結果,TAT( TurnAround Ti
me ) が増大すると共に,コストが増加する。
The conventional method of manufacturing an SOI device has the following problems. As a process monitor, a bulk substrate must be flown at the same time as the SOI substrate, so that the number of processed lots increases accordingly. As a result, TAT (TurnAround Ti
The cost increases as me) increases.

【0005】 SOI基板とバルクの基板とでは,酸
化膜の形成速度などのプロセスのパラメータが微妙に異
なるため,プロセスを精密に制御することが困難であ
る。 SOI基板では上部の半導体層が薄いため,そこに
打たれるロット番号およびウエハ番号から成るナンバリ
ングが非常に読み難く,ウエハ番号を間違える,といっ
たミスが発生していた。
Since the process parameters such as the oxide film formation rate are slightly different between the SOI substrate and the bulk substrate, it is difficult to precisely control the process. In the SOI substrate, since the upper semiconductor layer is thin, the numbering made up of the lot number and the wafer number is very difficult to read, and the mistake of the wafer number occurs.

【0006】本発明は,上記の問題点を解決して,プロ
セスを精密に制御できるようにすると共に,ナンバリン
グを読みやすくすることのできる,半導体装置およびそ
の製造方法,特にSOI基板およびその製造方法を提供
することを目的とする。
The present invention solves the above problems and enables the process to be precisely controlled and the numbering to be easily read, and a semiconductor device and its manufacturing method, particularly an SOI substrate and its manufacturing method. The purpose is to provide.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに,本発明に係る半導体装置およびその製造方法は,
次のように構成する。
In order to achieve the above object, a semiconductor device and a method of manufacturing the same according to the present invention are
Configure as follows.

【0008】(1)絶縁膜上に形成された半導体層中に
デバイスを形成するために用いられるSOI基板であっ
て,プロセスモニタ部の一部または全部,およびナンバ
リング部の下に絶縁膜は無く,バルクの半導体層で形成
されており,プロセスモニタ部の一部または全部,およ
びナンバリング部以外の素子形成領域は,その下に絶縁
膜を有するSOI構造をしているように構成する。
(1) An SOI substrate used for forming a device in a semiconductor layer formed on an insulating film, wherein there is no insulating film under a part or all of a process monitor section and a numbering section. , A bulk semiconductor layer, and part or all of the process monitor portion and the element forming region other than the numbering portion are configured to have an SOI structure having an insulating film thereunder.

【0009】(2)前記(1)のSOI基板の製造方法
であって,半導体基板表面のプロセスモニタ部の一部ま
たは全部,およびナンバリング部を覆うマスクパターン
を形成する工程と,全面に,酸素または窒素をイオン注
入する工程と,熱処理を行って,半導体基板中の,プロ
セスモニタ部の一部または全部,およびナンバリング部
以外の素子形成領域の直下に絶縁膜を形成する工程とを
含むように構成する。
(2) In the method of manufacturing an SOI substrate according to (1) above, a step of forming a mask pattern covering a part or all of the process monitor section on the surface of the semiconductor substrate and the numbering section, and oxygen on the entire surface. Alternatively, the method may include a step of implanting nitrogen ions and a step of performing heat treatment to form an insulating film in the semiconductor substrate directly under a part or all of the process monitor portion and an element forming region other than the numbering portion. Constitute.

【0010】(3)前記(1)のSOI基板の製造方法
であって,第1半導体基板の表面の,プロセスモニタ部
の一部または全部,およびナンバリング部以外の素子形
成領域を選択的に酸化して酸化膜を形成する工程と,第
1半導体基板を平坦化する工程と,第1半導体基板の表
面に,第2半導体基板を張り合わせる工程と,第2半導
体基板を薄膜化する工程とを含むように構成する。
(3) In the method of manufacturing an SOI substrate according to (1) above, a part or all of the process monitor portion on the surface of the first semiconductor substrate and an element forming region other than the numbering portion are selectively oxidized. To form an oxide film, planarize the first semiconductor substrate, bond the second semiconductor substrate to the surface of the first semiconductor substrate, and thin the second semiconductor substrate. Configure to include.

【0011】[0011]

【作用】図1は,本発明の基本構成を示す図であり,図
(a)は平面図,図(b)はX−X’断面図である。
1 is a diagram showing the basic structure of the present invention, FIG. 1 (a) is a plan view, and FIG. 1 (b) is a sectional view taken along line XX '.

【0012】図中,11はSOI基板,12はプロセス
モニタ部,13はナンバリング部,14は絶縁膜であ
る。図1に示すように,本発明に係るSOI基板では,
プロセスモニタ部12およびナンバリング部13の直下
には絶縁膜14が無く,バルクの半導体となっている。
In the figure, 11 is an SOI substrate, 12 is a process monitor section, 13 is a numbering section, and 14 is an insulating film. As shown in FIG. 1, in the SOI substrate according to the present invention,
There is no insulating film 14 immediately below the process monitor unit 12 and the numbering unit 13, and the semiconductor device is a bulk semiconductor.

【0013】この結果,プロセスのモニタとして,バル
クの基板をSOI基板と同時に流す必要がなくなる。し
たがって,SOI素子のTATを短縮することができる
と共に,コストを低減することができる。
As a result, it becomes unnecessary to flow a bulk substrate at the same time as the SOI substrate as a process monitor. Therefore, the TAT of the SOI element can be shortened and the cost can be reduced.

【0014】また,SOI基板11にプロセスモニタ部
12が形成されているので,プロセスを精密に制御する
ことが可能になる。さらに,ナンバリング部13がバル
クに形成されているので,ナンバリングが読み難いとい
う問題が無くなるので,ウエハ番号を間違えるといった
ミスを無くすことが可能になる。
Further, since the process monitor section 12 is formed on the SOI substrate 11, it becomes possible to precisely control the process. Furthermore, since the numbering part 13 is formed in bulk, the problem that the numbering is difficult to read is eliminated, and it is possible to eliminate mistakes such as making a mistake in the wafer number.

【0015】[0015]

【実施例】【Example】

〔実施例1〕本実施例は,本発明をSIMOX( Separ
ation by IMplanted OXygen ) 基板に適用した例であ
る。
[Embodiment 1] In this embodiment, the present invention is applied to SIMOX (Separ
ation by IMplanted OXygen) This is an example applied to a substrate.

【0016】以下,工程順に説明する。 [工程1,図2]シリコン基板21の表面に,レーザ光
により,ロット番号およびウエハ番号のナンバリングを
行う。
The steps will be described below in order. [Step 1, FIG. 2] The lot number and the wafer number are numbered on the surface of the silicon substrate 21 by laser light.

【0017】全面にレジスト,CVD絶縁膜等のマスク
22を形成する。ナンバリング部およびプロセスモニタ
部の上にのみ残るように,光や電子ビームを用いてマス
ク22をパターニングする。
A mask 22, such as a resist and a CVD insulating film, is formed on the entire surface. The mask 22 is patterned using light or an electron beam so that it remains only on the numbering section and the process monitor section.

【0018】[工程2,図3]酸素イオンビームを照射
して,シリコン基板21中のマスク22で覆われていな
い部分に酸素イオンをイオン注入して,酸素イオン注入
層23を形成する。イオン注入の条件は,例えば,加速
エネルギー180keV,ドーズ量1×1018cm-2
する。
[Step 2, FIG. 3] An oxygen ion beam is irradiated to implant oxygen ions into a portion of the silicon substrate 21 which is not covered with the mask 22 to form an oxygen ion implanted layer 23. The ion implantation conditions are, for example, an acceleration energy of 180 keV and a dose amount of 1 × 10 18 cm −2 .

【0019】[工程3,図3,図4]マスク22を除去
する。1300℃,120分間のアニールを行い,SI
MOX基板を形成する。このとき,酸素イオンを注入し
た領域は盛り上がり,酸素イオンを注入しなかった領域
25(プロセスモニタ部およびナンバリング部)は凹む
が,支障は無い。
[Step 3, FIG. 3, FIG. 4] The mask 22 is removed. Annealed at 1300 ° C for 120 minutes, SI
Form a MOX substrate. At this time, the region into which the oxygen ions are implanted rises and the region 25 (the process monitor portion and the numbering portion) where the oxygen ions are not implanted are depressed, but there is no problem.

【0020】以上の各工程を経て,本実施例のSIMO
X基板が完成する。以下は,通常の工程でSOI素子を
形成する。本実施例では,シリコン基板に酸素イオンを
イオン注入してSOIの下部絶縁膜を形成する例を示し
たが,シリコン基板に窒素イオンをイオン注入してSO
Iの下部絶縁膜を形成してもよい。また,シリコンに限
らず,GaAsなどの化合物半導体を用いることもでき
る。
Through the above steps, the SIMO of this embodiment is
The X board is completed. In the following, an SOI device is formed by a normal process. In this embodiment, an example in which oxygen ions are ion-implanted into a silicon substrate to form a lower insulating film of SOI has been described.
A lower insulating film of I may be formed. Further, not only silicon but also compound semiconductor such as GaAs can be used.

【0021】〔実施例2〕本実施例は,本発明を張り合
わせSOI基板に適用した例である。以下,工程順に説
明する。
[Embodiment 2] This embodiment is an example in which the present invention is applied to a bonded SOI substrate. The steps will be described below in order.

【0022】[工程1,図5]第1シリコン基板31の
裏面に,レーザ光により,ロット番号およびウエハ番号
のナンバリングを行う。
[Step 1, FIG. 5] The rear surface of the first silicon substrate 31 is numbered with a laser beam to identify a lot number and a wafer number.

【0023】プロセスモニタ部およびナンバリング部の
みをシリコン窒化膜で覆った後,LOCOS法により厚
さ2500Åのシリコン酸化膜32を形成して,SOI
の下部絶縁膜とする。
After covering only the process monitor portion and the numbering portion with a silicon nitride film, a silicon oxide film 32 having a thickness of 2500 Å is formed by the LOCOS method, and the SOI film is formed.
Lower insulating film.

【0024】[工程2,図6]シリコン酸化膜32を平
坦になるまで研磨する。研磨剤としてコロイダル・アマ
ルファス・シリカベースを用い,研磨布として硬い発泡
ウエタンパットを用いる。
[Step 2, FIG. 6] The silicon oxide film 32 is polished until it becomes flat. Colloidal Amalphus silica base is used as the polishing agent, and a hard foam wet pad is used as the polishing cloth.

【0025】[工程3,図7]第1シリコン基板31の
表面に,第2シリコン基板33を張り合わせる。 [工程4,図8]第2シリコン基板33にシリコン酸化
膜32aに到達する,幅0.5μmの溝34を形成す
る。
[Step 3, FIG. 7] The second silicon substrate 33 is attached to the surface of the first silicon substrate 31. [Step 4, FIG. 8] A groove 34 having a width of 0.5 μm and reaching the silicon oxide film 32a is formed in the second silicon substrate 33.

【0026】溝34の底に,厚さ0.1μmのCVD酸
化膜を形成して,ストッパとする。 [工程5,図9]第2シリコン基板33を研磨して薄膜
化する。研磨剤としてアミン系水溶液にコロイダルシリ
カを混入したものを用いる。
A 0.1 μm thick CVD oxide film is formed on the bottom of the groove 34 to serve as a stopper. [Step 5, FIG. 9] The second silicon substrate 33 is polished into a thin film. As the polishing agent, an amine-based aqueous solution mixed with colloidal silica is used.

【0027】[工程6,図9,図10]ストッパ35を
除去した後,第2シリコン基板33の表面に,レーザ光
により,ロット番号およびウエハ番号のナンバリングを
行う。これは,続く工程の途中で第1シリコン基板31
の裏面に施したナンバリングが消えてしまう可能性があ
るために行う。
[Step 6, FIG. 9, FIG. 10] After removing the stopper 35, lot number and wafer number are numbered on the surface of the second silicon substrate 33 by laser light. This is because the first silicon substrate 31
This is done because there is a possibility that the numbering on the back side of will disappear.

【0028】以上の各工程を経て,本実施例の張り合わ
せSOI基板が完成する。以下は,通常の工程でSOI
素子を形成する。
Through the above steps, the bonded SOI substrate of this embodiment is completed. The following is the SOI in the normal process
Form an element.

【0029】[0029]

【発明の効果】本発明によれば,プロセスのモニタとし
て,SOI基板と同時にバルクの基板を流す必要が無く
なるので,その分TATが短縮すると共に,コストを低
減することができる。
According to the present invention, it is not necessary to flow a bulk substrate at the same time as an SOI substrate as a process monitor, so that TAT can be shortened and cost can be reduced.

【0030】また,SOI基板にプロセスモニタ部を設
けているので,プロセスを精密に制御することが可能に
なる。さらに,ナンバリングが読み難くなることが無く
なるので,ウエハ番号を間違えるといったミスを低減す
ることが可能になる。
Further, since the process monitor is provided on the SOI substrate, the process can be precisely controlled. Furthermore, since the numbering is not difficult to read, it is possible to reduce mistakes such as making a mistake in the wafer number.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本構成を示す図である。FIG. 1 is a diagram showing a basic configuration of the present invention.

【図2】実施例1の工程1を示す図である。FIG. 2 is a diagram showing a process 1 of Example 1.

【図3】実施例1の工程2を示す図である。FIG. 3 is a diagram showing a process 2 of Example 1.

【図4】実施例1の工程3を示す図である。FIG. 4 is a diagram showing a process 3 of Example 1.

【図5】実施例2の工程1を示す図である。FIG. 5 is a diagram showing a process 1 of Example 2.

【図6】実施例2の工程2を示す図である。FIG. 6 is a diagram showing a process 2 of Example 2.

【図7】実施例2の工程3を示す図である。FIG. 7 is a diagram showing a process 3 of Example 2.

【図8】実施例2の工程4を示す図である。FIG. 8 is a diagram showing a process 4 of Example 2.

【図9】実施例2の工程5を示す図である。FIG. 9 is a diagram showing a process 5 of Example 2.

【図10】実施例2の工程6を示す図である。FIG. 10 is a diagram showing a process 6 of Example 2.

【符号の説明】[Explanation of symbols]

11 SOI基板 12 プロセスモニタ部 13 ナンバリング部 14 絶縁膜 11 SOI substrate 12 Process monitor section 13 Numbering section 14 Insulating film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁膜上に形成された半導体層中にデバ
イスを形成するために用いられるSOI基板であって,
プロセスモニタ部の一部または全部,およびナンバリン
グ部の下に絶縁膜は無く,バルクの半導体層で形成され
ており,プロセスモニタ部の一部または全部,およびナ
ンバリング部以外の素子形成領域は,その下に絶縁膜を
有するSOI構造をしていることを特徴とする半導体装
置。
1. An SOI substrate used for forming a device in a semiconductor layer formed on an insulating film, comprising:
There is no insulating film below part or all of the process monitor part and the numbering part, and it is formed of a bulk semiconductor layer. A semiconductor device having an SOI structure having an insulating film below.
【請求項2】 請求項1に記載の半導体装置の製造方法
であって,半導体基板表面のプロセスモニタ部の一部ま
たは全部,およびナンバリング部を覆うマスクパターン
を形成する工程と,全面に,酸素または窒素をイオン注
入する工程と,熱処理を行って,半導体基板中の,プロ
セスモニタ部の一部または全部,およびナンバリング部
以外の素子形成領域の直下に絶縁膜を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein a step of forming a mask pattern covering a part or all of the process monitor section on the surface of the semiconductor substrate and the numbering section, and oxygen on the entire surface. Alternatively, the method includes a step of implanting nitrogen ions, and a step of performing heat treatment to form an insulating film in a semiconductor substrate directly under a part or all of a process monitor portion and an element formation region other than a numbering portion. A method of manufacturing a semiconductor device, which is characterized.
【請求項3】 請求項1に記載の半導体装置の製造方法
であって,第1半導体基板の表面の,プロセスモニタ部
の一部または全部,およびナンバリング部以外の素子形
成領域を選択的に酸化して酸化膜を形成する工程と,第
1半導体基板を平坦化する工程と,第1半導体基板の表
面に,第2半導体基板を張り合わせる工程と,第2半導
体基板を薄膜化する工程とを含むことを特徴とする半導
体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein a part or all of the process monitor section on the surface of the first semiconductor substrate and an element forming region other than the numbering section are selectively oxidized. To form an oxide film, planarize the first semiconductor substrate, bond the second semiconductor substrate to the surface of the first semiconductor substrate, and thin the second semiconductor substrate. A method of manufacturing a semiconductor device, comprising:
JP5798892A 1992-03-16 1992-03-16 Semiconductor device and manufacture thereof Withdrawn JPH05259011A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5798892A JPH05259011A (en) 1992-03-16 1992-03-16 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5798892A JPH05259011A (en) 1992-03-16 1992-03-16 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH05259011A true JPH05259011A (en) 1993-10-08

Family

ID=13071395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5798892A Withdrawn JPH05259011A (en) 1992-03-16 1992-03-16 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH05259011A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172206A (en) * 1994-07-26 1996-07-02 Korea Advanced Inst Of Sci & Technol Variable capacitance diode and diode array
WO2001003191A1 (en) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172206A (en) * 1994-07-26 1996-07-02 Korea Advanced Inst Of Sci & Technol Variable capacitance diode and diode array
WO2001003191A1 (en) * 1999-07-02 2001-01-11 Mitsubishi Materials Silicon Corporation Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate
US6558990B1 (en) 1999-07-02 2003-05-06 Mitsubishi Materials Silicon Corporation SOI substrate, method of manufacture thereof, and semiconductor device using SOI substrate
EP1122788A4 (en) * 1999-07-02 2006-05-17 Mitsubishi Material Silicon Soi substrate, method of manufacture thereof, and semiconductor device using soi substrate

Similar Documents

Publication Publication Date Title
US5585304A (en) Method of making semiconductor device with multiple transparent layers
JPH09326376A (en) Fabrication of semiconductor device
JP3413516B2 (en) Method for manufacturing semiconductor device
US5998279A (en) Manufacture of a shallow trench isolation device by exposing negative photoresist to increased exposure energy and chemical mechanical planarization
EP0455087B1 (en) Method of forming a silicon wafer with a chip separating structure and single crystal layer sections
JPH05259011A (en) Semiconductor device and manufacture thereof
JPH02177435A (en) Manufacture of semiconductor substrate
JPH0521764A (en) Manufacturing for semiconductor device
JPH09293845A (en) Soi water and manufacture thereof
JPH02177433A (en) Manufacture of semiconductor substrate
JPH07226433A (en) Manufacture of semiconductor device
JPH03136346A (en) Manufacture of soi substrate
JPH0555357A (en) Manufacture of semiconductor device
JPH08191138A (en) Manufacture of soi substrate
JPH04255268A (en) Semiconductor device and manufacture thereof
JPH04163965A (en) Manufacture of semiconductor device
JPH01244635A (en) Manufacture of semiconductor device
JPH08148554A (en) Isolation method of element in semiconductor device
JPH01226168A (en) Manufacture of semiconductor device substrate
JPH0414241A (en) Manufacture of semiconductor film
JPH0467649A (en) Manufacture of semiconductor device
JPH04359540A (en) Manufacture of dielectric isolation semiconductor wafer
JPH05183048A (en) Semiconductor substrate and manufacture thereof
JPH04199619A (en) Manufacture of wafer for semiconductor device
JPH1012720A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518