JPH0525536U - Non-volatile memory control circuit - Google Patents
Non-volatile memory control circuitInfo
- Publication number
- JPH0525536U JPH0525536U JP4920191U JP4920191U JPH0525536U JP H0525536 U JPH0525536 U JP H0525536U JP 4920191 U JP4920191 U JP 4920191U JP 4920191 U JP4920191 U JP 4920191U JP H0525536 U JPH0525536 U JP H0525536U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- volatile memory
- microcomputer
- power supply
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 本考案は、電源が切断されることによる不揮
発性メモリ内のデータの破壊を防止できる不揮発性メモ
リ制御回路を提供することを目的とする。
【構成】 不揮発性メモリ５をコントロールするマイク
ロコンピュータ４と、不揮発性メモリ５とこのマイクロ
コンピュータ４とに直流電源を供給する定電圧ダイオー
ド６の１次側入力電圧Ｖ1 が、予め定められた規定電圧
値（Ｖ1−Ｖ2 ）よりも降下したことを検出する電圧降
下検出回路１５とを備え、この電圧降下検出回路１５に
よって上記１次側入力電圧Ｖ1 の降下が検出されたとき
に、不揮発性メモリ５のコントロールを許可しないアル
ゴリズムを上記マイクロコンピュータ４が有し、上記規
定電圧値（Ｖ1 −Ｖ2 ）は、上記１次側入力電圧Ｖ1
が、不揮発性メモリ５とマイクロコンピュータ４とに供
給される直流電源電圧Ｖ2 まで降下する期間に、少なく
とも１回のメモリコントロールが可能な電圧値となって
いる。
(57) [Summary] [Object] An object of the present invention is to provide a non-volatile memory control circuit capable of preventing destruction of data in the non-volatile memory due to power-off. [Structure] The primary side input voltage V1 of a microcomputer 4 for controlling the non-volatile memory 5, a constant voltage diode 6 for supplying a DC power supply to the non-volatile memory 5 and this microcomputer 4, is a predetermined regulated voltage. A voltage drop detection circuit 15 for detecting a drop below the value (V1-V2). When the voltage drop detection circuit 15 detects a drop in the primary side input voltage V1, the nonvolatile memory 5 The microcomputer 4 has an algorithm that does not permit the control of the above. The specified voltage value (V1-V2) is equal to the primary side input voltage V1.
However, the voltage value is such that the memory control can be performed at least once during the period when the voltage is reduced to the DC power supply voltage V2 supplied to the nonvolatile memory 5 and the microcomputer 4.
Description
［考案の目的］ [Purpose of device]
【０００１】[0001]
本考案は、テレビジョン受像機やその他の映像機器、音響機器などで選局デー タや音量調整データなどの制御データを格納しておくための不揮発性メモリをコ ントロールする不揮発性メモリ制御回路に関する。 The present invention relates to a nonvolatile memory control circuit for controlling a nonvolatile memory for storing control data such as tuning data and volume adjustment data in a television receiver, other video equipment, audio equipment, etc. ..
【０００２】[0002]
テレビジョン受像機などでは、操作の簡便さを図るために、機器の電源を再投 入したあとでも、電源をオフする以前の状態に音量調整値やチャンネル番号など が復帰するようになっている。これは電源が遮断されている状態でも格納された データを保持する不揮発性メモリに、音量調整値やチャンネル番号などのデータ を記憶させておくことで実現しており、音量調整などの操作の度に不揮発性メモ リ内のデータがマイクロコンピュータによって更新され、電源の投入時にこのメ モリ内のデータが呼び出され、音量の設定などに用いられる。 また画面の明るさ値などの映像データや機器の製造工場でのみ調整される画面 振幅値などの重要なデータもこの不揮発性メモリに格納されている。 For television receivers, etc., the volume adjustment values, channel numbers, etc. are restored to the state before the power was turned off even after the power was turned on again for the convenience of operation. .. This is achieved by storing data such as the volume adjustment value and channel number in a non-volatile memory that retains the stored data even when the power is cut off. The data in the non-volatile memory is updated by the microcomputer, and the data in this memory is called when the power is turned on and used for setting the volume. Also stored in this non-volatile memory are video data such as screen brightness values and important data such as screen amplitude values that are adjusted only at the equipment manufacturing factory.
【０００３】[0003]
ところで、マイクロコンピュータによって不揮発性メモリをコントロールする のに要する時間は、通常数１０msecであるが、このコントロール期間中に機器の 電源が遮断されると、不揮発性メモリ内の重要なデータが破壊されてしまう。特 にユーザーには取り扱えない画面振幅値などデータが破壊されると、異状な画面 が表示されて機器の正常な機能が失われるだけでなく、たとえば偏向回路などの 画面出力回路にストレスが掛かり、回路が破壊される場合がある。 このような重要なデータが破壊された場合には、ユーザー側でデータを正常に 復帰させることはできないので、工場などに修理を依頼することになる。 By the way, the time required to control the non-volatile memory by the microcomputer is usually several tens of msec, but if the power of the equipment is cut off during this control period, important data in the non-volatile memory will be destroyed. I will end up. In particular, when data such as screen amplitude value that cannot be handled by the user is destroyed, an abnormal screen is displayed and the normal function of the device is lost.For example, the screen output circuit such as the deflection circuit is stressed. The circuit may be destroyed. If such important data is destroyed, the user cannot restore the data to normal, so the factory will be requested to repair it.
【０００４】 本考案は、このよう課題を解決するために提案されたものであり、電源が切断 されることによる不揮発性メモリ内のデータの破壊を防止できる不揮発性メモリ 制御回路を提供することを目的とする。 ［考案の構成］The present invention has been proposed to solve such a problem, and it is an object of the present invention to provide a non-volatile memory control circuit capable of preventing the destruction of data in the non-volatile memory due to the power supply being cut off. To aim. [Device configuration]
【０００５】[0005]
この目的を達成するために本考案による不揮発性メモリ制御回路は、不揮発性 メモリをコントロールするマイクロコンピュータと、不揮発性メモリとこのマイ クロコンピュータとに直流電源を供給するレギュレータの１次側入力電圧が、予 め定められた規定電圧値よりも降下したことを検出する電圧降下検出回路とを備 え、この電圧降下検出回路によって上記１次側入力電圧の降下が検出されたとき に、不揮発性メモリのコントロールを許可しないアルゴリズムを上記マイクロコ ンピュータが有し、上記規定電圧値は、上記１次側入力電圧が、不揮発性メモリ とマイクロコンピュータとに供給される直流電源電圧まで降下する期間に、少な くとも１回のメモリコントロールが可能な電圧値であることを特徴とする。 In order to achieve this object, the non-volatile memory control circuit according to the present invention has a microcomputer for controlling the non-volatile memory, a non-volatile memory, and a primary side input voltage of a regulator for supplying DC power to the micro computer. A non-volatile memory provided with a voltage drop detection circuit that detects that the voltage has dropped below a predetermined specified voltage value. When the voltage drop detection circuit detects a drop in the primary side input voltage, The above-mentioned microcomputer has an algorithm that does not allow control of the above, and the above-mentioned specified voltage value is small when the primary side input voltage drops to the DC power supply voltage supplied to the nonvolatile memory and the microcomputer. It is characterized in that the voltage value allows memory control at least once.
【０００６】[0006]
上述した構成によれば、レギュレータの１次側入力電圧が規定電圧値まで降下 する直前に電源が切断されても少なくとも１回のメモリコントロールが可能であ るから、不揮発性メモリ内のデータは破壊されない。 また規定電圧値まで降下した場合は、メモリのコントロールが許可されないの でメモリ内容を保護できる。 According to the configuration described above, memory control is possible at least once even if the power supply is cut off immediately before the primary side input voltage of the regulator drops to the specified voltage value, so the data in the nonvolatile memory is destroyed. Not done. When the voltage drops to the specified value, the memory control is not permitted and the memory contents can be protected.
【０００７】[0007]
以下、本考案による不揮発性メモリ制御回路の具体的な実施例を図面に基づき 詳細に説明する。図１の回路図に、この不揮発性メモリ制御回路の一実施例を示 す。 この図で、直流電源Ｖ1 の入力端子１には一端を接地した電源電圧保持用のコ ンデンサ２が接続され、この電源入力端子１が抵抗３を介してマイクロコンピュ ータ４と不揮発性メモリ５の電源供給端子ＶDDに接続される。これら電源供給端 子ＶDDと接地間にはレギュレータをなす定電圧ダイオード６が接続される。この 抵抗３と定電圧ダイオード６の接続点（給電点）Ｂからは定電圧化された直流電 源Ｖ2 がマイクロコンピュータ４と不揮発性メモリ５に給電され、この不揮発性 メモリ５とメモリをコントロールするマイクロコンピュータ４とが共通の電源で 動作される。この給電点Ｂの電圧が低下すると、不揮発性メモリ自身が動作を停 止する。電源電圧保持用のコンデンサ２は、電源電圧が（Ｖ1 −Ｖ2 ）に降下し てから、１回のメモリコントロールに必要な時間以上給電点Ｂの電圧がＶ2 に保 持できるような容量に設定されている。 また給電点Ｂには、コンデンサ側が接地された抵抗７とコンデンサ８の直列回 路からなるリセット回路９が接続され、この抵抗７とコンデンサ８の接続点がマ イクロコンピュータ４のリセット端子に接続される。マイクロコンピュータ４は このリセット回路９から出力されるリセット信号電圧がローレベルであるときに 内部動作がリセットされ、リセット信号電圧の立ち上がりで動作を開始する。 また電源入力端子１は、定電圧ダイオード１０と抵抗１１の直列回路を介して 接地され、定電圧ダイオード１０と抵抗１１の接続点が抵抗１２を介してトラン ジスタ１３のベースに接続される。エミッタが接地されたこのトランジスタ１３ のコレクタは抵抗１４を介して給電点Ｂに接続される。またコレクタはマイクロ コンピュータ４の電圧降下検出端子に接続される。電圧降下検出回路１５を構成 するこのトランジスタ１３によって電源入力端子１の直流電圧Ｖ1 （レギュレー タの１次側入力電圧）が、所定電圧すなわち（Ｖ1 −Ｖ2 ）に到達したことの検 出が行なわれ、電圧降下検出信号がマイクロコンピュータ４に供給される。マイ クロコンピュータ４では、この電圧降下検出信号に基づき電源電圧が降下したと 判定したときに、メモリコントロール動作を停止するようにアルゴリズムが組ま れている。すなわちマイクロコンピュータ４によるメモリコントロール動作は、 電源入力端子１の電圧が（Ｖ1 −Ｖ2 ）以上の期間だけ許可されるようになって いる。 このマイクロコンピュータ４には適用機器がテレビジョン受像機であれば、音 量調整値やチャンネル番号などの入力データが、音量やチャンネルなどの変更毎 に取り込まれ、データバスとアドレスバスからなるシステムバスで接続される不 揮発性メモリ５にこれらのデータが格納される。電源投入時にこの不揮発性メモ リ５から読み出されたこれらのデータは、音量調整回路やチャンネル設定回路な どの外部回路に出力される。 図２はこの不揮発性メモリコントロール回路の電源接続から切断までの電圧タ イミング図を示す。この図で、符号のａはＡ点（電源入力端子）の直流電源電圧 、符号のｂは給電点Ｂの直流電源電圧、符号のｃはＣ点のリセット信号電圧をそ れぞれ示す。また符号のｄは、トランジスタのコレクタ端Ｄから出力される検出 信号電圧である。 Hereinafter, a specific embodiment of a nonvolatile memory control circuit according to the present invention will be described in detail with reference to the drawings. The circuit diagram of FIG. 1 shows an embodiment of this nonvolatile memory control circuit. In this figure, a DC power supply V1 input terminal 1 is connected to a power supply voltage holding capacitor 2 with one end grounded, and this power supply input terminal 1 is connected via a resistor 3 to a microcomputer 4 and a nonvolatile memory 5. Of the power supply terminal VDD. A constant voltage diode 6 forming a regulator is connected between the power supply terminal VDD and the ground. From the connection point (feeding point) B between the resistor 3 and the constant voltage diode 6, a constant voltage DC power source V2 is supplied to the microcomputer 4 and the non-volatile memory 5, and the non-volatile memory 5 and the micro-computer for controlling the memory are supplied. The computer 4 is operated by a common power source. When the voltage at the feeding point B decreases, the non-volatile memory itself stops its operation. The capacitor 2 for holding the power supply voltage is set to have a capacity that can keep the voltage at the feeding point B at V2 for a period of time required for one memory control after the power supply voltage drops to (V1-V2). ing. A reset circuit 9 including a series circuit of a resistor 7 and a capacitor 8 whose capacitors are grounded is connected to the feeding point B, and a connection point of the resistor 7 and the capacitor 8 is connected to a reset terminal of the microcomputer 4. It The microcomputer 4 resets its internal operation when the reset signal voltage output from the reset circuit 9 is at a low level, and starts its operation at the rising edge of the reset signal voltage. The power supply input terminal 1 is grounded via a series circuit of a constant voltage diode 10 and a resistor 11, and a connection point between the constant voltage diode 10 and the resistor 11 is connected to a base of a transistor 13 via a resistor 12. The collector of the transistor 13 whose emitter is grounded is connected to the feeding point B via the resistor 14. The collector is connected to the voltage drop detection terminal of the microcomputer 4. This transistor 13 forming the voltage drop detection circuit 15 detects that the DC voltage V1 (primary side input voltage of the regulator) of the power supply input terminal 1 has reached a predetermined voltage, that is, (V1 -V2). The voltage drop detection signal is supplied to the microcomputer 4. The microcomputer 4 has an algorithm designed to stop the memory control operation when it is determined that the power supply voltage has dropped based on the voltage drop detection signal. That is, the memory control operation by the microcomputer 4 is allowed only during the period when the voltage of the power input terminal 1 is (V1 -V2) or more. If the applicable device is a television receiver, the microcomputer 4 takes in input data such as a sound volume adjustment value and a channel number each time the volume or channel is changed, and a system bus including a data bus and an address bus. These data are stored in the nonvolatile memory 5 connected by. These data read from the nonvolatile memory 5 when the power is turned on are output to an external circuit such as a volume adjusting circuit and a channel setting circuit. FIG. 2 shows a voltage timing diagram of the nonvolatile memory control circuit from power connection to disconnection. In this figure, reference character a indicates a DC power supply voltage at point A (power supply input terminal), reference character b indicates a DC power supply voltage at power supply point B, and reference character c indicates a reset signal voltage at point C. The symbol d is the detection signal voltage output from the collector terminal D of the transistor.
【０００８】 この構成の不揮発性メモリコントロール回路では、電源投入後にリセット信号 が立ち上がってからマイクロコンピュータ４の動作が開始されるが、期間ＴS を 経て電源電圧が（Ｖ1 −Ｖ2 ）以上に立ち上がったことが検出信号ｄの立ち下が りで判断されたあとにメモリコントロールの動作が受け付けられ、検出信号ｄが ローレベルに保持されている期間ＴM だけ不揮発性メモリ５のコントロールが許 可される。 また電源切断時に、コンデンサ２の働きで給電点Ｂの直流電圧が（Ｖ1 −Ｖ2 ）に降下後にＴE の期間だけＶ2 に保持されるため、メモリコントロール許可期 間ＴM の終了直前、すなわち電源電圧が（Ｖ1 −Ｖ2 ）に降下して電圧降下検出 信号が出力される直前にメモリコントロールの動作が開始されれば、１回だけは メモリコントロール動作を行なうことができる。したがって、メモリコントロー ル中に電源電圧が低下してコントロール動作が不能になることによる不揮発性メ モリ５内のデータの破壊が回避される。 なお、電圧降下検出信号が出力されたあと、すなわちメモリコントロール許可 期間ＴM が過ぎたあとに、メモリコントロールの要求があった場合には、コント ロール動作は許可されない。電源電圧がＶ2 以下となると、マイクロコンピュー タと不揮発性メモリの動作が停止する。In the non-volatile memory control circuit having this configuration, the operation of the microcomputer 4 is started after the reset signal rises after the power is turned on, but the power supply voltage rises to (V1-V2) or more after the period TS. The memory control operation is accepted after it is determined by the fall of the detection signal d, and the control of the non-volatile memory 5 is allowed only for the period TM while the detection signal d is held at the low level. When the power is turned off, the DC voltage at the feeding point B drops to (V1 -V2) by the function of the capacitor 2 and is held at V2 only for the period of TE, so that the power supply voltage is immediately before the end of the memory control permission period TM. If the memory control operation is started immediately before the voltage drop detection signal is output after the voltage drops to (V1 -V2), the memory control operation can be performed only once. Therefore, it is possible to avoid the destruction of data in the non-volatile memory 5 due to the power supply voltage being lowered during the memory control and the control operation being disabled. If the memory control is requested after the voltage drop detection signal is output, that is, after the memory control permission period TM has passed, the control operation is not permitted. When the power supply voltage drops below V2, the microcomputer and non-volatile memory stop operating.
【０００９】[0009]
【考案の効果】 以上説明したように本考案によれば、機器の電源が切断されることによる不揮 発性メモリ内のデータの破壊を防止できるので、機器に対して高い信頼性を与え ることができる。As described above, according to the present invention, it is possible to prevent the data in the non-volatile memory from being destroyed due to the power of the device being cut off, and thus to give the device high reliability. be able to.
【提出日】平成４年１０月１日[Submission date] October 1, 1992
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】考案の詳細な説明[Name of item to be corrected] Detailed explanation of the device
【補正方法】変更[Correction method] Change
【０００１】 ［考案の目的］[Purpose of Invention]
本考案は、テレビジョン受像機やその他の映像機器、音響機器などで選局デー タや音量調整データなどの制御データを格納しておくための不揮発性メモリをコ ントロールする不揮発性メモリ制御回路に関する。 The present invention relates to a nonvolatile memory control circuit for controlling a nonvolatile memory for storing control data such as tuning data and volume adjustment data in a television receiver, other video equipment, audio equipment, etc. ..
【０００２】[0002]
テレビジョン受像機などでは、操作の簡便さを図るために、機器の電源を再投 入したあとでも、電源をオフする以前の状態に音量調整値やチャンネル番号など が復帰するようになっている。これは電源が遮断されている状態でも格納された データを保持する不揮発性メモリに、音量調整値やチャンネル番号などのデータ を記憶させておくことで実現しており、音量調整などの操作の度に不揮発性メモ リ内のデータがマイクロコンピュータによって更新され、電源の投入時にこのメ モリ内のデータが呼び出され、音量の設定などに用いられる。 また画面の明るさ値などの映像データや機器の製造工場でのみ調整される画面 振幅値などの重要なデータもこの不揮発性メモリに格納されている。 For television receivers, etc., the volume adjustment values, channel numbers, etc. are restored to the state before the power was turned off even after the power was turned on again for the convenience of operation. .. This is achieved by storing data such as the volume adjustment value and channel number in a non-volatile memory that retains the stored data even when the power is cut off. The data in the non-volatile memory is updated by the microcomputer, and the data in this memory is called when the power is turned on and used for setting the volume. Also stored in this non-volatile memory are video data such as screen brightness values and important data such as screen amplitude values that are adjusted only at the equipment manufacturing factory.
【０００３】[0003]
ところで、マイクロコンピュータによって不揮発性メモリをコントロールする のに要する時間は、通常数１０msecであるが、このコントロール期間中に機器の 電源が遮断されると、不揮発性メモリ内の重要なデータが破壊されてしまう。特 にユーザーには取り扱えない画面振幅値などデータが破壊されると、異状な画面 が表示されて機器の正常な機能が失われるだけでなく、たとえば偏向回路などの 画面出力回路にストレスが掛かり、回路が破壊される場合がある。 このような重要なデータが破壊された場合には、ユーザー側でデータを正常に 復帰させることはできないので、工場などに修理を依頼することになる。 By the way, the time required to control the non-volatile memory by the microcomputer is usually several tens of msec, but if the power of the equipment is cut off during this control period, important data in the non-volatile memory will be destroyed. I will end up. In particular, when data such as screen amplitude value that cannot be handled by the user is destroyed, an abnormal screen is displayed and the normal function of the device is lost.For example, the screen output circuit such as the deflection circuit is stressed. The circuit may be destroyed. If such important data is destroyed, the user cannot restore the data to normal, so the factory will be requested to repair it.
【０００４】 本考案は、このよう課題を解決するために提案されたものであり、電源が切断 されることによる不揮発性メモリ内のデータの破壊を防止できる不揮発性メモリ 制御回路を提供することを目的とする。 ［考案の構成］The present invention has been proposed to solve such a problem, and it is an object of the present invention to provide a non-volatile memory control circuit capable of preventing the destruction of data in the non-volatile memory due to the power supply being cut off. To aim. [Device configuration]
【０００５】[0005]
この目的を達成するために本考案による不揮発性メモリ制御回路は、不揮発性 メモリをコントロールするマイクロコンピュータと、不揮発性メモリとこのマイ クロコンピュータとに直流電源を供給するレギュレータの１次側入力電圧が、予 め定められた規定電圧値よりも降下したことを検出する電圧降下検出回路とを備 え、この電圧降下検出回路によって上記１次側入力電圧の降下が検出されたとき に、不揮発性メモリのコントロールを許可しないアルゴリズムを上記マイクロコ ンピュータが有し、上記規定電圧値は、上記１次側入力電圧が、不揮発性メモリ とマイクロコンピュータとに供給される直流電源電圧まで降下する期間に、少な くとも１回のメモリコントロールが可能な電圧値であることを特徴とする。 In order to achieve this object, the non-volatile memory control circuit according to the present invention has a microcomputer for controlling the non-volatile memory, a non-volatile memory, and a primary side input voltage of a regulator for supplying DC power to the micro computer. A non-volatile memory provided with a voltage drop detection circuit that detects that the voltage has dropped below a predetermined specified voltage value. When the voltage drop detection circuit detects a drop in the primary side input voltage, The above-mentioned microcomputer has an algorithm that does not allow control of the above, and the above-mentioned specified voltage value is small when the primary side input voltage drops to the DC power supply voltage supplied to the nonvolatile memory and the microcomputer. It is characterized in that the voltage value allows memory control at least once.
【０００６】[0006]
上述した構成によれば、レギュレータの１次側入力電圧が規定電圧値まで降下 する直前に電源が切断されても少なくとも１回のメモリコントロールが可能であ るから、不揮発性メモリ内のデータは破壊されない。 また規定電圧値まで降下した場合は、メモリのコントロールが許可されないの でメモリ内容を保護できる。 According to the configuration described above, memory control is possible at least once even if the power supply is cut off immediately before the primary side input voltage of the regulator drops to the specified voltage value, so the data in the nonvolatile memory is destroyed. Not done. When the voltage drops to the specified value, the memory control is not permitted and the memory contents can be protected.
【０００７】[0007]
以下、本考案による不揮発性メモリ制御回路の具体的な実施例を図面に基づき 詳細に説明する。図１の回路図に、この不揮発性メモリ制御回路の一実施例を示 す。 この図で、直流電源Ｖ1 の入力端子１には一端を接地した電源電圧保持用のコ ンデンサ２が接続され、この電源入力端子１が抵抗３を介してマイクロコンピュ ータ４と不揮発性メモリ５の電源供給端子ＶDDに接続される。これら電源供給端 子ＶDDと接地間にはレギュレータをなす定電圧ダイオード６が接続される。この 抵抗３と定電圧ダイオード６の接続点（給電点）Ｂからは定電圧化された直流電 源Ｖ2 がマイクロコンピュータ４と不揮発性メモリ５に給電され、この不揮発性 メモリ５とメモリをコントロールするマイクロコンピュータ４とが共通の電源で 動作される。この給電点Ｂの電圧が低下すると、不揮発性メモリ自身が動作を停 止する。電源電圧保持用のコンデンサ２は、電源電圧が（Ｖ1 −Ｖ2 ）に降下し てから、１回のメモリコントロールに必要な時間以上給電点Ｂの電圧がＶ2 に保 持できるような容量に設定されている。 また給電点Ｂには、コンデンサ側が接地された抵抗７とコンデンサ８の直列回 路からなるリセット回路９が接続され、この抵抗７とコンデンサ８の接続点がマ イクロコンピュータ４のリセット端子に接続される。マイクロコンピュータ４は このリセット回路９から出力されるリセット信号電圧がローレベルであるときに 内部動作がリセットされ、リセット信号電圧の立ち上がりで動作を開始する。 また電源入力端子１は、定電圧ダイオード１０と抵抗１１の直列回路を介して 接地され、定電圧ダイオード１０と抵抗１１の接続点が抵抗１２を介してトラン ジスタ１３のベースに接続される。エミッタが接地されたこのトランジスタ１３ のコレクタは抵抗１４を介して給電点Ｂに接続される。またコレクタはマイクロ コンピュータ４の電圧降下検出端子に接続される。電圧降下検出回路１５を構成 するこのトランジスタ１３によって電源入力端子１の直流電圧Ｖ1 （レギュレー タの１次側入力電圧）が、所定電圧すなわち（Ｖ1 −Ｖ2 ）に到達したことの検 出が行なわれ、電圧降下検出信号がマイクロコンピュータ４に供給される。マイ クロコンピュータ４では、この電圧降下検出信号に基づき電源電圧が降下したと 判定したときに、メモリコントロール動作を停止するようにアルゴリズムが組ま れている。すなわちマイクロコンピュータ４によるメモリコントロール動作は、 電源入力端子１の電圧が（Ｖ1 −Ｖ2 ）以上の期間だけ許可されるようになって いる。 このマイクロコンピュータ４には適用機器がテレビジョン受像機であれば、音 量調整値やチャンネル番号などの入力データが、音量やチャンネルなどの変更毎 に取り込まれ、データバスとアドレスバスからなるシステムバスで接続される不 揮発性メモリ５にこれらのデータが格納される。電源投入時にこの不揮発性メモ リ５から読み出されたこれらのデータは、音量調整回路やチャンネル設定回路な どの外部回路に出力される。 図２はこの不揮発性メモリコントロール回路の電源接続から切断までの電圧タ イミング図を示す。この図で、符号のａはＡ点（電源入力端子）の直流電源電圧 、符号のｂは給電点Ｂの直流電源電圧、符号のｃはＣ点のリセット信号電圧をそ れぞれ示す。また符号のｄは、トランジスタのコレクタ端Ｄから出力される検出 信号電圧である。 Hereinafter, a specific embodiment of a nonvolatile memory control circuit according to the present invention will be described in detail with reference to the drawings. The circuit diagram of FIG. 1 shows an embodiment of this nonvolatile memory control circuit. In this figure, a DC power supply V1 input terminal 1 is connected to a power supply voltage holding capacitor 2 with one end grounded, and this power supply input terminal 1 is connected via a resistor 3 to a microcomputer 4 and a nonvolatile memory 5. Of the power supply terminal VDD. A constant voltage diode 6 forming a regulator is connected between the power supply terminal VDD and the ground. From the connection point (feeding point) B between the resistor 3 and the constant voltage diode 6, a constant voltage DC power source V2 is supplied to the microcomputer 4 and the non-volatile memory 5, and the non-volatile memory 5 and the micro-computer for controlling the memory are supplied. The computer 4 is operated by a common power source. When the voltage at the feeding point B decreases, the non-volatile memory itself stops its operation. The capacitor 2 for holding the power supply voltage is set to have a capacity that can keep the voltage at the feeding point B at V2 for a period of time required for one memory control after the power supply voltage drops to (V1-V2). ing. A reset circuit 9 including a series circuit of a resistor 7 and a capacitor 8 whose capacitors are grounded is connected to the feeding point B, and a connection point of the resistor 7 and the capacitor 8 is connected to a reset terminal of the microcomputer 4. It The microcomputer 4 resets its internal operation when the reset signal voltage output from the reset circuit 9 is at a low level, and starts its operation at the rising edge of the reset signal voltage. The power supply input terminal 1 is grounded via a series circuit of a constant voltage diode 10 and a resistor 11, and a connection point between the constant voltage diode 10 and the resistor 11 is connected to a base of a transistor 13 via a resistor 12. The collector of the transistor 13 whose emitter is grounded is connected to the feeding point B via the resistor 14. The collector is connected to the voltage drop detection terminal of the microcomputer 4. This transistor 13 forming the voltage drop detection circuit 15 detects that the DC voltage V1 (primary side input voltage of the regulator) of the power supply input terminal 1 has reached a predetermined voltage, that is, (V1 -V2). The voltage drop detection signal is supplied to the microcomputer 4. The microcomputer 4 has an algorithm designed to stop the memory control operation when it is determined that the power supply voltage has dropped based on the voltage drop detection signal. That is, the memory control operation by the microcomputer 4 is allowed only during the period when the voltage of the power input terminal 1 is (V1 -V2) or more. If the applicable device is a television receiver, the microcomputer 4 takes in input data such as a sound volume adjustment value and a channel number each time the volume or channel is changed, and a system bus including a data bus and an address bus. These data are stored in the nonvolatile memory 5 connected by. These data read from the nonvolatile memory 5 when the power is turned on are output to an external circuit such as a volume adjusting circuit and a channel setting circuit. FIG. 2 shows a voltage timing diagram of the nonvolatile memory control circuit from power connection to disconnection. In this figure, reference character a indicates a DC power supply voltage at point A (power supply input terminal), reference character b indicates a DC power supply voltage at power supply point B, and reference character c indicates a reset signal voltage at point C. The symbol d is the detection signal voltage output from the collector terminal D of the transistor.
【０００８】 この構成の不揮発性メモリコントロール回路では、電源投入後にリセット信号 が立ち上がってからマイクロコンピュータ４の動作が開始されるが、期間ＴS を 経て電源電圧が（Ｖ1 −Ｖ2 ）以上に立ち上がったことが検出信号ｄの立ち下が りで判断されたあとにメモリコントロールの動作が受け付けられ、検出信号ｄが ローレベルに保持されている期間ＴM だけ不揮発性メモリ５のコントロールが許 可される。 また電源切断時に、コンデンサ２の働きで給電点Ｂの直流電圧が（Ｖ1 −Ｖ2 ）に降下後にＴE の期間だけＶ2 に保持されるため、メモリコントロール許可期 間ＴM の終了直前、すなわち電源電圧が（Ｖ1 −Ｖ2 ）に降下して電圧降下検出 信号が出力される直前にメモリコントロールの動作が開始されれば、１回だけは メモリコントロール動作を行なうことができる。したがって、メモリコントロー ル中に電源電圧が低下してコントロール動作が不能になることによる不揮発性メ モリ５内のデータの破壊が回避される。 なお、電圧降下検出信号が出力されたあと、すなわちメモリコントロール許可 期間ＴM が過ぎたあとに、メモリコントロールの要求があった場合には、コント ロール動作は許可されない。電源電圧がＶ2 以下となると、マイクロコンピュー タと不揮発性メモリの動作が停止する。In the non-volatile memory control circuit having this configuration, the operation of the microcomputer 4 is started after the reset signal rises after the power is turned on, but the power supply voltage rises to (V1-V2) or more after the period TS. The memory control operation is accepted after it is determined by the fall of the detection signal d, and the control of the non-volatile memory 5 is allowed only for the period TM while the detection signal d is held at the low level. When the power is turned off, the DC voltage at the feeding point B drops to (V1 -V2) by the function of the capacitor 2 and is held at V2 only for the period of TE, so that the power supply voltage is immediately before the end of the memory control permission period TM. If the memory control operation is started immediately before the voltage drop detection signal is output after the voltage drops to (V1 -V2), the memory control operation can be performed only once. Therefore, it is possible to avoid the destruction of data in the non-volatile memory 5 due to the power supply voltage being lowered during the memory control and the control operation being disabled. If the memory control is requested after the voltage drop detection signal is output, that is, after the memory control permission period TM has passed, the control operation is not permitted. When the power supply voltage drops below V2, the microcomputer and non-volatile memory stop operating.
【０００９】[0009]
以上説明したように本考案によれば、機器の電源が切断されることによる不揮 発性メモリ内のデータの破壊を防止できるので、機器に対して高い信頼性を与え ることができる。 As described above, according to the present invention, it is possible to prevent the data in the nonvolatile memory from being destroyed due to the power supply to the device being cut off, so that the device can be provided with high reliability.
【図１】本考案による不揮発性メモリコントロール回路
の一実施例を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of a nonvolatile memory control circuit according to the present invention.
【図２】図１のメモリコントロール回路の動作を説明す
るためのタイミング図。FIG. 2 is a timing chart for explaining the operation of the memory control circuit of FIG.
１…電源入力端子 ２…電源電圧保持用
のコンデンサ ４…マイクロコンピュータ ５…不揮発性メモリ ６…定電圧ダイオード ９…リセット回路 １０…定電圧ダイオード １３…電圧降下検
出用のトラジスタ １５…電圧降下検出回路DESCRIPTION OF SYMBOLS 1 ... Power supply input terminal 2 ... Capacitor for holding power supply voltage 4 ... Microcomputer 5 ... Nonvolatile memory 6 ... Constant voltage diode 9 ... Reset circuit 10 ... Constant voltage diode 13 ... Voltage drop detection transistor 15 ... Voltage drop detection circuit
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成４年１０月１日[Submission date] October 1, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項１[Name of item to be corrected] Claim 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
Claims (1)
クロコンピュータと、 不揮発性メモリとこのマイクロ
コンピュータとに直流電源を供給するレギュレータの１
次側入力電圧が、予め定められた規定電圧値よりも降下
したことを検出する電圧降下検出回路とを備え、 この電圧降下検出回路によって上記１次側入力電圧の降
下が検出されたときに、不揮発性メモリのコントロール
を許可しないアルゴリズムを上記マイクロコンピュータ
が有し、 上記規定電圧値は、上記１次側入力電圧が、不揮発性メ
モリとマイクロコンピュータとに供給される直流電源電
圧まで降下する期間に、少なくとも１回のメモリコント
ロールが可能な電圧値であることを特徴とする不揮発性
メモリ制御回路。1. A microcomputer for controlling a non-volatile memory, and a regulator for supplying DC power to the non-volatile memory and the microcomputer.
And a voltage drop detection circuit for detecting that the secondary side input voltage has dropped below a predetermined specified voltage value. When the primary side input voltage drop is detected by this voltage drop detection circuit, The microcomputer has an algorithm that does not allow control of the non-volatile memory, and the specified voltage value is in the period during which the primary side input voltage drops to the DC power supply voltage supplied to the non-volatile memory and the microcomputer. A nonvolatile memory control circuit having a voltage value capable of performing memory control at least once.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4920191U JPH0525536U (en) | 1991-05-31 | 1991-05-31 | Non-volatile memory control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4920191U JPH0525536U (en) | 1991-05-31 | 1991-05-31 | Non-volatile memory control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0525536U true JPH0525536U (en) | 1993-04-02 |
Family
ID=12824384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4920191U Withdrawn JPH0525536U (en) | 1991-05-31 | 1991-05-31 | Non-volatile memory control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0525536U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101110994B1 (en) * | 2004-09-22 | 2012-02-17 | 프리스케일 세미컨덕터, 인크. | Method and apparatus for protecting an integrated circuit from erroneous operation |
-
1991
- 1991-05-31 JP JP4920191U patent/JPH0525536U/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101110994B1 (en) * | 2004-09-22 | 2012-02-17 | 프리스케일 세미컨덕터, 인크. | Method and apparatus for protecting an integrated circuit from erroneous operation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4368302B2 (en) | System for keeping EEPROM enabled while disconnected from power supply | |
| US4860380A (en) | Autoprogramming tuner apparatus | |
| US5528749A (en) | Automatic instrument turn off/on for error correction | |
| JPH0525536U (en) | Non-volatile memory control circuit | |
| JP2662171B2 (en) | Automatic turn-on method for sets turned off by noise | |
| GB2208458A (en) | Autoprogramming tuner apparatus | |
| KR960011281B1 (en) | Non-volatile memory controlling apparatus | |
| JPH11344962A (en) | Display device | |
| US10114437B2 (en) | Portable device and calibration method thereof | |
| JPH0754486B2 (en) | Memory retention system | |
| KR0147548B1 (en) | Memory circuit for last data using eeprom and method to draw it out | |
| EP1665060B1 (en) | Active pull up apparatus for a data bus | |
| KR100260138B1 (en) | Automatic setting method for rewrite memory | |
| JP3033449U (en) | Non-volatile memory data confirmation device | |
| JP2892208B2 (en) | Memory backup circuit | |
| JPS609377B2 (en) | Program reservation device | |
| JPH0746038Y2 (en) | Protector | |
| JP3303950B2 (en) | Power supply circuit of microcomputer | |
| KR20010011898A (en) | Initiallizing method of an automatic set for preventing a black current of monitor | |
| KR0121458Y1 (en) | Luminance automatic control circuit | |
| JPS6316947B2 (en) | ||
| JPH06109781A (en) | Power reset circuit and display error prevention device using the circuit | |
| JPS58169607A (en) | Resetting circuit | |
| JPS62214401A (en) | Controller | |
| KR940023193A (en) | TV protection device and control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19950810 |