JPH05250054A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH05250054A JPH05250054A JP4967592A JP4967592A JPH05250054A JP H05250054 A JPH05250054 A JP H05250054A JP 4967592 A JP4967592 A JP 4967592A JP 4967592 A JP4967592 A JP 4967592A JP H05250054 A JPH05250054 A JP H05250054A
- Authority
- JP
- Japan
- Prior art keywords
- current
- ptc4
- thermistor
- voltage
- curie point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【構成】 相互にキュリー点が異なり、また、キュリー
点の高い素子ほど室温抵抗の大きい正特性サーミスタ素
子ＰＴＣ１〜ＰＴＣ４を互いに並列に接続する。 【効果】 電流−電圧特性は、所定の電圧範囲で、各素
子ＰＴＣ１〜ＰＴＣ４における個々の特性曲線での各キ
ューリ点近傍でのピーク部分を順次連ねたものとなっ
て、上記の電圧範囲で電流変動幅の小さな定電流回路と
して機能する。しかも、所定の電圧範囲を超える過電圧
印加時の過電流防止機能をも具備し、これによって、構
成の簡素化、製作費の低廉化を図ることができる。
点の高い素子ほど室温抵抗の大きい正特性サーミスタ素
子ＰＴＣ１〜ＰＴＣ４を互いに並列に接続する。 【効果】 電流−電圧特性は、所定の電圧範囲で、各素
子ＰＴＣ１〜ＰＴＣ４における個々の特性曲線での各キ
ューリ点近傍でのピーク部分を順次連ねたものとなっ
て、上記の電圧範囲で電流変動幅の小さな定電流回路と
して機能する。しかも、所定の電圧範囲を超える過電圧
印加時の過電流防止機能をも具備し、これによって、構
成の簡素化、製作費の低廉化を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、機器を保護するため
に、電圧の変動に対する電流の変動を小さくすることが
できる定電流回路に関するものである。
に、電圧の変動に対する電流の変動を小さくすることが
できる定電流回路に関するものである。
【０００２】
【従来の技術】純度の高いチタン酸バリウムの原料に、
例えばランタンのようなランタノイド等を添加して焼成
すると、温度上昇とともに抵抗値も増大する特性、いわ
ゆるＰＴＣ（positive temperature coefficient) 特性
を有するチタン酸バリウム系半導体磁器が得られる。ま
た、チタン酸バリウム系半導体磁器が強誘電体から常誘
電体へ相転移を起こすキュリー点近傍で、顕著なＰＴＣ
特性が出現することが従来より知られている。
例えばランタンのようなランタノイド等を添加して焼成
すると、温度上昇とともに抵抗値も増大する特性、いわ
ゆるＰＴＣ（positive temperature coefficient) 特性
を有するチタン酸バリウム系半導体磁器が得られる。ま
た、チタン酸バリウム系半導体磁器が強誘電体から常誘
電体へ相転移を起こすキュリー点近傍で、顕著なＰＴＣ
特性が出現することが従来より知られている。
【０００３】このような正特性サーミスタを利用して、
例えば、エレセラ出版委員会編「チタバリ系半導体」
（１９８０年７月１０日増補初版、株式会社技献発行）
の第５頁には、電圧とともに電流が増加する正性抵抗を
示す通常の抵抗体を、ＰＴＣ領域で負性抵抗を示す正特
性サーミスタに並列に接続することによって、所定の電
圧範囲内で電流が電圧に依存しない定電流回路を構成し
得ることが記載されている。
例えば、エレセラ出版委員会編「チタバリ系半導体」
（１９８０年７月１０日増補初版、株式会社技献発行）
の第５頁には、電圧とともに電流が増加する正性抵抗を
示す通常の抵抗体を、ＰＴＣ領域で負性抵抗を示す正特
性サーミスタに並列に接続することによって、所定の電
圧範囲内で電流が電圧に依存しない定電流回路を構成し
得ることが記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ように正特性サーミスタと抵抗とを並列に接続して定電
流回路を構成する場合には、所定の電圧範囲を超える電
圧が印加された場合に、抵抗を主に流れる電流の増加は
抑制されず、したがって、過電流を生じてしまう。この
ため、別途、過電流防止回路を設けることが必要となっ
て、全体の回路が複雑になると共に、製作費が高くなる
という問題を有している。
ように正特性サーミスタと抵抗とを並列に接続して定電
流回路を構成する場合には、所定の電圧範囲を超える電
圧が印加された場合に、抵抗を主に流れる電流の増加は
抑制されず、したがって、過電流を生じてしまう。この
ため、別途、過電流防止回路を設けることが必要となっ
て、全体の回路が複雑になると共に、製作費が高くなる
という問題を有している。
【０００５】本発明は、上記した従来の問題点に鑑みな
されたものであって、その目的は、過電流防止をもより
簡単な構成でなし得、これによって、全体の製作費の低
廉化を図り得る定電流回路を提供することにある。
されたものであって、その目的は、過電流防止をもより
簡単な構成でなし得、これによって、全体の製作費の低
廉化を図り得る定電流回路を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の定電流回路は、複数の正特性サーミスタ
素子が互いに並列に接続され、これら正特性サーミスタ
素子は、相互にキュリー点が異なると共にキュリー点の
高い素子ほど室温抵抗が大きいことを特徴とするもので
ある。
めに、本発明の定電流回路は、複数の正特性サーミスタ
素子が互いに並列に接続され、これら正特性サーミスタ
素子は、相互にキュリー点が異なると共にキュリー点の
高い素子ほど室温抵抗が大きいことを特徴とするもので
ある。
【０００７】
【作用】正特性サーミスタ素子の温度に対する抵抗率
は、低温からキュリー点近傍までの温度範囲で減少した
のち、キュリー点近傍から高温の温度範囲で急激に増大
する。このため、正特性サーミスタ素子を流れる電流
は、印加電圧の増加に伴って、所定の値まで単調増加し
た後、ピーク値に達し、その後、所定の値以上で単調減
少するように推移する。なお、電流のピーク値に対応す
る電圧は、キュリー点が大きい正特性サーミスタ素子ほ
ど大きくなる。
は、低温からキュリー点近傍までの温度範囲で減少した
のち、キュリー点近傍から高温の温度範囲で急激に増大
する。このため、正特性サーミスタ素子を流れる電流
は、印加電圧の増加に伴って、所定の値まで単調増加し
た後、ピーク値に達し、その後、所定の値以上で単調減
少するように推移する。なお、電流のピーク値に対応す
る電圧は、キュリー点が大きい正特性サーミスタ素子ほ
ど大きくなる。
【０００８】そして、キュリー点が相互に異なる複数の
正特性サーミスタ素子を並列に接続した場合、その電流
−電圧特性は、あたかも各正特性サーミスタ素子の個々
の電流−電圧特性のピーク部分を単純に連続させたよう
になるという事実を発明者らは究明した。
正特性サーミスタ素子を並列に接続した場合、その電流
−電圧特性は、あたかも各正特性サーミスタ素子の個々
の電流−電圧特性のピーク部分を単純に連続させたよう
になるという事実を発明者らは究明した。
【０００９】この結果、相互にキュリー点が異なり、か
つ、キュリー点の高い素子ほど室温抵抗が大きい正特性
サーミスタ素子を並列に接続することによって、電圧変
動に対する電流安定化領域の幅、および電流の変動率を
適正化して定電流回路として機能させることができる。
そして、この構成においては、印加電圧が所定の範囲を
超えて過電圧となるような場合には、全ての正特性サー
ミスタ素子がキュリー点を超えて高抵抗となることによ
って、出力電流の増加が抑えられ、これによって、自動
的に過電流が防止される。このため、過電流防止のため
の回路を別途付設する必要がないので、全体の構成が簡
単になり、これによって、製作費の低廉化を図ることが
できる。
つ、キュリー点の高い素子ほど室温抵抗が大きい正特性
サーミスタ素子を並列に接続することによって、電圧変
動に対する電流安定化領域の幅、および電流の変動率を
適正化して定電流回路として機能させることができる。
そして、この構成においては、印加電圧が所定の範囲を
超えて過電圧となるような場合には、全ての正特性サー
ミスタ素子がキュリー点を超えて高抵抗となることによ
って、出力電流の増加が抑えられ、これによって、自動
的に過電流が防止される。このため、過電流防止のため
の回路を別途付設する必要がないので、全体の構成が簡
単になり、これによって、製作費の低廉化を図ることが
できる。
【００１０】
【実施例】本発明の一実施例について図１ないし図７に
基づいて説明すれば、以下の通りである。
基づいて説明すれば、以下の通りである。
【００１１】本実施例の定電流回路１は、図１（ａ）に
示すように、それぞれ、チタン酸バリウム系半導体磁器
から成る第１〜第４の４種の正特性サーミスタ素子（以
下、サーミスタと略記する）ＰＴＣ１〜ＰＴＣ４を互い
に並列に接続して構成されている。この定電流回路１
を、電源２に接続された負荷３に直列に接続すること
で、電源２からの供給電圧が変動する場合でも、負荷３
に流れる電流がほぼ一定に維持されるようになってお
り、このような定電流化をなし得る上記定電流回路１に
ついて、以下に詳述する。
示すように、それぞれ、チタン酸バリウム系半導体磁器
から成る第１〜第４の４種の正特性サーミスタ素子（以
下、サーミスタと略記する）ＰＴＣ１〜ＰＴＣ４を互い
に並列に接続して構成されている。この定電流回路１
を、電源２に接続された負荷３に直列に接続すること
で、電源２からの供給電圧が変動する場合でも、負荷３
に流れる電流がほぼ一定に維持されるようになってお
り、このような定電流化をなし得る上記定電流回路１に
ついて、以下に詳述する。
【００１２】上記４種のサーミスタＰＴＣ１〜ＰＴＣ４
は、表１に示すような組成にてそれぞれ作製されてお
り、それらのキュリー点Ｔｃ1 〜Ｔｃ4 は、図１（ｂ）
にも示すように互いに異なり、また、キュリー点Ｔｃ1
〜Ｔｃ4 が高い素子ほど、室温（ＲＴ）での抵抗値Ｒ1
〜Ｒ4 が順次大きなものとなっている。
は、表１に示すような組成にてそれぞれ作製されてお
り、それらのキュリー点Ｔｃ1 〜Ｔｃ4 は、図１（ｂ）
にも示すように互いに異なり、また、キュリー点Ｔｃ1
〜Ｔｃ4 が高い素子ほど、室温（ＲＴ）での抵抗値Ｒ1
〜Ｒ4 が順次大きなものとなっている。
【００１３】
【表１】
【００１４】上記の各サーミスタＰＴＣ１〜ＰＴＣ４の
個々の電流−電圧特性（Ｉ−Ｖ特性）を図２に示してい
る。これらＩ−Ｖ特性は、各サーミスタＰＴＣ１〜ＰＴ
Ｃ４への印加電圧を徐々に増加させながら、それぞれに
流れる電流値を測定することによって得られたものであ
る。各サーミスタＰＴＣ１〜ＰＴＣ４に電流が流れると
自己発熱によって温度の上昇を伴うが、各素子の温度に
対する抵抗率は、キュリー点近傍までの温度範囲で幾分
減少したのち、キュリー点近傍から高温の温度範囲で急
激に増大するため、各々に流れる電流は、印加電圧の増
加に伴って単調増加した後、ピーク値に達し、その後、
単調減少するように推移している。なお、この場合、キ
ュリー点Ｔｃが高いものほど、Ｉ−Ｖ特性曲線は急峻に
なっている。
個々の電流−電圧特性（Ｉ−Ｖ特性）を図２に示してい
る。これらＩ−Ｖ特性は、各サーミスタＰＴＣ１〜ＰＴ
Ｃ４への印加電圧を徐々に増加させながら、それぞれに
流れる電流値を測定することによって得られたものであ
る。各サーミスタＰＴＣ１〜ＰＴＣ４に電流が流れると
自己発熱によって温度の上昇を伴うが、各素子の温度に
対する抵抗率は、キュリー点近傍までの温度範囲で幾分
減少したのち、キュリー点近傍から高温の温度範囲で急
激に増大するため、各々に流れる電流は、印加電圧の増
加に伴って単調増加した後、ピーク値に達し、その後、
単調減少するように推移している。なお、この場合、キ
ュリー点Ｔｃが高いものほど、Ｉ−Ｖ特性曲線は急峻に
なっている。
【００１５】また、各サーミスタＰＴＣ１〜ＰＴＣ４に
おいて電流が各々ピーク値に達するときの電圧値は、キ
ュリー点Ｔｃ1 〜Ｔｃ4 が大きい素子ほど大きく、第１
サーミスタＰＴＣ１（キュリー点Ｔｃ1 ＝６０℃）では
ほぼ３Ｖ、第２サーミスタＰＴＣ２（キュリー点Ｔｃ2
＝１００℃）ではほぼ５Ｖ、第３サーミスタＰＴＣ３
（キュリー点Ｔｃ3 ＝１５０℃）ではほぼ１０Ｖ、第４
サーミスタＰＴＣ４（キュリー点Ｔｃ4 ＝２３０℃）で
はほぼ２０Ｖである。
おいて電流が各々ピーク値に達するときの電圧値は、キ
ュリー点Ｔｃ1 〜Ｔｃ4 が大きい素子ほど大きく、第１
サーミスタＰＴＣ１（キュリー点Ｔｃ1 ＝６０℃）では
ほぼ３Ｖ、第２サーミスタＰＴＣ２（キュリー点Ｔｃ2
＝１００℃）ではほぼ５Ｖ、第３サーミスタＰＴＣ３
（キュリー点Ｔｃ3 ＝１５０℃）ではほぼ１０Ｖ、第４
サーミスタＰＴＣ４（キュリー点Ｔｃ4 ＝２３０℃）で
はほぼ２０Ｖである。
【００１６】さらに、印加電圧が、第１サーミスタＰＴ
Ｃ１でのピーク値をやや超えた４Ｖ程度以下の範囲で
は、第２〜第４サーミスタＰＴＣ２〜ＰＴＣ４に流れる
電流は、第１サーミスタＰＴＣ１に流れる電流よりも小
さい。この間、第２〜第４サーミスタＰＴＣ２〜ＰＴＣ
４はそれぞれキュリー点に達しておらず、したがって、
これらに流れる電流は各室温時での抵抗値にほぼ依存す
る。そして、これらの室温抵抗は、第１サーミスタＰＴ
Ｃ１よりもキュリー点が高いほど、順次大きなものとな
っているため、上記のように、第１サーミスタＰＴＣ１
がピーク電流をやや超えるまで、この第１サーミスタＰ
ＴＣ１に流れる電流値よりも小さなものに抑えられる。
Ｃ１でのピーク値をやや超えた４Ｖ程度以下の範囲で
は、第２〜第４サーミスタＰＴＣ２〜ＰＴＣ４に流れる
電流は、第１サーミスタＰＴＣ１に流れる電流よりも小
さい。この間、第２〜第４サーミスタＰＴＣ２〜ＰＴＣ
４はそれぞれキュリー点に達しておらず、したがって、
これらに流れる電流は各室温時での抵抗値にほぼ依存す
る。そして、これらの室温抵抗は、第１サーミスタＰＴ
Ｃ１よりもキュリー点が高いほど、順次大きなものとな
っているため、上記のように、第１サーミスタＰＴＣ１
がピーク電流をやや超えるまで、この第１サーミスタＰ
ＴＣ１に流れる電流値よりも小さなものに抑えられる。
【００１７】また、第２サーミスタＰＴＣ２にピーク電
流が流れる５Ｖ前後の電圧が印加されるときには、上記
同様に、これよりも室温抵抗の高い第３・第４サーミス
タＰＴＣ３・ＰＴＣ４に流れる電流は、第２サーミスタ
ＰＴＣ２に流れるピーク電流よりも小さく、かつ、第１
サーミスタＰＴＣ１に流れる電流も、これが、キュリー
点を超えて電流減少領域にあるために、第２サーミスタ
ＰＴＣ２でのピーク電流よりも小さくなっている。同様
に、印加電圧が１０Ｖ前後では、第３サーミスタＰＴＣ
３に流れる電流が他の素子に比べて最大となり、また、
２０Ｖ程度を超えると、第４サーミスタＰＴＣ４に流れ
る電流が最大となっている。
流が流れる５Ｖ前後の電圧が印加されるときには、上記
同様に、これよりも室温抵抗の高い第３・第４サーミス
タＰＴＣ３・ＰＴＣ４に流れる電流は、第２サーミスタ
ＰＴＣ２に流れるピーク電流よりも小さく、かつ、第１
サーミスタＰＴＣ１に流れる電流も、これが、キュリー
点を超えて電流減少領域にあるために、第２サーミスタ
ＰＴＣ２でのピーク電流よりも小さくなっている。同様
に、印加電圧が１０Ｖ前後では、第３サーミスタＰＴＣ
３に流れる電流が他の素子に比べて最大となり、また、
２０Ｖ程度を超えると、第４サーミスタＰＴＣ４に流れ
る電流が最大となっている。
【００１８】このように、４種のサーミスタＰＴＣ１〜
ＰＴＣ４への印加電圧が互いに同一のときの電流の大小
を比べると、最大電流が流れる素子は、特に印加電圧が
ほぼ２Ｖから３０Ｖ程度までの範囲においては、サーミ
スタＰＴＣ１からＰＴＣ２・ＰＴＣ３・ＰＴＣ４へと各
ピーク部の連なり領域で順次切換わり、そして、この連
なり領域での各ピーク電流値は、１２０〜１５０ｍＡ程
度の範囲内にそれぞれ位置するものとなっている。
ＰＴＣ４への印加電圧が互いに同一のときの電流の大小
を比べると、最大電流が流れる素子は、特に印加電圧が
ほぼ２Ｖから３０Ｖ程度までの範囲においては、サーミ
スタＰＴＣ１からＰＴＣ２・ＰＴＣ３・ＰＴＣ４へと各
ピーク部の連なり領域で順次切換わり、そして、この連
なり領域での各ピーク電流値は、１２０〜１５０ｍＡ程
度の範囲内にそれぞれ位置するものとなっている。
【００１９】次に、上記の４種のサーミスタＰＴＣ１〜
ＰＴＣ４を並列接続したときの特性について、初めに、
キュリー点の最も低い第１サーミスタＰＴＣ１と、最も
高い第４サーミスタＰＴＣ４とを、図３に示すように互
いに並列に接続し、直流可変電源５を用いて上記同様に
測定した結果について説明する。
ＰＴＣ４を並列接続したときの特性について、初めに、
キュリー点の最も低い第１サーミスタＰＴＣ１と、最も
高い第４サーミスタＰＴＣ４とを、図３に示すように互
いに並列に接続し、直流可変電源５を用いて上記同様に
測定した結果について説明する。
【００２０】このときのＩ−Ｖ特性の測定結果を図４に
示しており、この特性曲線は、図２における第１サーミ
スタＰＴＣ１と第４サーミスタＰＴＣ４との個々の特性
曲線の算術的な重ね合わせにはなっておらず、各ピーク
部分を単純に連続させたような形状となっていることが
わかる。つまり、ほぼ５Ｖ以下の範囲では、第１サーミ
スタＰＴＣ１に比べて、前述したように、第４サーミス
タＰＴＣ４の抵抗値が充分大きいので、この第４サーミ
スタＰＴＣ４は動作していないのとほぼ同様であり、第
１サーミスタＰＴＣ１のＩ−Ｖ特性が支配的となる。こ
のため、第１サーミスタＰＴＣ１の特性曲線におけるピ
ーク部にほぼ相当する形状のピーク部が、第１・第４サ
ーミスタＰＴＣ１・ＰＴＣ４の並列接続構成の場合にも
現れている。
示しており、この特性曲線は、図２における第１サーミ
スタＰＴＣ１と第４サーミスタＰＴＣ４との個々の特性
曲線の算術的な重ね合わせにはなっておらず、各ピーク
部分を単純に連続させたような形状となっていることが
わかる。つまり、ほぼ５Ｖ以下の範囲では、第１サーミ
スタＰＴＣ１に比べて、前述したように、第４サーミス
タＰＴＣ４の抵抗値が充分大きいので、この第４サーミ
スタＰＴＣ４は動作していないのとほぼ同様であり、第
１サーミスタＰＴＣ１のＩ−Ｖ特性が支配的となる。こ
のため、第１サーミスタＰＴＣ１の特性曲線におけるピ
ーク部にほぼ相当する形状のピーク部が、第１・第４サ
ーミスタＰＴＣ１・ＰＴＣ４の並列接続構成の場合にも
現れている。
【００２１】一方、印加電圧が１５Ｖ程度を超えると、
温度がキュリー点Ｔｃ1 を超えている第１サーミスタＰ
ＴＣ１を流れる電流は電圧の増加と共に急激に低下する
ため、第４サーミスタＰＴＣ４のＩ−Ｖ特性が支配的と
なって、第１サーミスタＰＴＣ１には殆ど影響されな
い。このため、第４サーミスタＰＴＣ４の特性曲線にお
けるピーク部にほぼ相当する形状のピーク部が、第１・
第４サーミスタＰＴＣ１・ＰＴＣ４の並列接続構成の場
合にも現れている。しかも、両ピーク部間の印加電圧範
囲（５Ｖ〜１５Ｖ）においても、両サーミスタＰＴＣ１
・ＰＴＣ４の個々の特性曲線の算術的な重ね合わせには
ならず、図２における両特性曲線を、その交点付近で単
純に連ねたような特性曲線となっている。したがって、
この場合、３〜４０Ｖ程度の電圧範囲内では、両ピーク
部分を連ねた特性曲線に沿って、電流値は、８０〜１５
０ｍＡ程度の変動範囲内に保持される。
温度がキュリー点Ｔｃ1 を超えている第１サーミスタＰ
ＴＣ１を流れる電流は電圧の増加と共に急激に低下する
ため、第４サーミスタＰＴＣ４のＩ−Ｖ特性が支配的と
なって、第１サーミスタＰＴＣ１には殆ど影響されな
い。このため、第４サーミスタＰＴＣ４の特性曲線にお
けるピーク部にほぼ相当する形状のピーク部が、第１・
第４サーミスタＰＴＣ１・ＰＴＣ４の並列接続構成の場
合にも現れている。しかも、両ピーク部間の印加電圧範
囲（５Ｖ〜１５Ｖ）においても、両サーミスタＰＴＣ１
・ＰＴＣ４の個々の特性曲線の算術的な重ね合わせには
ならず、図２における両特性曲線を、その交点付近で単
純に連ねたような特性曲線となっている。したがって、
この場合、３〜４０Ｖ程度の電圧範囲内では、両ピーク
部分を連ねた特性曲線に沿って、電流値は、８０〜１５
０ｍＡ程度の変動範囲内に保持される。
【００２２】上記のように、２種の正特性サーミスタＰ
ＴＣ１・ＰＴＣ４を並列接続した場合のＩ−Ｖ特性が、
各素子における個々の特性曲線のピーク部分を単純に連
ねたものとなることは、上記の第１・第４サーミスタＰ
ＴＣ１・ＰＴＣ４に、さらにこれらの間のキュリー点お
よび室温抵抗を有する前記第２・第３正特性サーミスタ
ＰＴＣ２・ＰＴＣ３を並列に接続した構成の前記定電流
回路１においても同様に得られ、この定電流回路１のＩ
−Ｖ特性を、図５に示している。すなわち、この場合に
も、Ｉ−Ｖ特性は、図２における個々の特性曲線のう
ち、各印加電圧での最大電流値を与える点を順次連ね、
したがって、各ピーク部においては、第１サーミスタＰ
ＴＣ１のピーク部から第２・第３・第４サーミスタＰＴ
Ｃ２・ＰＴＣ３・ＰＴＣ４の各ピーク部を順次連ねて得
られる形状にほぼ合致するものとなっている。このよう
なＩ−Ｖ特性を有する定電流回路１では、３〜４０Ｖ程
度の電圧範囲において、電流変動範囲はおよそ１２０〜
１６０ｍＡであって、さらに、電流が安定化している。
ＴＣ１・ＰＴＣ４を並列接続した場合のＩ−Ｖ特性が、
各素子における個々の特性曲線のピーク部分を単純に連
ねたものとなることは、上記の第１・第４サーミスタＰ
ＴＣ１・ＰＴＣ４に、さらにこれらの間のキュリー点お
よび室温抵抗を有する前記第２・第３正特性サーミスタ
ＰＴＣ２・ＰＴＣ３を並列に接続した構成の前記定電流
回路１においても同様に得られ、この定電流回路１のＩ
−Ｖ特性を、図５に示している。すなわち、この場合に
も、Ｉ−Ｖ特性は、図２における個々の特性曲線のう
ち、各印加電圧での最大電流値を与える点を順次連ね、
したがって、各ピーク部においては、第１サーミスタＰ
ＴＣ１のピーク部から第２・第３・第４サーミスタＰＴ
Ｃ２・ＰＴＣ３・ＰＴＣ４の各ピーク部を順次連ねて得
られる形状にほぼ合致するものとなっている。このよう
なＩ−Ｖ特性を有する定電流回路１では、３〜４０Ｖ程
度の電圧範囲において、電流変動範囲はおよそ１２０〜
１６０ｍＡであって、さらに、電流が安定化している。
【００２３】このように、特性の異なる複数のサーミス
タＰＴＣ１〜ＰＴＣ４を並列に接続することによって、
所定の印加電圧範囲に対して定電流回路として機能させ
ることが可能であり、しかも、この構成では、印加電圧
が所定の範囲を超えて過電圧となるような場合には、全
てのサーミスタＰＴＣ１〜ＰＴＣ４がキュリー点を超え
て高抵抗となることによって、出力電流の増加が抑えら
れる。このため、過電流防止のために、専用の回路を別
途付設する必要がないので、構成が簡単になり、これに
よって、より安価な定電流回路として構成することがで
きる。このような回路によって、電圧が変動し易い地域
で使用される機器の保護、および電圧が不所望に変動す
る事故に対する機器の保護を行うことができる。
タＰＴＣ１〜ＰＴＣ４を並列に接続することによって、
所定の印加電圧範囲に対して定電流回路として機能させ
ることが可能であり、しかも、この構成では、印加電圧
が所定の範囲を超えて過電圧となるような場合には、全
てのサーミスタＰＴＣ１〜ＰＴＣ４がキュリー点を超え
て高抵抗となることによって、出力電流の増加が抑えら
れる。このため、過電流防止のために、専用の回路を別
途付設する必要がないので、構成が簡単になり、これに
よって、より安価な定電流回路として構成することがで
きる。このような回路によって、電圧が変動し易い地域
で使用される機器の保護、および電圧が不所望に変動す
る事故に対する機器の保護を行うことができる。
【００２４】なお、上記のような正特性サーミスタＰＴ
Ｃ１〜ＰＴＣ４としては、図６に示すラジアルタイプの
素子や、図７に示すチップタイプの素子等、任意の外形
形状の素子を採用して構成することが可能である。
Ｃ１〜ＰＴＣ４としては、図６に示すラジアルタイプの
素子や、図７に示すチップタイプの素子等、任意の外形
形状の素子を採用して構成することが可能である。
【００２５】
【発明の効果】本発明の定電流回路は、以上のように、
複数の正特性サーミスタ素子が互いに並列に接続され、
これら正特性サーミスタ素子は、相互にキュリー点が異
なると共にキュリー点の高い素子ほど室温抵抗が大きい
構成である。
複数の正特性サーミスタ素子が互いに並列に接続され、
これら正特性サーミスタ素子は、相互にキュリー点が異
なると共にキュリー点の高い素子ほど室温抵抗が大きい
構成である。
【００２６】それゆえ、過電流防止機能をも具備する定
電流回路を簡単な構成で、また、より安価に製作するこ
とができるという効果を奏する。
電流回路を簡単な構成で、また、より安価に製作するこ
とができるという効果を奏する。
【図１】本発明の一実施例における定電流回路を示すも
のであって、同図（ａ）は上記定電流回路を介装して構
成される電気回路の模式図、同図（ｂ）は上記定電流回
路を構成する正特性サーミスタ素子の各抵抗−温度特性
を示すグラフである。
のであって、同図（ａ）は上記定電流回路を介装して構
成される電気回路の模式図、同図（ｂ）は上記定電流回
路を構成する正特性サーミスタ素子の各抵抗−温度特性
を示すグラフである。
【図２】上記各正特性サーミスタ素子の個々の電流−電
圧特性の測定結果を示すグラフである。
圧特性の測定結果を示すグラフである。
【図３】上記正特性サーミスタ素子のうちの第１・第４
正特性サーミスタ素子を互いに並列に接続した場合の電
流−電圧特性を測定するときの回路図である。
正特性サーミスタ素子を互いに並列に接続した場合の電
流−電圧特性を測定するときの回路図である。
【図４】上記第１・第４正特性サーミスタ素子を互いに
並列に接続した場合の電流−電圧特性の測定結果を示す
グラフである。
並列に接続した場合の電流−電圧特性の測定結果を示す
グラフである。
【図５】上記第１・第４正特性サーミスタ素子にさらに
特性の異なる第２・第３正特性サーミスタ素子を互いに
並列に接続して構成された上記定電流回路の電流−電圧
特性の測定結果を示すグラフである。
特性の異なる第２・第３正特性サーミスタ素子を互いに
並列に接続して構成された上記定電流回路の電流−電圧
特性の測定結果を示すグラフである。
【図６】上記各正特性サーミスタ素子として各々ラジア
ルタイプの形状部品を用いた第１形態の定電流回路の模
式図である。
ルタイプの形状部品を用いた第１形態の定電流回路の模
式図である。
【図７】上記各正特性サーミスタ素子として各々チップ
タイプの形状部品を用いた第２形態の定電流回路を示す
ものであって、同図（ａ）は平面図、同図（ｂ）は正面
図である。
タイプの形状部品を用いた第２形態の定電流回路を示す
ものであって、同図（ａ）は平面図、同図（ｂ）は正面
図である。
１ 定電流回路 ＰＴＣ１〜ＰＴＣ４ サーミスタ（正特性サーミスタ
素子）
素子）
Claims (1)
- 【請求項１】複数の正特性サーミスタ素子が互いに並列
に接続され、これら正特性サーミスタ素子は、相互にキ
ュリー点が異なると共にキュリー点の高い素子ほど室温
抵抗が大きいことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4967592A JPH05250054A (ja) | 1992-03-06 | 1992-03-06 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4967592A JPH05250054A (ja) | 1992-03-06 | 1992-03-06 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250054A true JPH05250054A (ja) | 1993-09-28 |
Family
ID=12837753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4967592A Pending JPH05250054A (ja) | 1992-03-06 | 1992-03-06 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250054A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207940A (ja) * | 2006-01-31 | 2007-08-16 | Sanyo Electric Co Ltd | 保護素子とこの保護素子を備えるパック電池 |
| JP2019061791A (ja) * | 2017-09-25 | 2019-04-18 | 東芝ライテック株式会社 | 車両用照明装置、および車両用灯具 |
-
1992
- 1992-03-06 JP JP4967592A patent/JPH05250054A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007207940A (ja) * | 2006-01-31 | 2007-08-16 | Sanyo Electric Co Ltd | 保護素子とこの保護素子を備えるパック電池 |
| JP2019061791A (ja) * | 2017-09-25 | 2019-04-18 | 東芝ライテック株式会社 | 車両用照明装置、および車両用灯具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316080A (en) | Temperature control devices | |
| EP0084156A1 (de) | Kollektorloser Gleichstrommotor | |
| US4142115A (en) | Semiconductor device with a thermal protective device | |
| US5231371A (en) | Overcurrent protection circuit | |
| US4052624A (en) | Ramp and pedestal control circuit | |
| CN108134381B (zh) | 过压保护电路、方法及电子设备 | |
| JPH05250054A (ja) | 定電流回路 | |
| US4792877A (en) | Electric motor armature current control circuit | |
| JPH05275999A (ja) | パワーデバイスの駆動保護回路 | |
| EP0304196B1 (en) | Electric motor armature current control circuit | |
| CA1138546A (en) | Ptc resistor with symmetrical-joined connections | |
| JP4800478B2 (ja) | バッファ回路 | |
| EP0750447B1 (de) | Schaltungsanordnung zur Zündung einer Leuchtstofflampe | |
| JP2001061285A (ja) | コンデンサ誘導電動機の始動装置 | |
| US4099508A (en) | Ignition system | |
| JP3772516B2 (ja) | 電流制限回路 | |
| JPS6242484Y2 (ja) | ||
| JPH06165496A (ja) | コンデンサ分圧回路 | |
| DE2741186C3 (de) | Elektrische Schaltung, durch die die Spannung an einem Verbraucher nach dem Einschalten verzögert ansteigt | |
| KR100666188B1 (ko) | 고전압용 프라세오디미아계 산화아연 바리스터 및 그 제조방법 | |
| JPS6214683Y2 (ja) | ||
| JP3199177B2 (ja) | 過電流保護素子の駆動方法 | |
| JPS6242485Y2 (ja) | ||
| KR20060011309A (ko) | 디스프로시아가 첨가된 프라세오디미아계 산화아연바리스터 및 그 제조 방법 | |
| JPH01287901A (ja) | 複合ｐｔｃサーミスタ |