JPH05242057A - Method for starting multi-processor system - Google Patents
Method for starting multi-processor systemInfo
- Publication number
- JPH05242057A JPH05242057A JP4041722A JP4172292A JPH05242057A JP H05242057 A JPH05242057 A JP H05242057A JP 4041722 A JP4041722 A JP 4041722A JP 4172292 A JP4172292 A JP 4172292A JP H05242057 A JPH05242057 A JP H05242057A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- cpu
- read
- processing unit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は複数の中央処理装置を備
えたマルチプロセッサシステムに係わり、特にその起動
方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiprocessor system having a plurality of central processing units, and more particularly to a start-up system thereof.
【０００２】[0002]
【従来の技術】近年のコンピュータシステムは高速化、
多機能化が進み、複数のプロセッサ（以下、ＣＰＵと呼
ぶ）を搭載して処理を分担するいわゆるマルチプロセッ
サシステムも一般的になっている。このようなシステム
においては、従来、例えば特開昭５４−３７６４６号及
び特開昭５８−１８４６５６号公報に示されているよう
に、起動時に各ＣＰＵがなすべき一連の処理を記述した
イニシャルローダプログラム（以下、ブートローダと呼
ぶ）を、各ＣＰＵごとに実装されたリードオンリメモリ
（以下、ＲＯＭと呼ぶ）に書き込んでおき、起動時にこ
れを実行することによりディスク装置等からオペレーテ
ィングシステム（以下、ＯＳと呼ぶ）を自己のメモリ内
に読み込むようになっていた。2. Description of the Related Art Recent computer systems have become faster,
As the number of functions has increased, so-called multiprocessor systems in which a plurality of processors (hereinafter referred to as CPUs) are mounted to share the processing have become common. In such a system, conventionally, an initial loader program describing a series of processes to be executed by each CPU at the time of start-up, as disclosed in, for example, JP-A-54-37646 and JP-A-58-184656. (Hereinafter referred to as a boot loader) is written in a read-only memory (hereinafter referred to as ROM) mounted for each CPU, and by executing this at the time of booting, an operating system (hereinafter referred to as OS) Call) was read into its own memory.
【０００３】[0003]
【発明が解決しようとする課題】このように、従来のシ
ステム起動方式では、各ＣＰＵごとにブートローダ格納
用のＲＯＭを実装していたので、ＲＯＭ実装用のソケッ
トやＲＯＭ制御回路が必要となり、ＲＯＭ実装時の高さ
が高くなったり、ＲＯＭ制御回路のスペースが必要であ
った。このため、近年のランダムアクセスメモリ（以
下、ＲＡＭと呼ぶ）の大容量化に伴うＲＡＭの実装面積
の減少にもかかわらず、回路全体としての小型化が困難
であり、また、低消費電力化、及び製造工程の簡素化を
図れないという問題があった。As described above, in the conventional system start-up method, the ROM for storing the boot loader is mounted for each CPU, so that the socket for mounting the ROM and the ROM control circuit are required. The height at the time of mounting was high, and the space for the ROM control circuit was required. For this reason, it is difficult to reduce the size of the entire circuit despite the decrease in the mounting area of the RAM due to the increase in the capacity of the random access memory (hereinafter, referred to as RAM) in recent years. Also, there is a problem that the manufacturing process cannot be simplified.
【０００４】また、ブートローダをＲＯＭに格納してい
たことから、システムのバージョンアップや周辺装置の
増設等を行う場合にはＲＯＭの交換作業が必要となるた
め、ブートローダの更新に手間がかかり、事実上ユーザ
側での機能アップはできないという問題があった。Further, since the boot loader is stored in the ROM, it is necessary to replace the ROM when the system version is upgraded or peripheral devices are added. Therefore, it takes a lot of time to update the boot loader. There was a problem that the functions could not be upgraded on the upper user side.
【０００５】この発明は、かかる課題を解決するために
なされたもので、ブートローダの格納に要するスペース
を削減し、かつシステムのバージョンアップに柔軟に対
応し得るマルチプロセッサシステムの起動方式を提供す
ることを目的とする。The present invention has been made to solve the above problems, and provides a start-up method for a multiprocessor system which can reduce the space required for storing a boot loader and can flexibly cope with system version upgrades. With the goal.
【０００６】[0006]
【課題を解決するための手段】請求項１記載の発明に係
るマルチプロセッサシステムの起動方式は、複数の中央
処理装置と、各中央処理装置ごとに設けられた書込み読
出しメモリと、各中央処理装置についてのオペレーティ
ングシステムを格納するディスク装置等の二次記憶装置
とを備えたマルチプロセッサシステムにおいて、前記複
数の中央処理装置のうち一の中央処理装置についての
み、電源投入時にシステムのブートを行うイニシャルロ
ーダプログラムを格納した読出し専用メモリを設けると
ともに、他の各中央処理装置用のイニシャルローダプロ
グラムを二次記憶装置に格納しておき、システム起動に
際し、一の中央処理装置は読出し専用メモリ内のイニシ
ャルローダプログラムを実行することにより、二次記憶
装置内のイニシャルローダプログラムをそれぞれ対応す
る各書込み読出しメモリに転送して、各中央処理装置に
リセット信号を送出するとともに、二次記憶装置から自
己用のオペレーティングシステムをロードする一方、他
の中央処理装置では、リセット信号に応じて対応する書
込み読出しメモリに格納されたイニシャルローダプログ
ラムに従い二次記憶装置からそれぞれ自己用のオペレー
ティングシステムをロードするようにしたものである。According to a first aspect of the present invention, there is provided a multiprocessor system start-up method comprising a plurality of central processing units, a write / read memory provided for each central processing unit, and each central processing unit. In a multiprocessor system including a secondary storage device such as a disk device for storing the operating system, an initial loader for booting the system when only one central processing unit among the plurality of central processing units is turned on. A read-only memory storing the program is provided, and an initial loader program for each of the other central processing units is stored in the secondary storage device.When the system is started, one central processing unit is the initial loader in the read-only memory. By executing the program, the initials in the secondary storage device The master program is transferred to each corresponding read / write memory, a reset signal is sent to each central processing unit, and its own operating system is loaded from the secondary storage device. In accordance with the initial loader program stored in the corresponding writing / reading memory, the respective operating systems are loaded from the secondary storage device.
【０００７】請求項２記載の発明に係るマルチプロセッ
サシステムの起動方式は、それぞれが書込み読出しメモ
リとデータ転送制御部とを備えた複数の中央処理装置か
らなるマルチプロセッサシステムにおいて、複数の中央
処理装置のうち一の中央処理装置についてのみ、電源投
入時にシステムのブートを行うイニシャルローダプログ
ラムを格納した読出し専用メモリと、各中央処理装置用
のイニシャルローダプログラム及びオペレーティングシ
ステムを格納するディスク装置等の二次記憶装置とを設
け、システム起動に際し、一の中央処理装置は、読出し
専用メモリ内のイニシャルローダプログラムを実行する
ことにより、二次記憶装置内の他の中央処理装置用のイ
ニシャルローダプログラムを自己の書込み読出しメモリ
に読み出し、この読み出したイニシャルローダプログラ
ムをデータ転送制御部により対応する中央処理装置用の
書込み読出しメモリに転送したのち、該中央処理装置に
リセット信号を送出するとともに、二次記憶装置から自
己用のオペレーティングシステムを自己用書込み読出し
メモリにロードし、他の各中央処理装置は、リセット信
号に応じて自己の書込み読出しメモリに格納されたイニ
シャルローダプログラムを実行することにより、一の中
央処理装置に対してオペレーティングシステムの転送を
要求し、この要求を受けた一の中央処理装置は、要求元
の中央処理装置用のオペレーティングシステムを二次記
憶装置から自己の書込み読出しメモリに読み出し、この
読み出したオペレーティングシステムをデータ転送制御
部により要求元の中央処理装置の書込み読出しメモリに
転送するようにしたものである。According to a second aspect of the present invention, there is provided a multiprocessor system start-up method, wherein the multiprocessor system comprises a plurality of central processing units each having a write / read memory and a data transfer control unit. For only one of the central processing units, a read-only memory that stores an initial loader program that boots the system when the power is turned on, and a secondary device such as a disk device that stores the initial loader program and operating system for each central processing unit. A storage device is provided, and one central processing unit executes the initial loader program in the read-only memory when the system is activated, thereby executing the initial loader program for another central processing unit in the secondary storage device. Write to read memory and read The transferred initial loader program is transferred by the data transfer control unit to the corresponding writing / reading memory for the central processing unit, and then a reset signal is sent to the central processing unit, and at the same time, the secondary storage unit executes its own operating system. An operating system for one central processing unit by loading it into its own writing / reading memory, and each of the other central processing units executing the initial loader program stored in its own writing / reading memory in response to the reset signal. Requesting the transfer of the data, the one central processing unit receiving this request reads the operating system for the requesting central processing unit from the secondary storage device into its own write / read memory, and transfers the read operating system to the data. The control unit writes the requesting central processing unit In which was to be transferred to only read memory.
【０００８】[0008]
【作用】本発明に係るマルチプロセッサシステムの起動
方式では、複数の中央処理装置のうち１つの中央処理装
置についてのみ設けた読出し専用メモリに格納されたイ
ニシャルローダプログラムの実行により、他の中央処理
装置用のイニシャルローダプログラムが二次記憶装置か
ら各中央処理装置用の書込み読出しメモリに読み込ま
れ、これらの各イニシャルローダプログラムに従い各中
央処理装置のブートが行われる。In the multiprocessor system start-up method according to the present invention, by executing the initial loader program stored in the read-only memory provided for only one of the plurality of central processing units, the other central processing units are executed. For each central processing unit is read from the secondary storage device into the write / read memory for each central processing unit, and each central processing unit is booted according to each of these initial loader programs.
【０００９】[0009]
【実施例】以下実施例に基づき本発明を詳細に説明す
る。EXAMPLES The present invention will be described in detail based on the following examples.
【００１０】図１は、本発明の一実施例におけるシステ
ム起動方式を応用したマルチプロセッサシステムを表し
たものである。このシステムには、第１のＣＰＵ１１、
第２のＣＰＵ１２、及び第３のＣＰＵ１３が備えられ、
それぞれ所定の処理を分担して行うようになっている。
第１のＣＰＵ１１は、バス３１によりＲＯＭ１５、ＲＡ
Ｍ２１、データ転送制御部３４に接続されるほか、ディ
スク制御部３２を介してディスク装置３３に接続されて
いる。FIG. 1 shows a multiprocessor system to which a system starting method according to an embodiment of the present invention is applied. The system includes a first CPU 11,
A second CPU 12 and a third CPU 13 are provided,
Each of them is designed to share a predetermined process.
The first CPU 11 uses the bus 31 to read the ROM 15, RA
In addition to being connected to the M21 and the data transfer control unit 34, it is also connected to the disk device 33 via the disk control unit 32.
【００１１】ＲＯＭ１５には、第１のＣＰＵ１１用のブ
ートローダが格納されており、システムの電源投入によ
りブートを行うようになっている。ＲＡＭ２１は、ディ
スク装置３３に格納された自ＣＰＵ用のＯＳ２７（図
２）やアプリケーションプログラムを格納するほか、デ
ィスク装置３３から読み出した第２のＣＰＵ１２、第３
のＣＰＵ１３用のブートローダ２５、２６を一旦格納す
るためのものである。このＲＡＭ２１に格納されたブー
トローダは、データ転送制御部３４の制御の下に、ＲＡ
Ｍ２２−１またはＲＡＭ２３−１にＤＭＡ転送されるよ
うになっている。A boot loader for the first CPU 11 is stored in the ROM 15, and boots when the system power is turned on. The RAM 21 stores the OS 27 (FIG. 2) for its own CPU and the application program stored in the disk device 33, and the second CPU 12 and the third CPU 12 read from the disk device 33.
This is for temporarily storing the boot loaders 25 and 26 for the CPU 13. The boot loader stored in the RAM 21 is controlled by the RA under the control of the data transfer control unit 34.
DMA transfer is performed to the M22-1 or the RAM 23-1.
【００１２】なお、ＲＯＭ１５は、ＲＡＭ２１のアドレ
ス空間の一部に割り当てられ、第１のＣＰＵ１１のリセ
ット時のスタートベクタはＲＯＭ１５の先頭アドレスに
設定されている。The ROM 15 is assigned to a part of the address space of the RAM 21, and the start vector at the time of resetting the first CPU 11 is set to the head address of the ROM 15.
【００１３】ディスク装置３３には、図２に示すよう
に、セクタアドレスＢ１２、Ｂ１３を先頭とする領域に
それぞれ第２のＣＰＵ１２及び第３のＣＰＵ１３用のブ
ートローダ２５、２６が格納され、また、セクタアドレ
スＯ１１、Ｏ１２、Ｏ１３を先頭とする領域にそれぞれ
第１のＣＰＵ１１用のオペーレティングシステム（以
下、ＯＳと呼ぶ）２７、第２のＣＰＵ１２用のＯＳ２
８、第３のＣＰＵ１３用のＯＳ２９が格納されている。As shown in FIG. 2, the disk device 33 stores boot loaders 25 and 26 for the second CPU 12 and the third CPU 13, respectively, in areas starting from sector addresses B 12 and B 13. , An operating system (hereinafter referred to as OS) 27 for the first CPU 11 and an OS 2 for the second CPU 12 in areas beginning with sector addresses O 11 , O 12 , and O 13 , respectively.
8. The OS 29 for the third CPU 13 is stored.
【００１４】第２のＣＰＵ１２は、バス３５によりＲＡ
Ｍ２２−１、ＲＡＭ２２−２、及びデータ転送制御部３
６に接続されている。ＲＡＭ２２−１とＲＡＭ２２−２
は連続したアドレス空間に割り当てられ、第２のＣＰＵ
１２のリセット時のスタートベクタはＲＡＭ２２−１の
先頭アドレスに設定されている。ここに、ＲＡＭ２２−
１は第２のＣＰＵ１２用のブートローダ２５（図２）を
格納するためのものであり、ＲＡＭ２２−２は第２のＣ
ＰＵ１２用のＯＳ２８（同図）やアプリケーションプロ
グラム等を格納するためのものである。The second CPU 12 uses the bus 35 for RA
M22-1, RAM22-2, and data transfer control unit 3
Connected to 6. RAM22-1 and RAM22-2
Is assigned to a contiguous address space and the second CPU
The start vector at the time of resetting 12 is set to the head address of the RAM 22-1. Here, RAM22-
1 is for storing the boot loader 25 (FIG. 2) for the second CPU 12, and the RAM 22-2 is for the second C
It is for storing the OS 28 (the same figure) for the PU 12 and application programs.
【００１５】同様に、第３のＣＰＵ１３は、バス３７に
よりＲＡＭ２３−１、ＲＡＭ２３−２、及びデータ転送
制御部３８に接続されている。ＲＡＭ２３−１とＲＡＭ
２３−２は連続したアドレス空間に割り当てられ、第３
のＣＰＵ１３のリセット時のスタートベクタはＲＡＭ２
３−１の先頭アドレスに設定されている。ここに、ＲＡ
Ｍ２３−１は第３のＣＰＵ１３用のブートローダ２６
（図２）を格納するためのものであり、ＲＡＭ２３−２
は第３のＣＰＵ１３用のＯＳ２９（同図）や、アプリケ
ーションプログラム等を格納するためのものである。Similarly, the third CPU 13 is connected to the RAM 23-1, RAM 23-2, and the data transfer control unit 38 by the bus 37. RAM23-1 and RAM
23-2 is assigned to a contiguous address space, and the third address
RAM2 is the start vector when the CPU 13 is reset
It is set to the top address of 3-1. Where RA
M23-1 is the boot loader 26 for the third CPU 13.
RAM 23-2 for storing (FIG. 2)
Is for storing the OS 29 (FIG. 3) for the third CPU 13, application programs, and the like.
【００１６】データ転送制御部３４、３６、３８はそれ
ぞれＤＭＡ（ダイレクトメモリアクセス）機能を有し、
データ転送路１６を介して相互にデータや各種制御信号
のほかＣＰＵ１２、１３のリセット信号を転送できるよ
うになっている。The data transfer control units 34, 36 and 38 each have a DMA (Direct Memory Access) function,
Data and various control signals as well as reset signals of the CPUs 12 and 13 can be transferred to each other via the data transfer path 16.
【００１７】以上のような構成のマルチプロセッサシス
テムの起動時の動作を説明する。ここではまず図３とと
もに第１のＣＰＵ１１の動作を説明する。The operation at startup of the multiprocessor system having the above-mentioned configuration will be described. First, the operation of the first CPU 11 will be described with reference to FIG.
【００１８】システムの電源を投入すると、第１のＣＰ
Ｕ１１がＲＯＭ１５に格納されたブートローダに従って
ブートを行う。すなわち、まずＲＡＭ２１のチェックサ
ムのチェック等の自己診断を行い（図３ステップＳ１０
１）、データ転送制御部３４内のＤＭＡレジスタ（図示
せず）等の周辺ハード回路のチェックを行う（ステップ
Ｓ１０２）。そして、ディスク装置３３の回転が定常状
態になったのち、その診断のための命令によりディスク
装置３３のチェックを行う。When the power of the system is turned on, the first CP
U11 boots according to the boot loader stored in the ROM 15. That is, first, self-diagnosis such as checking the checksum of the RAM 21 is performed (step S10 in FIG. 3).
1), peripheral hardware circuits such as a DMA register (not shown) in the data transfer control unit 34 are checked (step S102). Then, after the rotation of the disk device 33 reaches a steady state, the disk device 33 is checked by an instruction for the diagnosis.
【００１９】この結果が正常であった場合（ステップＳ
１０３；Ｙ）、第１のＣＰＵ１１はディスク装置３３か
ら第２のＣＰＵ１２用のブートローダ２５（図２）をＲ
ＡＭ２１に一旦読み込んだのち（ステップＳ１０４）、
これをデータ転送制御部３４の制御により第２のＣＰＵ
１２のＲＡＭ２２−１に転送するとともに（ステップＳ
１０５）、第２のＣＰＵ１２に対してリセット信号を送
出する（ステップＳ１０６）。If this result is normal (step S
103; Y), the first CPU 11 loads the boot loader 25 (FIG. 2) for the second CPU 12 from the disk device 33 to R.
Once read into AM21 (step S104),
The data is transferred to the second CPU under the control of the data transfer control unit 34.
12 to the RAM 22-1 (step S
105), and sends a reset signal to the second CPU 12 (step S106).
【００２０】次に、第１のＣＰＵ１１は、ディスク装置
３３から第３のＣＰＵ１３用のブートローダ２６（図
２）をＲＡＭ２１に一旦読み込んだのち（ステップＳ１
０７）、これをデータ転送制御部３４の制御により第３
のＣＰＵ１３のＲＡＭ２３−１に転送するとともに（ス
テップＳ１０８）、第３のＣＰＵ１３に対してリセット
信号を送出する（ステップＳ１０９）。Next, the first CPU 11 once loads the boot loader 26 (FIG. 2) for the third CPU 13 from the disk device 33 into the RAM 21 (step S1).
07), which is controlled by the data transfer control unit 34
The CPU 13 sends the reset signal to the RAM 23-1 of the CPU 13 (step S108) and sends the reset signal to the third CPU 13 (step S109).
【００２１】次に、第１のＣＰＵ１１は自ＣＰＵ用のＯ
Ｓ２７をディスク装置３３からＲＡＭ２１のＯＳ用エリ
アにロードし（ステップＳ１１０）、このＯＳ２７に制
御を渡す（ステップＳ１１１）。これにより、ＲＯＭ１
５内のブートローダによる第１のＣＰＵ１１のブート動
作が終了する。Next, the first CPU 11 operates as an O for its own CPU.
S27 is loaded from the disk device 33 into the OS area of the RAM 21 (step S110), and control is passed to this OS 27 (step S111). This allows ROM1
The boot operation of the first CPU 11 by the boot loader in 5 is completed.
【００２２】一方、図４に示すように、第１のＣＰＵ１
１からのリセット信号を受けた第２のＣＰＵ１２は、Ｒ
ＡＭ２２−１に格納されたブートローダ２５に従いブー
トを行う。すなわち、第１のＣＰＵ１１の場合と同様
に、まずＲＡＭ２２−１、２２−２のチェックサムのチ
ェック等の自己診断を行い（図４ステップＳ２０１）、
データ転送制御部３６内のＤＭＡレジスタ（図示せず）
等の周辺ハード回路のチェックを行う（ステップＳ２０
２）。その後、第２のＣＰＵ１２は、自ＣＰＵ用のＯＳ
２８をディスク装置３３からＲＡＭ２２−２内のＯＳ用
エリアにロードし（ステップＳ２０３）、このＯＳ２８
に制御を渡す（ステップＳ２０４）。これにより、ＲＡ
Ｍ２２−１内のブートローダによる第２のＣＰＵ１２の
ブート動作が終了する。なお、第３のＣＰＵ１３につい
ても同様で、ＲＡＭ２３−１に格納されたブートローダ
に従いブートを行うが、ここでは説明を省略する。On the other hand, as shown in FIG. 4, the first CPU 1
When the second CPU 12 receives the reset signal from
Booting is performed according to the boot loader 25 stored in the AM 22-1. That is, as in the case of the first CPU 11, first, self-diagnosis such as checking the checksums of the RAMs 22-1 and 22-2 is performed (step S201 in FIG. 4),
DMA register (not shown) in the data transfer control unit 36
Check peripheral hardware circuits such as (step S20)
2). After that, the second CPU 12 uses the OS for its own CPU.
28 is loaded from the disk device 33 into the OS area in the RAM 22-2 (step S203).
Control is passed to (step S204). This makes RA
The boot operation of the second CPU 12 by the boot loader in M22-1 ends. The third CPU 13 is similarly booted according to the boot loader stored in the RAM 23-1, but the description is omitted here.
【００２３】なお、本実施例では、第２のＣＰＵ１２及
び第３のＣＰＵ１３用のブートローダをディスクから自
己のＲＡＭに読み込むこととしたが、これらのＣＰＵが
第１のＣＰＵ１１と同じ動作をするシステムにおいて
は、ＲＯＭ１５に格納された第１のＣＰＵ１１用のブー
トローダを直接自己のＲＡＭにコピーするようにしても
よい。In this embodiment, the boot loaders for the second CPU 12 and the third CPU 13 are read from the disk into its own RAM, but in a system in which these CPUs operate in the same manner as the first CPU 11. Alternatively, the boot loader for the first CPU 11 stored in the ROM 15 may be directly copied to its own RAM.
【００２４】図５は、本発明の第２の実施例におけるシ
ステム起動方式を応用したマルチプロセッサシステムを
表したものである。この図で、第１の実施例（図１）と
同一部分には同一の符号を付し、適宜説明を省略する。FIG. 5 shows a multiprocessor system to which the system starting method according to the second embodiment of the present invention is applied. In this figure, the same parts as those in the first embodiment (FIG. 1) are designated by the same reference numerals, and the description thereof will be omitted as appropriate.
【００２５】このシステムには、第１のＣＰＵ１１、第
２のＣＰＵ１２、第３のＣＰＵ１３が備えられ、それぞ
れ所定の処理を分担して行うようになっている。第１の
ＣＰＵ１１は、ローカルバス４５により自ＣＰＵ用のＯ
Ｓを格納するためのＲＡＭ２１、及びメモリ管理部（Ｍ
ＭＵ）４１に接続されている。メモリ管理部４１は、ロ
ーカルバス４５と共通バス４０との間のバス信号の違
い、例えばビット幅やクロックタイミングの違い等を吸
収するためのもので、内部にキャッシュメモリ及びその
制御回路（図示せず）を有している。第２のＣＰＵ１２
及び第３のＣＰＵ１３についても同様の接続構成となっ
ている。This system is provided with a first CPU 11, a second CPU 12, and a third CPU 13, which are designed to share predetermined processing. The first CPU 11 uses the local bus 45 to provide O for its own CPU.
RAM 21 for storing S, and memory management unit (M
MU) 41. The memory management unit 41 is for absorbing a difference in bus signal between the local bus 45 and the common bus 40, such as a difference in bit width and clock timing, and has a cache memory and its control circuit (not shown) inside. Have). Second CPU 12
Also, the third CPU 13 has the same connection configuration.
【００２６】共通バス４０には、第１のＣＰＵ１１用の
ブートローダを格納したＲＯＭ１５、及びＲＡＭで構成
される共通メモリ４５が接続されるとともに、ディスク
制御部３２を介してディスク装置３３が接続されてい
る。A ROM 15 storing a boot loader for the first CPU 11 and a common memory 45 composed of a RAM are connected to the common bus 40, and a disk device 33 is connected via a disk control unit 32. There is.
【００２７】共通メモリ４５は、第２のＣＰＵ１２用の
ブートローダ２５を格納するためのＲＡＭ２２−１、及
び第３のＣＰＵ１３用のブートローダ２６を格納するた
めのＲＡＭ２３−１を含んでいる。ここに、ＲＯＭ１
５、ＲＡＭ２２−１、ＲＡＭ２３−１は一連のアドレス
空間に割り当てられており、これらの各エリアの先頭ア
ドレスにそれぞれ第１のＣＰＵ１１、第２のＣＰＵ１
２、及び第３のＣＰＵ１３のリセット時のスタートベク
タが設定されている。The common memory 45 includes a RAM 22-1 for storing the boot loader 25 for the second CPU 12 and a RAM 23-1 for storing the boot loader 26 for the third CPU 13. ROM1 here
5, RAM 22-1, RAM 23-1 are assigned to a series of address spaces, and the first CPU 11 and the second CPU 1 are assigned to the head addresses of these areas, respectively.
The start vector for resetting the second and third CPUs 13 is set.
【００２８】ディスク装置３３には、第１の実施例（図
２）の場合と同様、第２のＣＰＵ１２及び第３のＣＰＵ
１３用のブートローダ２５、２６が格納されるととも
に、第１〜第３のＣＰＵ１１〜１３用のＯＳ２７〜２９
がそれぞれ格納されている。As in the case of the first embodiment (FIG. 2), the disk device 33 has a second CPU 12 and a third CPU 12.
The boot loaders 25 and 26 for 13 are stored, and the OSs 27 to 29 for the first to third CPUs 11 to 13 are stored.
Are stored respectively.
【００２９】以上のような構成のマルチプロセッサシス
テムの起動時の動作を図６とともに説明する。The operation at the time of starting the multiprocessor system having the above configuration will be described with reference to FIG.
【００３０】システムの電源を投入すると、第１のＣＰ
Ｕ１１はＲＯＭ１５に格納されたブートローダに従って
ブートを行う。すなわち、まずＲＡＭ２１のチェックサ
ムのチェック等の自己診断を行い（図６ステップＳ３０
１）、メモリ管理部４１等の周辺ハード回路のチェック
を行う（ステップＳ３０２）。そして、ディスク装置３
３の回転が定常状態になったのち、その診断のための命
令によりディスクのチェックを行う。When the system is turned on, the first CP
U11 boots according to the boot loader stored in the ROM 15. That is, first, self-diagnosis such as checking the checksum of the RAM 21 is performed (step S30 in FIG. 6).
1) The peripheral hardware circuits such as the memory management unit 41 are checked (step S302). And the disk device 3
After the rotation of No. 3 reaches a steady state, the disk is checked by an instruction for the diagnosis.
【００３１】この結果が正常であった場合（ステップＳ
３０３；Ｙ）、第１のＣＰＵ１１はディスク装置３３か
ら第２のＣＰＵ１２用のブートローダ２５（図２）をＲ
ＡＭ２２−１に読み込んだのち（ステップＳ３０４）、
第２のＣＰＵ１２に対してリセット信号を送出する（ス
テップＳ３０５）。If this result is normal (step S
303; Y), the first CPU 11 loads the boot loader 25 (FIG. 2) for the second CPU 12 from the disk device 33.
After reading into AM22-1 (step S304),
A reset signal is sent to the second CPU 12 (step S305).
【００３２】次に、第１のＣＰＵ１１は、ディスク装置
３３から第３のＣＰＵ１３用のブートローダ２６（図
２）を共通メモリ４５のＲＡＭ２３−１に読み込んだの
ち（ステップＳ１０６）、第３のＣＰＵ１３に対してリ
セット信号を送出する（ステップＳ３０７）。Next, the first CPU 11 loads the boot loader 26 (FIG. 2) for the third CPU 13 from the disk device 33 into the RAM 23-1 of the common memory 45 (step S106), and then loads the third CPU 13 with the boot loader 26. A reset signal is sent out to it (step S307).
【００３３】この後、第１のＣＰＵ１１は、自ＣＰＵ用
のＯＳ２７をディスク装置３３からＲＡＭ２１のＯＳ用
エリアにロードし（ステップＳ３０８）、このＯＳ２７
に制御を渡す（ステップＳ３０９）。これにより、ＲＯ
Ｍ１５内のブートローダによる第１のＣＰＵ１１のブー
ト動作が終了する。After that, the first CPU 11 loads the OS 27 for its own CPU from the disk device 33 into the OS area of the RAM 21 (step S308), and this OS 27
Control is passed to (step S309). This makes RO
The boot operation of the first CPU 11 by the boot loader in M15 is completed.
【００３４】一方、第１のＣＰＵ１１からのリセット信
号を受けた第２のＣＰＵ１２、及び第３のＣＰＵ１３
は、共通メモリ４５内のＲＡＭ２２−１、及びＲＡＭ２
３−１にそれぞれ格納されたブートローダ２５、２６に
従い、第１の実施例（図４）に示したものと同様の手順
でブートを行う。On the other hand, the second CPU 12 and the third CPU 13 which have received the reset signal from the first CPU 11
Are RAM 22-1 and RAM 2 in the common memory 45.
According to the boot loaders 25 and 26 stored in 3-1 respectively, boot is performed by the same procedure as that shown in the first embodiment (FIG. 4).
【００３５】このようにして、第１のＣＰＵ１１による
ＲＯＭ１５内のブートローダの実行から始まり、第２の
ＣＰＵ１２及び第３のＣＰＵ１３のブートが順次行われ
ることとなる。In this way, starting from the execution of the boot loader in the ROM 15 by the first CPU 11, the second CPU 12 and the third CPU 13 are booted sequentially.
【００３６】なお、第２の実施例では、ＲＯＭ１５を共
通バス４０に接続することとしたが、第１のＣＰＵ１１
のローカルバス４５に接続するようにしてもよい。Although the ROM 15 is connected to the common bus 40 in the second embodiment, the first CPU 11
It may be connected to the local bus 45.
【００３７】[0037]
【発明の効果】以上説明したように、本発明によれば、
複数の中央処理装置のうち１つの中央処理装置について
のみ読出し専用メモリを設け、これに格納したイニシャ
ルローダプログラムの実行により、他の中央処理装置用
のイニシャルローダプログラムが二次記憶装置から各中
央処理装置用の書込み読出しメモリに読み込み、これら
の各イニシャルローダプログラムに従い各中央処理装置
のブートを行うこととしたので、多数の中央処理装置を
有するマルチプロセッサシステムにおいても、読出し専
用メモリを１つだけ実装すればよい。このため、回路全
体として小型化、低消費電力化、製造工程の簡素化を図
ることができるという効果がある。As described above, according to the present invention,
A read-only memory is provided only for one of the plurality of central processing units, and by executing the initial loader program stored therein, the initial loader programs for the other central processing units are transferred from the secondary storage device to each central processing unit. Since the central processing unit is booted according to these initial loader programs by reading into the writing / reading memory for the device, only one read-only memory is implemented even in a multiprocessor system having a large number of central processing units. do it. Therefore, there is an effect that the entire circuit can be downsized, the power consumption can be reduced, and the manufacturing process can be simplified.
【００３８】また、システムのバージョンアップや周辺
装置の増設等を行う場合でも、読出し専用メモリの内容
を更新する必要がなく、二次記憶装置内のイニシャルロ
ーダプログラムのみを修正すればよいので、ユーザ側で
の機能アップも容易であり、システムのバージョンアッ
プに柔軟に対応することができるという効果もある。Further, even when the system version is upgraded or peripheral devices are added, it is not necessary to update the contents of the read-only memory, and only the initial loader program in the secondary storage device needs to be modified. It is easy to upgrade the functions on the side, and there is also the effect that it is possible to flexibly deal with system version upgrades.
【図１】本発明の第１の実施例におけるシステム起動方
式を応用したマルチプロセッサシステムを示すブロック
図である。FIG. 1 is a block diagram showing a multiprocessor system to which a system starting method according to a first embodiment of the present invention is applied.
【図２】このマルチプロセッサシステムのディスク装置
の内容を示す説明図である。FIG. 2 is an explanatory diagram showing contents of a disk device of this multiprocessor system.
【図３】このシステム起動方式における第１のＣＰＵの
動作内容を説明するための流れ図である。FIG. 3 is a flowchart for explaining the operation content of the first CPU in this system startup method.
【図４】このシステム起動方式における他のＣＰＵの動
作内容を説明するための流れ図である。FIG. 4 is a flowchart for explaining the operation contents of another CPU in this system startup method.
【図５】本発明の第２の実施例におけるシステム起動方
式を応用したマルチプロセッサシステムを示すブロック
図である。FIG. 5 is a block diagram showing a multiprocessor system to which a system starting method according to a second embodiment of the present invention is applied.
【図６】このシステム起動方式における第１のＣＰＵの
動作内容を説明するための流れ図である。FIG. 6 is a flowchart for explaining the operation content of the first CPU in this system startup method.
１１ 第１のＣＰＵ １２ 第２のＣＰＵ １３ 第３のＣＰＵ １５ ＲＯＭ ２２−１，２２−２，２３−１，２３−２ ＲＡＭ ３３ ディスク装置 11 first CPU 12 second CPU 13 third CPU 15 ROM 22-1, 22-2, 23-1, 23-2 RAM 33 disk device
Claims (2)
ごとに設けられた書込み読出しメモリと、各中央処理装
置についてのオペレーティングシステムを格納するディ
スク装置等の二次記憶装置とを備えたマルチプロセッサ
システムにおいて、 前記複数の中央処理装置のうち一の中央処理装置につい
てのみ、電源投入時にシステムのブートを行うイニシャ
ルローダプログラムを格納した読出し専用メモリを設け
るとともに、 他の各中央処理装置用のそれぞれのイニシャルローダプ
ログラムを前記二次記憶装置に格納しておき、 システム起動に際し、前記一の中央処理装置は前記読出
し専用メモリ内のイニシャルローダプログラムを実行す
ることにより、前記二次記憶装置内のイニシャルローダ
プログラムをそれぞれ対応する前記各書込み読出しメモ
リに転送して、各中央処理装置にリセット信号を送出す
るとともに、前記二次記憶装置から自己用のオペレーテ
ィングシステムをロードし、 他の中央処理装置は、前記リセット信号に応じて対応す
る書込み読出しメモリに格納されたイニシャルローダプ
ログラムに従い前記二次記憶装置からそれぞれ自己用の
オペレーティングシステムをロードすることを特徴とす
るマルチプロセッサシステムの起動方式。1. A multi-processor comprising a plurality of central processing units, a write / read memory provided for each central processing unit, and a secondary storage device such as a disk device for storing an operating system for each central processing unit. In the processor system, only one of the plurality of central processing units is provided with a read-only memory that stores an initial loader program for booting the system when the power is turned on, and each of the other central processing units is provided with a read-only memory. The initial loader program of the above is stored in the secondary storage device, and when the system is started, the one central processing unit executes the initial loader program in the read-only memory to thereby initialize the internal storage device of the secondary storage device. Each of the writing and reading corresponding to the loader program Then, a reset signal is sent to each central processing unit and at the same time, an operating system for its own is loaded from the secondary storage device, and another central processing unit writes correspondingly in response to the reset signal. A starting method for a multiprocessor system, characterized in that a respective operating system is loaded from the secondary storage device in accordance with an initial loader program stored in a read memory.
転送制御部とを備えた複数の中央処理装置からなるマル
チプロセッサシステムにおいて、 前記複数の中央処理装置のうち一の中央処理装置につい
てのみ、電源投入時にシステムのブートを行うイニシャ
ルローダプログラムを格納した読出し専用メモリと、各
中央処理装置用のイニシャルローダプログラム及びオペ
レーティングシステムを格納するディスク装置等の二次
記憶装置とを設け、 システム起動に際し、前記一の中央処理装置は、前記読
出し専用メモリ内のイニシャルローダプログラムを実行
することにより、前記二次記憶装置内の他の中央処理装
置用のイニシャルローダプログラムを自己の書込み読出
しメモリに読み出し、この読み出したイニシャルローダ
プログラムを前記データ転送制御部により対応する中央
処理装置用の書込み読出しメモリに転送したのち、該中
央処理装置にリセット信号を送出するとともに、前記二
次記憶装置から自己用のオペレーティングシステムを自
己用書込み読出しメモリにロードし、 他の各中央処理装置は、前記リセット信号に応じて自己
の書込み読出しメモリに格納されたイニシャルローダプ
ログラムを実行することにより、前記一の中央処理装置
に対してオペレーティングシステムの転送を要求し、 この要求を受けた前記一の中央処理装置は、要求元の中
央処理装置用のオペレーティングシステムを前記二次記
憶装置から自己の書込み読出しメモリに読み出し、この
読み出したオペレーティングシステムをデータ転送制御
部により要求元の中央処理装置の書込み読出しメモリに
転送することを特徴とするマルチプロセッサシステムの
起動方式。2. A multiprocessor system comprising a plurality of central processing units each having a write / read memory and a data transfer control unit, wherein only one central processing unit among the plurality of central processing units is turned on. A read-only memory that stores an initial loader program for booting the system and a secondary storage device such as a disk device that stores the initial loader program and operating system for each central processing unit are provided, and at the time of system startup, one of the above The central processing unit executes the initial loader program in the read-only memory to read the initial loader program for another central processing unit in the secondary storage device into its own write / read memory, and the read initials. The loader program Data is transferred to the corresponding write / read memory for the central processing unit by the data transfer control unit, and then a reset signal is sent to the central processing unit, and the operating system for the self is changed from the secondary storage device to the write / read memory for the self. Each of the other central processing units requests the one central processing unit to transfer the operating system by executing the initial loader program stored in its own write / read memory in response to the reset signal. Upon receipt of this request, the one central processing unit reads the operating system for the requesting central processing unit from the secondary storage device into its own write / read memory, and the read operating system is used by the data transfer control unit. To the write / read memory of the requesting central processing unit. A multiprocessor system start-up method characterized by sending.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041722A JPH05242057A (en) | 1992-02-27 | 1992-02-27 | Method for starting multi-processor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041722A JPH05242057A (en) | 1992-02-27 | 1992-02-27 | Method for starting multi-processor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05242057A true JPH05242057A (en) | 1993-09-21 |
Family
ID=12616314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4041722A Pending JPH05242057A (en) | 1992-02-27 | 1992-02-27 | Method for starting multi-processor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05242057A (en) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0691649A3 (en) * | 1994-06-06 | 1996-03-06 | Fujitsu Ltd | Disk apparatus |
| WO2002077826A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| WO2002077845A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| WO2002077848A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| JP2004078979A (en) * | 2001-03-22 | 2004-03-11 | Sony Computer Entertainment Inc | Method and system for data processing in processor |
| US6715067B1 (en) * | 1999-09-21 | 2004-03-30 | Intel Corporation | Initializing a processor-based system from a non-volatile re-programmable semiconductor memory |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| JP2006202200A (en) * | 2005-01-24 | 2006-08-03 | Nec Corp | Portable terminal, multiprocessor system and program thereof |
| US7107407B2 (en) | 2002-10-09 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Arithmetic unit with reduced startup time and method of loading data |
| JP2007018071A (en) * | 2005-07-05 | 2007-01-25 | Nec Corp | Multiprocessor system, method for starting multiprocessor system, boot program and portable terminal |
| US7236998B2 (en) | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
| WO2008001671A1 (en) | 2006-06-27 | 2008-01-03 | Nec Corporation | Multiprocessor system and portable terminal using the same |
| US7318218B2 (en) | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
| JP2008046672A (en) * | 2006-08-10 | 2008-02-28 | Sony Corp | Electronic equipment and starting method |
| US7389508B2 (en) | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
| US7415703B2 (en) | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
| US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
| US7475257B2 (en) | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
| US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
| US7549145B2 (en) | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
| US7765391B2 (en) | 2006-02-09 | 2010-07-27 | Nec Electronics Corporation | Multiprocessor system and boot-up method of slave system |
| JP2015103121A (en) * | 2013-11-27 | 2015-06-04 | 京セラドキュメントソリューションズ株式会社 | Electronic equipment |
| US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| WO2018042766A1 (en) * | 2016-08-30 | 2018-03-08 | 株式会社ソシオネクスト | Processing device, semiconductor integrated circuit and method for starting up semiconductor integrated circuit |
| JP2019505890A (en) * | 2015-12-15 | 2019-02-28 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | SoC hardware power-on initialization by dedicated processor |
| CN115665543A (en) * | 2022-11-04 | 2023-01-31 | 瑞芯微电子股份有限公司 | Method and apparatus for photographing image, electronic device, and storage medium |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153664A (en) * | 1986-08-29 | 1988-06-27 | Nippon Telegr & Teleph Corp <Ntt> | Program transfer system in decenralized function type multi-processor system |
| JPS63310060A (en) * | 1987-06-12 | 1988-12-19 | Yaskawa Electric Mfg Co Ltd | Multiprocessor system |
| JPH02238558A (en) * | 1989-03-13 | 1990-09-20 | Fujitsu Ltd | Boot system for parallel computer |
-
1992
- 1992-02-27 JP JP4041722A patent/JPH05242057A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153664A (en) * | 1986-08-29 | 1988-06-27 | Nippon Telegr & Teleph Corp <Ntt> | Program transfer system in decenralized function type multi-processor system |
| JPS63310060A (en) * | 1987-06-12 | 1988-12-19 | Yaskawa Electric Mfg Co Ltd | Multiprocessor system |
| JPH02238558A (en) * | 1989-03-13 | 1990-09-20 | Fujitsu Ltd | Boot system for parallel computer |
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963398A (en) * | 1994-06-06 | 1999-10-05 | Fujitsu Limited | Disk apparatus with voice coil motor |
| US6016547A (en) * | 1994-06-06 | 2000-01-18 | Fujitsu Limited | Data processing apparatus with program allocating section for selectively allocating programs in first and second memory |
| US6137646A (en) * | 1994-06-06 | 2000-10-24 | Fujitsu Limited | Disk apparatus using coincidence detection to generate variable sector pulses |
| EP0691649A3 (en) * | 1994-06-06 | 1996-03-06 | Fujitsu Ltd | Disk apparatus |
| US6715067B1 (en) * | 1999-09-21 | 2004-03-30 | Intel Corporation | Initializing a processor-based system from a non-volatile re-programmable semiconductor memory |
| JP2004252990A (en) * | 2001-03-22 | 2004-09-09 | Sony Computer Entertainment Inc | Computer processor and processing device |
| US6826662B2 (en) | 2001-03-22 | 2004-11-30 | Sony Computer Entertainment Inc. | System and method for data synchronization for a computer architecture for broadband networks |
| US6526491B2 (en) | 2001-03-22 | 2003-02-25 | Sony Corporation Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| JP2004078979A (en) * | 2001-03-22 | 2004-03-11 | Sony Computer Entertainment Inc | Method and system for data processing in processor |
| WO2002077845A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| KR100840113B1 (en) * | 2001-03-22 | 2008-06-20 | 가부시키가이샤 소니 컴퓨터 엔터테인먼트 | Processing modules for computer architecture for broadband networks |
| US6809734B2 (en) | 2001-03-22 | 2004-10-26 | Sony Computer Entertainment Inc. | Resource dedication system and method for a computer architecture for broadband networks |
| WO2002077848A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US8091078B2 (en) | 2001-03-22 | 2012-01-03 | International Business Machines Corporation | Dynamically partitioning processing across a plurality of heterogeneous processors |
| US7093104B2 (en) | 2001-03-22 | 2006-08-15 | Sony Computer Entertainment Inc. | Processing modules for computer architecture for broadband networks |
| US7392511B2 (en) | 2001-03-22 | 2008-06-24 | International Business Machines Corporation | Dynamically partitioning processing across plurality of heterogeneous processors |
| US7139882B2 (en) | 2001-03-22 | 2006-11-21 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| JP4489399B2 (en) * | 2001-03-22 | 2010-06-23 | 株式会社ソニー・コンピュータエンタテインメント | Data processing method and data processing system in processor |
| US7233998B2 (en) | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
| WO2002077826A1 (en) * | 2001-03-22 | 2002-10-03 | Sony Computer Entertainment Inc. | Memory protection system and method for computer architecture for broadband networks |
| US7107407B2 (en) | 2002-10-09 | 2006-09-12 | Matsushita Electric Industrial Co., Ltd. | Arithmetic unit with reduced startup time and method of loading data |
| US7549145B2 (en) | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
| US7389508B2 (en) | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
| US7318218B2 (en) | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
| US7415703B2 (en) | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
| US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
| US7475257B2 (en) | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
| US7496917B2 (en) | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
| US7236998B2 (en) | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
| US9183051B2 (en) | 2004-03-29 | 2015-11-10 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
| JP2006202200A (en) * | 2005-01-24 | 2006-08-03 | Nec Corp | Portable terminal, multiprocessor system and program thereof |
| JP2007018071A (en) * | 2005-07-05 | 2007-01-25 | Nec Corp | Multiprocessor system, method for starting multiprocessor system, boot program and portable terminal |
| US7765391B2 (en) | 2006-02-09 | 2010-07-27 | Nec Electronics Corporation | Multiprocessor system and boot-up method of slave system |
| US8255621B2 (en) | 2006-06-27 | 2012-08-28 | Nec Corporation | Multiprocessor system and portable terminal using the same |
| WO2008001671A1 (en) | 2006-06-27 | 2008-01-03 | Nec Corporation | Multiprocessor system and portable terminal using the same |
| JP2008046672A (en) * | 2006-08-10 | 2008-02-28 | Sony Corp | Electronic equipment and starting method |
| JP2015103121A (en) * | 2013-11-27 | 2015-06-04 | 京セラドキュメントソリューションズ株式会社 | Electronic equipment |
| JP2019505890A (en) * | 2015-12-15 | 2019-02-28 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | SoC hardware power-on initialization by dedicated processor |
| JP2022050405A (en) * | 2015-12-15 | 2022-03-30 | ザイリンクス インコーポレイテッド | Hardware power-on initialization soc through dedicated processor |
| WO2018042766A1 (en) * | 2016-08-30 | 2018-03-08 | 株式会社ソシオネクスト | Processing device, semiconductor integrated circuit and method for starting up semiconductor integrated circuit |
| JPWO2018042766A1 (en) * | 2016-08-30 | 2019-06-24 | 株式会社ソシオネクスト | PROCESSING APPARATUS, SEMICONDUCTOR INTEGRATED CIRCUIT, AND START-UP METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT |
| US10997298B2 (en) | 2016-08-30 | 2021-05-04 | Socionext Inc. | Processing apparatus, and semiconductor integrated circuit and boot method therefor |
| CN115665543A (en) * | 2022-11-04 | 2023-01-31 | 瑞芯微电子股份有限公司 | Method and apparatus for photographing image, electronic device, and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05242057A (en) | Method for starting multi-processor system | |
| JP3593241B2 (en) | How to restart the computer | |
| US5835760A (en) | Method and arrangement for providing BIOS to a host computer | |
| US8032740B2 (en) | Update in-use flash memory without external interfaces | |
| US20080010446A1 (en) | Portable apparatus supporting multiple operating systems and supporting method therefor | |
| US7711941B2 (en) | Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit | |
| US20180032349A1 (en) | Optimized UEFI Reboot Process | |
| US20070180223A1 (en) | Computer system and method of booting the system | |
| KR20010006749A (en) | Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use | |
| KR19980069757A (en) | Microprocessor and Multiprocessor Systems | |
| US6963970B2 (en) | System and method for executing a fast reset of a computer system | |
| US6405311B1 (en) | Method for storing board revision | |
| US6760827B2 (en) | Method and apparatus for accessing ROM PCI memory above 64 K | |
| US6748461B2 (en) | System and method for accessing a CMOS device in a configuration and power management system | |
| JPS5835295B2 (en) | Data transfer method in master-slave system | |
| CN113407247A (en) | Dual-system starting method based on multi-core processor | |
| JP4791792B2 (en) | Digital signal processor system and boot method thereof. | |
| JP2001256055A (en) | Program download system | |
| JPH03138753A (en) | Boot loader for multiprocessor system | |
| JPH09269896A (en) | Booting method for firm cpu | |
| JPH01130250A (en) | Memory transfer system | |
| JP2005056017A (en) | Information processor | |
| JP2005182811A (en) | System and method for supplying image file in computer system | |
| JPH0887481A (en) | Starting-up method for multiprocessor board | |
| JPH10275138A (en) | Multiprocessor system |