JPH05236455A - Motion vector detector for moving image - Google Patents

Motion vector detector for moving image

Info

Publication number
JPH05236455A
JPH05236455A JP7554392A JP7554392A JPH05236455A JP H05236455 A JPH05236455 A JP H05236455A JP 7554392 A JP7554392 A JP 7554392A JP 7554392 A JP7554392 A JP 7554392A JP H05236455 A JPH05236455 A JP H05236455A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
motion vector
means
pixel
pixel data
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7554392A
Other languages
Japanese (ja)
Inventor
Hideki Honma
英樹 本間
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To further simplify border conditions and arithmetic by accelerating a motion vector from two reference frames by a pipe-line processing.
CONSTITUTION: Pixel data 11 and 12 are respectively inputted from first and second storing means 101 and 102 for storing the pixel data of a block of which motion is to be detected and the pixel data of the search area of two reference frames to an arithmetic means 103. A total sum 13 of error absolute values to candidate vectors in the search areas is inputted to a comparing means 104 by the arithmetic means, the minimum value of the total sum 13 up to the current time is inputted to a minimum value storage register 105, and the candidate vector corresponding to the minimum value is stored in a motion vector storage register 106 by outputting a control signal 17. The candidate vector having the minimum value of the total sum is stored in the motion vector storage register and detected as the motion vector and by executing the similar processing, motion vector correpsonding to two reference frames are obtained at motion vector storage registers 106 and 106'.
COPYRIGHT: (C)1993,JPO&Japio

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は動画像の動きベクトル検出装置に関するものである。 The present invention relates to relates to a motion vector detecting device of a moving image.

【0002】 [0002]

【従来の技術】動画像の動きベクトルを検出する技術として、ブロックマッチングによる方法が良く知られている。 2. Description of the Related Art As a technique for detecting a motion vector of a moving image, it is well known methods by block matching. 図13に示す、被動きベクトル検出フレームJに対して、過去に現れた1枚の参照フレームIを基に動きベクトルを検出する場合、フレームIにはなかった画像がフレームJに新たに現れた場合には、新たに現れた部分には動き検出を施しても有用な結果が得られない。 13, with respect to the motion vector detection frame J, motion based on one reference frame I appeared in the past when detecting the vector, the image was not the frame I is newly appeared on the frame J case, no useful results were obtained by performing motion detection is newly appeared portion. この問題を解決するために、過去のフレームからの動きベクトル検出に加えて、フレームJより後に現れるフレームKを基にした動きベクトル検出も行なう、2枚の参照フレームに対してそれぞれ被動きベクトル検出フレームの動きベクトルを検出する方式がある。 To solve this problem, in addition to the motion vector detection from the past frame, the frame K also performs motion vector detection based on appearing after the frame J, respectively the motion vectors detected for the two reference frames there is a method of detecting a motion vector of the frame.

【0003】ブロックマッチングにより前記フレームJ [0003] The by block matching frame J
とフレームKを参照フレームとしてフレームIの動き検出を実現する装置については、「動画像の動き補償方式」特開昭62−213494号の中に説明がなされている。 And an apparatus for implementing the motion detection of frame I as a reference frame to frame K is described in JP 62-213494 "motion compensation system of the video" is made. 図14は動きベクトル検出装置を説明するものである。 Figure 14 illustrate the motion vector detecting device. ビデオ信号はフレームメモリ1に記憶され、フレームメモリ2,3,4に伝搬される。 The video signal is stored in the frame memory 1, it is propagated to the frame memory 2, 3 and 4. ここで、フレームメモリ1にフレームi+3が、フレームメモリ2にフレームi+2が、フレームメモリ3にフレームi+1が、 Here, the frame i + 3 in the frame memory 1, the frame memory 20 frame i + 2 is a frame i + 1 in the frame memory 3,
フレームメモリ4にフレームiが記憶されているとする。 Frame i is assumed to be stored in the frame memory 4. この構成を用いて動きベクトル検出器5,6によってフレームi+1とフレームi+2及びフレームi+1 Frame i + 1 and frame i + 2 and frame i + 1 by the motion vector detector 5 and 6 using the configuration
とフレームiの動きベクトルの検出を行なう。 And to detect the motion vector of the frame i. この動きベクトル検出装置は、画像に物体の重なりがあり、物体が見え隠れする場合においても有効に機能し得る動画像の動き補償の提供を実現している。 The motion vector detecting device, an image may overlap object is realized to provide motion compensation of a moving image may also function effectively in a case where the object is glimpses.

【0004】 [0004]

【発明が解決しようとする課題】従来の、ブロックマッチング法による動きベクトル検出装置では、2枚の参照フレームに対する現フレームの動き検出には2つの動きベクトル検出手段を用いていた。 Conventional [0005] In accordance with the motion vector detecting device block matching method, the motion detection of the current frame with respect to two reference frames have used two motion vector detection means. そのため、装置規模が必然的に大きくなるという問題を生じる。 Therefore, there arises a problem that the apparatus scale is inevitably large.

【0005】本発明の第1の目的は装置規模を大きくすることなく、被動きベクトル検出フレームに関して参照フレームを2枚用いた動きベクトルの検出装置を提供することにある。 [0005] The first object of the present invention without increasing the apparatus size, to provide a detecting apparatus of motion vector using two reference frames with respect to the motion vector detection frame.

【0006】また、図12に示すような、被動きベクトル検出フレームの上下左右の境界ブロックAに関して動きベクトルを検出する場合、探索範囲Sにおける有効な探索範囲はTの部分だけになる。 Further, as shown in FIG. 12, when detecting a motion vector with respect to vertical and lateral boundary blocks A of the motion vector detection frame, effective search range in the search range S is only the portion of the T. このように、ブロックマッチングの際のマッチングをとる参照フレームの画素が、有効探索範囲T外の探索範囲Sの領域を含む場合、 Thus, if the pixels of the reference frame take the matching of the time of block matching, including the region of the effective search range T out of the search range S,
このときの動きベクトルは無効なものであり、ブロックマッチングの際のマッチングをとる参照フレームの画素が、全て有効探索範囲T内にある場合と同じ処理を行なうことは、動きベクトルの誤検出につながる。 Motion vector in this case are those invalid pixels of the reference frame take the matching of the time of block matching, to perform the same processing as if it is in any effective search range T leads to erroneous detection of a motion vector .

【0007】本発明の第2の目的は、無効な候補ベクトルを含むブロックに対する、動きベクトル検出において、動きベクトル検出結果が無効な候補ベクトルの選択を防ぐことにある。 A second object of the present invention, for the block containing invalid candidate vectors, the motion vector detection is to the motion vector detection result prevents the selection of an invalid candidate vectors.

【0008】 [0008]

【課題を解決するための手段】本発明に係わる第1の動画像の動きベクトル検出装置は、連続する複数フレームからなる動画像信号を、各画像フレームを複数個の画素からなる複数ブロックに分割し、個々のブロック内画像とそのブロックが属するフレームとは異なる参照フレームとのマッチング度を計算し、動画像の動きベクトルを推定する画像の動きベクトル検出装置であって、入力フレームのブロック内画素データを蓄える第1記憶手段と、2枚の参照フレーム画像に対する動きベクトル検出範囲を含む画素データを蓄える第2記憶手段と、前記第1の記憶手段に蓄えられたデータと前記第2の記憶手段に蓄えられたデータとの間でブロックマッチングを行ない、ブロック内画素の対応画素の誤差の絶対値の総和とマッチングの際の候 Means for Solving the Problems] The motion vector detection apparatus of the first moving picture according to the present invention, dividing a moving image signal comprising a plurality successive frames into blocks consisting each image frame from the plurality of pixels and, a motion vector detecting device of an image to calculate a matching degree between different reference frame, estimating a motion vector of a moving image to the individual blocks within the image and the block belongs frame, interblock-pixel of the input frame a first memory means for storing data, two second storage means for storing pixel data including the motion vector detection range with respect to the reference frame image, the first and the stored data in the storage means the second storage means performs block matching between the stored is data on, climate upon total matching of the absolute value of the error of a corresponding pixel block in the pixel ベクトルを出力する演算手段と、 Calculating means for outputting a vector,
前記演算手段が求める全ての候補ベクトルに対する前記誤差絶対値の総和を比較し最小値を判定する比較手段と、前記誤差絶対値の総和を格納するレジスタと、2枚の参照フレームの各々に対する前記最小値に対応する候補ベクトルを格納する2つのレジスタとからなることを特徴とする。 And comparing means for determining the minimum value comparing the sum of the error absolute values ​​for all the candidate vectors said calculating means obtains a register for storing the sum of the error absolute value, the minimum for each of two reference frames characterized by comprising the two registers for storing a candidate vector corresponding to the value.

【0009】本発明に係わる第2の動画像の動きベクトル検出装置は、前記ブロック内画素の対応画素の誤差の絶対値の総和を求める演算手段が、ブロックマッチングにおける被動き検出フレーム内画素と参照フレーム内画素との間の差分の絶対値の累算値と初期入力値のいずれかを選択する第1の選択手段と、前記第2の記憶手段から出力される複数個の画素データから1つの画素データを選択する第2の選択手段と入力を前記累算値と現フレーム内画素と前記第2の選択手段により選択された参照フレーム内画素として前記差分の絶対値を求め、前記差分の絶対値と前記累算値を加算することにより新たな累算値を出力するプロセッサエレメントを、被動きベクトル検出フレームの前記ブロックの1ラインの画素数(M)個直列に配置し [0009] The motion vector detection apparatus of the second moving image in accordance with the present invention, arithmetic means for obtaining the sum of the absolute value of the error of the corresponding pixels in the block pixel, and references the motion detection frame pixel in the block matching first selection means for selecting either the cumulative value and the initial input value of the absolute value of the difference between the frame pixel, a plurality of pixel data one output from the second storage means the absolute value of the difference as a second reference frame pixel selected selection means and the accumulated values ​​and the current frame pixel input by said second selecting means for selecting the pixel data, the absolute of the difference the processor element to output a new accumulated value by adding the value and the accumulated value, and arranged in a number of lines of pixels (M) number series of the blocks of the motion vector detection frame 第M番めの前記プロセッサエレメントの出力値を0または複数クロック遅延し出力するプロセッサスライスを1または複数個有し、前記プロセッサスライスを複数個有する場合は、前記プロセッサスライスの出力を新たな前記プロセッサスライスの入力に接続することで複数個直列に配置し、最後に配置された前記プロセッサスライスの出力を前記第1の選択手段及びM買いプロセッサスライスを通過することにより作成される前記誤差の絶対値の総和を出力とする演算手段と、前記誤差の絶対値の総和を格納する複数個のレジスタとからなり、さらに全ての前記プロセッサエレメントに対する前記第2の選択手段への各入力データを各々共通とすることを特徴とする。 The output value of the processor elements of the M-th has 1 or more 0 or more clock delayed processor slices for outputting, when having a plurality of said processor slices, a new said processor output of the processor slice arranged in a plurality of series by connecting the input of the slice, the absolute value of the error created by the last place the output of the processor slice passing through the first selection means and M buying processor slices calculating means for the summation and output consists of a plurality of registers for storing the sum of the absolute value of the error, and further common each respective input data to all of the processor the relative element second selection means characterized in that it.

【0010】本発明に係わる第3の動画像の動きベクトル検出装置は、前記第2の記憶手段において、データのビット幅を2倍に持ち隣合う2画素分の画素データに1 [0010] The motion vector detection apparatus of the third moving picture according to the present invention, in the second storage means, the bit width of the data to the two pixels of the pixel data adjacent have doubled 1
つのアドレスを与え、前記第2の記憶手段からの出力後に、奇数カラム画素と偶数カラム画素に2分割し、いずれかの画素に画素遅延手段を施すことを特徴とする。 One of the given address, after an output from said second storage means, and divided into odd column pixels and the even column pixels, and characterized by applying pixel delay means to one of the pixels.

【0011】本発明に係わる第4の動画像の動きベクトル検出装置は、前方向予測画像(以下P画像)において前方向のみの動きベクトル検出を行なう動作をし、かつ両方向予測画像(以下B画像)に関しては前方向と逆方向の動きベクトル検出を行なうために、P画像とB画像における動作を適応的に切替える動きベクトル検出方式決定手段を有することを特徴とする。 [0011] The motion vector detection apparatus of the fourth moving picture according to the present invention, the operation for motion vector detection in the forward only in a forward prediction image (hereinafter P picture), and bidirectional prediction image (hereinafter B picture to do forward and backward motion vector detection with respect to), characterized by having a motion vector detecting method determination means for switching the operation of the P and B images adaptively.

【0012】本発明に係わる第5の動画像の動きベクトル検出装置は、前記P画像における動きベクトル検出において、前記第2の記憶手段に1枚の参照画像について探索範囲を変えた2つの捜索範囲内の画素データを格納し、被動きベクトル検出ブロックに対する動きベクトル検出を2つの探索範囲に関して行なうことにより、動きベクトル検出範囲を拡張することを特徴とする。 [0012] The motion vector detection apparatus of the fifth moving picture according to the present invention, the in motion vector detection in the P picture, the two search ranges with different search range for one reference picture in the second storage means storing the pixel data of the inner, by performing for two search range of motion vector detection with respect to the motion vector detection block, characterized by expanding the motion vector detection range.

【0013】本発明に係わる第6の動画像の動きベクトル検出装置は、低域通過フィルタを具備し、現フレーム内画素データは前記低域通過フィルタを施した後、第3 [0013] The motion vector detection apparatus of the sixth moving image according to the present invention comprises a low-pass filter, after the pixel data in the current frame which has been subjected to the low pass filter, third
の記憶手段及び動き検出手段へ出力され、前記動きベクトルの検出手段は、前記第2の記憶手段へ前記第3の記憶手段に格納された画素データを入力することにより動き検出の参照画像として低域通過画像を用いることを特徴とする。 Is output to the memory means and motion detecting means, detecting means of the motion vector is low as a reference image motion detection by inputting the pixel data stored in said third storage means to the second storage means characterized by using the pass image.

【0014】本発明に係わる第7の動画像の動きベクトル検出装置は、前記被動きベクトル検出ブロックが、画面の上下左右の境界に存在する場合の動きベクトル検出において、前記ブロックの候補ベクトルを選択する機能を、前記誤差最小値比較手段に有することを特徴とする。 [0014] The motion vector detection apparatus of the seventh moving image according to the present invention, the object motion vector detection block, the motion vector detection in the case where in the horizontal and vertical directions of the screen boundaries, selects a candidate vector of the block the function of, and having the minimum error value comparing means.

【0015】 [0015]

【作用】本発明は、上記した構成により、動画像の動きベクトル検出装置において前記第2の記憶手段に2つの参照フレーム内の捜索範囲内の画素データを格納することにより、2つの参照フレームを用いた動きベクトル検出が、マッチングを計算する演算手段が1つで済むうえ、参照するフレームを切替える際、前記第2の記憶手段の画素を入れ変えることなく行なうことができる。 DETAILED DESCRIPTION OF THE INVENTION The present invention, by the configuration described above, by storing the pixel data in the search area in the two reference frames in the second storage means in the motion vector detecting device of the moving picture, two reference frames motion vector detection using it, after which requires only one is calculating means for calculating a matching, when switching the reference frame, can be done without changing put pixel of the second storage means.

【0016】本発明の第2,3の動きベクトル検出装置においては、第1の記憶手段と第2の記憶手段のそれぞれに1またはn画素間引きした画素データを格納し、ブロックマッチングによる動きベクトル検出に特化したデータの出力タイミングを提案することにより1またはn [0016] In the second and third motion vector detecting device of the present invention stores the pixel data 1 or n pixel thinning to each of the first storage means and second storage means, the motion vector detection by block matching 1 or n by proposing the output timing of the data specific to
画素精度の動きベクトルの検出をパイプライン処理で高速に実現する。 The detection of a motion vector of the pixel accuracy to realize a high speed by pipeline processing.

【0017】特に第3の動きベクトル検出装置においては、参照フレーム内画素データがパイプライン処理のために同時刻に2個のデータが連続的に必要となる場合でも、画素データ供給のための処理時間のみを2倍にするという機能を、あるいは2個の画素データ供給手段を付加することなく参照フレームからの画像データの供給が可能となる。 [0017] Particularly in the third motion vector detecting device, even if the reference frame pixel data is two data continuously required at the same time for the pipeline processing, the processing for the pixel data supplied the function of the time only doubles, or the supply of image data from the reference frame without adding two pixel data supply means is made possible.

【0018】本発明の第4,5の動きベクトル検出装置において、被動きベクトル検出フレームの画像の種類がP画像かB画像であるかの識別機能を持つようにしたことにより、画像の種類に応じ、B画像の場合は、前方向予測のための参照フレーム内の探索範囲の画素データと逆方向予測のための参照フレーム内の探索範囲の画素データを、P画像の場合は、前方向予測のための参照フレーム内の2つの探索範囲の画素データを前記第2の記憶手段に格納させることにより、B画像に関しては両方向予測がP画像に関しては動きベクトル検出範囲を拡大した前方向予測が可能となる。 [0018] In the motion vector detection apparatus of the fourth and fifth of the present invention, by the type of the motion vector detection frame image is to have one of the identification function is P picture or B picture, the type of image depending, in the case of B picture, before the pixel data of the search range in the reference frame for the reference frame search range of the pixel data and the backward prediction for forward prediction, in the case of P picture, forward prediction by reference to store two search range of the pixel data in the frame in the second storage means for, with respect to B picture can forward prediction before bidirectional prediction of an enlarged motion vector detection range with respect to P picture to become. これにより、特にP画像に関してはフレーム間の動きが大きい場合も動き補償が可能となる。 Thus, even a motion compensation when the motion between frames is large is possible, particularly with respect to P picture.

【0019】本発明の第6の動きベクトル検出装置においては、被動き検出フレームの画素及び参照フレームの画素が間引かれて、一部分の画素を用いてブロックマッチングを行なっても、正確な動きベクトルが検出することができることと同時に、同じ探索範囲における第1の記憶手段と第2の記憶手段に格納するデータ量を大幅に減じ、装置規模を小さくすることが可能となる。 [0019] In a sixth motion vector detecting device of the present invention, are thinned out pixels of the pixel and the reference frame of the motion detection frame, it is subjected to block matching with a portion of the pixel, accurate motion vector There simultaneously with can be detected, reducing the amount of data stored in the first storage means and second storage means in the same search range greatly, it is possible to reduce the apparatus size.

【0020】さらに、低域フィルタ通過後のデータを第3の記憶手段に出力し、前記第2の記憶手段は第3の記憶手段からの画素データを、改めて低域通過フィルタ手段を施すことなく入力して、次以降の被動き検出フレームに対する低域通過フィルタを施した後の参照フレーム画素として使用することが可能となり、参照フレーム内画素データを前記第2の記憶手段へ格納する間の処理が簡略化される。 Furthermore, outputs data after passing through the low-pass filter in the third storage means, the second storage unit without the pixel data from the third storage means, subjected again low-pass filter means process between type, it is possible to use as a reference frame pixel after applying a low-pass filter with respect to the motion detection frame of the next subsequent storing the reference frame pixel data to said second storage means It is simplified.

【0021】被動きベクトル検出フレームの被ブロックマッチング領域が、画像の上下左右の境界に存在する場合、ある候補ベクトルに関しては、図12に示すようにマッチングをとる時の参照フレームの被マッチング領域はUのようになり、領域U全体が、画像領域に含まれなくなる場合が生じる。 [0021] the block matching region of the motion vector detection frame, if present in the vertical and horizontal boundaries of the image, with respect to some candidate vectors, the matching area of ​​the reference frame when taking matching as shown in FIG. 12 It looks like U, the entire area U is, if not included in the image area may occur.

【0022】この時の候補ベクトルは意味のないものであり、如何なる場合も、この候補ベクトルは検出結果の動きベクトルとなってはならない。 [0022] The candidate vectors at this time are those meaningless, in any case, the candidate vector must not become a motion vector of the detection result.

【0023】本発明の第7の動きベクトル検出装置において、意味のない候補ベクトルに対する前記誤差の絶対値の総和を、前記比較手段へ出力させない機能を有することで、動きベクトルの誤検出による画質劣化を防ぐ。 [0023] In the seventh motion vector detecting device of the present invention, the sum of the absolute value of the error for no candidate vector meaningful to have a function that does not output to the comparison means, the image quality deterioration due to erroneous detection of a motion vector prevent.

【0024】 [0024]

【実施例】第1の動画像の動きベクトル検出装置を図1 DETAILED DESCRIPTION FIG. 1 a motion vector detection apparatus of the first moving image
を用いて説明する。 It will be described with reference to. 第1の記憶手段101に被動きベクトル検出フレームの動きベクトル検出対象ブロック内画素データ11を、第2の記憶手段102に2枚の参照フレームの探索領域の画素データ12を格納する。 The motion vector detection target block pixel data 11 in the motion vector detection frame in the first storage unit 101 stores the pixel data 12 of the search area of ​​the two reference frames in the second storage unit 102. 前記第1の記憶手段に格納された画素データ11と、前記第2 And pixel data 11 stored in the first storage means, the second
の記憶手段に格納された中の第1の参照フレームの画素データ12′から、演算手段103は1つの候補ベクトルに関してブロックマッチングを行ない候補ベクトルに関する誤差の絶対値の総和13を比較手段104に出力する。 Pixel data 12 'of the first reference frame in which is stored in the storage means, calculating means 103 outputs the sum 13 of the absolute value of the error for the candidate vectors performs block matching to the comparator 104 for one candidate vectors to.

【0025】比較手段104では、よりマッチング度が高い、すなわち前記総和13が最小値格納レジスタの値16よりも小さければ最小値格納レジスタ105に総和13を出力し、さらに動きベクトル格納レジスタ106 [0025] In comparing means 104, more high matching level, i.e. outputs the sum 13 to the minimum value storage register 105 if the sum 13 is smaller than the value 16 of minimum value storage register, further motion vector storage register 106
のデータをこの候補ベクトルに書き換え格納する。 The data for rewrite stored in the candidate vector.

【0026】この処理を全ての候補ベクトルに対して繰り返し行なうことによって、動きベクトル格納レジスタ106に最もマッチング度が高い動きベクトルが格納され、また最小値格納レジスタ105には最もマッチング度が高い動きベクトルに対する誤差の絶対値の総和の値が格納される。 [0026] By repeating this process for all the candidate vectors, the most matching degree is higher motion vector to the motion most matching degree is higher motion vector to the vector storage register 106 are stored and the minimum value storage register 105 the value of the sum of the absolute value of the error is stored for.

【0027】続いて、前記第1の記憶手段に格納された画素データと前記第2の記憶手段に格納された中の第2 [0027] Subsequently, a second in which is stored in the first of said second storage means with the stored pixel data in the storage means
の参照フレームの画素データを用い、さらに候補ベクトルを格納するレジスタを動きベクトル格納レジスタ10 Vector storage register 10 of the pixel data using the reference frames, motion register further stores candidate vectors
6′に変え、同様の手順で参照フレーム2に対する動きベクトルを検出する。 It changed to 6 ', and detects the motion vector for the reference frame 2 in the same procedure.

【0028】本発明に係わる第2,第3の動きベクトル検出装置を実現する一実施例を図1〜図6を用いて説明する。 The second according to the present invention, an example to realize the third motion vector detection apparatus will be described with reference to FIGS. 図2に示すように、被動き検出ブロックを4×4 As shown in FIG. 2, 4 × 4 to be motion detection block
画素、参照フレームの探索範囲を12×12画素とすることにより、候補ベクトルを図3の座標で示される9× Pixel, by the search range of the reference frame is 12 × 12 pixels, 9 × represented the candidate vector in the coordinates of Figure 3
9とした場合について説明する。 Description will be given of a case where a 9. ここでは、プロセッサスライスを1つで行なう場合について説明する。 Here, a case will be described of performing processor slices in one.

【0029】参照フレームの探索領域のブロックの画素データを前記第2の選択手段に送る方法を図4を用いて説明する。 [0029] The method of sending the second selection means the pixel data of the block in the search region of the reference frame will be described with reference to FIG. 1. 1. 左上の画素から下に向かって順に、探索範囲の向かって左から第1列目、第2列めの2つずつのデータ20 In order from the upper left pixel toward the bottom, first column from the left of the search range, the data 20 of each two of the second column
をそれぞれ同時に出力する。 Each output at the same time. ここで、プロセッサスライスの数が偶数個の時の実施例では前記第2の記憶手段1 Here, the second storage unit in the embodiment when the number of processors slices of even number 1
02において1つのデータの上位ビットを第1列の画素データ、下位ビットを第2列の画素データとして記憶することによって、24画素分のデータを12クロックで出力し、各データを図4のように上位ビットと下位ビットすなわち、奇数カラム画素データ21と偶数カラム画素データ22に分けることにより実現することもできる。 The upper bits of one data in the 02 first column of pixel data, by storing lower bits as the second column of pixel data, the data of 24 pixels is output in 12 clock, as shown in FIG. 4 each data upper bits and lower bits, or may be realized by separating the odd column pixel data 21 and the even column pixel data 22. 2. 2. 第1列、第2列の画素データを前記第2の選択手段120にそれぞれ参照画素データ21、参照画素データ22として送る。 First column, and sends the pixel data of the second column the second reference respectively to the selection means 120 pixel data 21, as the reference pixel data 22. 図5(a)に示すように、この動作においては、前記第2の選択手段102に送る前段で第2 Figure 5 (a), in this operation, the second in front sent to the second selecting means 102
列のデータに対してのみ画素遅延手段121により9画素遅延を行なっておく。 Previously performed nine pixels delayed by pixel delay means 121 only for columns of data. 3. 3. 第K列の画素データが第(K−1)列の9クロック遅延となる関係を満たすように第1列から第4列までのデータを1,2と同様の方法で前記第2の選択手段の第(K−1)列の画素データと第K列の画素データを前記端子21と前記端子22に出力する。 Pixel data of the K columns first (K-1) row of 9 clock delay to become so as to satisfy a relation the fourth column to the data the same way as 1 and 2 from the first row second selection means outputting a first (K-1) of the pixel data and the K columns of the row pixel data to the terminal 22 and the terminal 21. 4.3の動作の完了直後に、3の動作をデータを第2列から第5列の画素データとして同様に行なう。 Immediately after completion of the operation of 4.3, it is performed similarly to the operation of the 3 data as the fifth column of the pixel data from the second column. 5. 5. 第3列から第6列、第4列から第7列の順で4の動作を第9列から第12列のデータを送るまで続ける。 Sixth column from the third column, continued operation of the 4 ninth column in the order of the seventh column from the fourth column to send the data of the 12th column. 以上1から5に従って出力する画素データを4個の前記第2の選択手段120の全てに共通に入力する。 Input to common to all four of the second selection means 120 a pixel data to be output in accordance with 1 to 5 or more.

【0030】次に、被動きベクトル検出ブロックのデータを格納するレジスタ122へ格納するデータ内容について説明する。 Next, a description will be given of data contents to be stored in the register 122 which stores the data of the motion vector detection block. 連結されているプロセッサエレメント1 Processor element 1 is connected
23を先に処理の行なわれる方から順にPE 1 ,P PE 1, P 23 from those who performed earlier the treatment in order
2 ,PE 3 ,PE 4とすると、PE i入力するレジスタ122には第i行の画素データを格納する。 When E 2, PE 3, PE 4 , the register 122 to PE i enter storing pixel data of the i-th row. レジスタ122に格納されたデータは演算手段103の動作時に、次述する図5(b)に示すタイミングで、読み出すことが可能となるように格納されている。 The data stored in the register 122 during the operation of the arithmetic unit 103, at the timing shown in FIG. 5 (b) which will be described next, is stored as it is possible to read.

【0031】被動きベクトル検出ブロック内の画素データ26が演算手段103を動作させるために必要とするデータ出力タイミングについて説明する。 The pixel data 26 of the motion vector detection block will be described data output timing that is required to operate the operation means 103. まず第i行、 First, the i-th row,
第1列目のデータはiが1増える毎に1クロックずつ遅延させて連続9クロック読み出される。 Data of the first column i is read 9 Continuous clock by delaying by one clock for each increase 1. つまり、 第1行第1列目のデータは、1〜9クロック目の期間 第2行第1列目のデータは、2〜10クロック目の期間 第3行第1列目のデータは、3〜11クロック目の期間 第4行第1列目のデータは、4〜12クロック目の期間 読み出されることになる。 That is, the data of the first row and first column is 1-9 th clock period data in the second row and first column, the first column of the data line 3 period 2-10 th clock is 3 to 11 data periods th clock fourth row and first column will be read out period of 4 to 12 clock.

【0032】さらに、各レジスタに関して9クロック後に第2列目のデータが読み出される。 Furthermore, the second column of the data are read out after 9 clocks for each register. つまり、 第1行第2列目のデータは、10〜18クロック目の期間 第2行第2列目のデータは、11〜19クロック目の期間 第3行第2列目のデータは、12〜20クロック目の期間 第4行第2列目のデータは、13〜21クロック目の期間 読み出されることになる。 That is, the data of the first row, second column is 10 to 18 second row and second column of the data period of the clock cycle, the second column of the data line 3 period 11 to 19 th clock is 12 the second column of the data line 4 period 20 th clock will be read period 13 to 21 clock.

【0033】以降第3列〜第4列の画素データに関しても、各レジスタに関して9クロックごとにデータを入れ換え、入れ換えたデータは9クロックの間データの読み出しが行なわれる。 [0033] Also with respect to subsequent third row - fourth column of the pixel data, exchange the data every nine clock for each register, replacement data is 9 clock between data read is performed. 以上4列のデータの読み出しを計9 The reading of the data of four or more rows of a total of nine
回繰り返す。 Repeat times. ただし第i回目の開始時刻は、図5(b) However i-th of the start time, and FIG. 5 (b)
にも示す通り、第(i−1)回目の右下端の画素の読み出しの次クロックのタイミングで行なう。 As shown in, it carried out at the next clock timing of the (i-1) th lower right corner of the pixel readout.

【0034】前述した、被動きベクトル検出ブロック内画素と、参照フレームの探索領域のブロックの画素データのデータタイミングに沿って、演算手段103は図4 [0034] described above, along with the data timing of the pixel data of the block in the search area and the motion vector detection block pixels, the reference frame, calculating means 103 4
のような構成を持って、候補ベクトルに対する誤差の絶対値の総和を求める。 With such configuration, obtaining the sum of the absolute value of the error for the candidate vectors.

【0035】参照フレームのブロック内画素データ(以下、第I行、第J列の画素をR ijとする)と被動き検出ブロックの画素データ(以下、第I行、第J列の画素をC ijとする)の入力タイミングは、前記のタイミングを満たすように入力されているものとする。 The interblock-pixel data of the reference frame pixel data (hereinafter, the I line, the J pixels in columns and R ij) and the motion detection block (hereinafter, the I line, the pixel of the first J columns C input timing of a ij) is assumed to be input to satisfy the timing.

【0036】また、ここで用いる演算手段103の中で使用されるプロセッサエレメントPE iは、図6に示す構成を持ち、端子24からPE i-1からの出力を、端子25からR ijを端子26からC ijを入力とし、差分絶対値演算器130でR ijとC ijの差分の絶対値を計算して誤差データ27を加算器131へ出力し、加算器131 Further, the processor element PE i used in the calculation means 103 used here has a structure shown in FIG. 6, the output from PE i-1 from the terminal 24, the R ij from the terminal 25 the terminal the C ij as input from 26, and outputs the error data 27 to the adder 131 by the difference absolute value calculator 130 calculates the absolute value of the difference between R ij and C ij, the adder 131
はPE i-1からの出力24と誤差データ27を加算した値28をレジスタ132に格納し、次クロックにレジスタ132のデータを出力することによって誤差の絶対値の累算値を出力する。 Stores the value 28 obtained by adding the output 24 and the error data 27 from PE i-1 to the register 132, and outputs the accumulated value of the absolute value of the error by outputting the data of the register 132 in the next clock. 但し、PE 1は、演算の初期値または、PEの後に続くデータ遅延手段124の出力23 However, PE 1, the initial value of the operation or the output of the data delay unit 124 following the PE 23
を端子24の入力とする。 It is referred to as input terminals 24.

【0037】次に、演算手段の動作について説明する。 Next, the operation of the operation means. 1. 1. 演算開始1クロック目に、PE 1に、端子24から初期値0と、端子25からR 11と、端子26からC 11を入力し、R 11とC 11の差分の絶対値(図3中の候補ベクトル(−4,−4)のための演算)を求める。 The operation start 1 clock cycle, the PE 1, the initial value 0 from the terminal 24, the terminal 25 and R 11, enter the C 11 from the terminal 26, the absolute value of the difference between R 11 and C 11 (in Figure 3 candidate vector (-4, -4) seek operation) for. このとき、PE 2からPE 4も演算動作を行なってもよいが、 At this time, it is also PE 4 also performs the calculation operation from PE 2,
この場合は意味のない値を用いた演算を行なうことになり、結果には考慮されない。 In this case, which makes it calculation using the meaningless values, the results are not considered. 2.2クロック目において、PE 1に、端子24から初期値0と、端子25からR 12と、端子26からC 11を入力し、R 13とC 11の差分の絶対値(図3中の候補ベクトル(−4,−3)のための演算)を求めると同時にPE In 2.2 th clock, the PE 1, the initial value 0 from the terminal 24, the terminal 25 and R 12, enter the C 11 from the terminal 26, the absolute value of the difference of R 13 and C 11 (in Figure 3 candidate vector (-4, -3) and at the same time seek operation) for the PE
2に、端子24からPE 1の出力と、端子25からR 12 2, the output of PE 1 from the terminal 24, R 12 from the terminal 25
と、端子26からC 12を入力し、R 12とC 11の差分の絶対値(図3中の候補ベクトル(−4,−4)のための演算)とPE 1の出力の和を求める。 If, enter the C 12 from the terminal 26, R 12 and absolute value of the difference between C 11 obtains the sum of the outputs of the PE 1 (candidate vectors in FIG. 3 (-4, calculation for -4)). このとき、PE 3からPE 4も演算動作を行なってもよいが、この場合は意味のない値を用いた演算を行なうことになり、結果には考慮されない。 At this time, the PE 3 may be performed PE 4 also arithmetic operation, but in this case will be performing arithmetic using the meaningless values, the results are not considered. 3.3クロック目において、PE 1に、端子24から初期値0と、端子25からR 13と、端子26からC 11を入力し、R 13とC 11の差分の絶対値(図3中の候補ベクトル(−4,−2)のための演算)を求めると同時に、P In 3.3 th clock, the PE 1, the initial value 0 from the terminal 24, the terminal 25 and R 13, enter the C 11 from the terminal 26, the absolute value of the difference of R 13 and C 11 (in Figure 3 candidate vector (-4, -2) and at the same time seek operation) for the, P
2に、端子24からPE 1の出力と、端子25からR To E 2, the output of PE 1 from the terminal 24, the terminal 25 R
13と、端子26からC 12を入力し、R 13とC 11の差分の絶対値(図3中の候補ベクトル(−4,−3)のための演算)とPE 1の出力の和を求め、さらにPE 3に、端子24からPE 2の出力と、端子25からR 13と、端子26からC 13を入力し、R 13とC 13の差分の絶対値(図3中の候補ベクトル(−4,−2)のための演算)とP 13, enter the C 12 from the terminal 26 obtains the sum of the outputs of the PE 1 (operation for candidate vectors in FIG. 3 (-4, -3)) the absolute value of the difference of R 13 and C 11 , more PE 3, and the output of the PE 2 from the terminal 24, the terminal 25 and R 13, enter the C 13 from the terminal 26, the absolute value of the difference of R 13 and C 13 (candidate vectors in FIG. 3 (- 4, operations) and P for -2)
2の出力の和を求める。 The sum of the output of E 2. このとき、PE 4も演算動作を行なってもよいが、この場合は意味のない値を用いた演算を行なうことになり、結果には考慮されない。 In this case, PE 4 may also perform the calculation operation, but in this case will be performing arithmetic using the meaningless values, the results are not considered. 4.4クロック目において、PE 1に、端子24から初期値0と、端子25よりR 14と、端子26からC 11を入力し、R 14とC 11の差分の絶対値(図3中の候補ベクトル(−4,−1)のための演算)を求めると同時に、P In 4.4 th clock, the PE 1, the initial value 0 from the terminal 24, and R 14 from the terminal 25, the terminal 26 inputs the C 11, the absolute value of the difference of R 14 and C 11 (in Figure 3 candidate vector (-4, -1) at the same time seek operation) for the, P
2に、端子24からPE 1の出力と、端子25からR To E 2, the output of PE 1 from the terminal 24, the terminal 25 R
14と、端子26からC 12を入力し、R 14とC 11の差分の絶対値(図3中の候補ベクトル(−4,−2)のための演算)とPE 1の出力の和を求め、さらにPE 3に、端子24からPE 2の出力と、端子25からR 14と、端子26からC 13を入力し、R 14とC 13の差分の絶対値(図3中の候補ベクトル(−4,−3)のための演算)とP 14, enter the C 12 from the terminal 26 obtains the sum of the outputs of the PE 1 (operation for candidate vectors in FIG. 3 (-4, -2)) the absolute value of the difference of R 14 and C 11 , more PE 3, and the output of the PE 2 from the terminal 24, the terminal 25 and R 14, enter the C 13 from the terminal 26, the absolute value of the difference of R 14 and C 13 (candidate vectors in FIG. 3 (- 4, operations) and P for -3)
2の出力の和を求め、さらにPE 4に、端子24からPE 3の出力と、端子25からR 14と、端子26からC Calculates the sum of outputs of the E 2, further PE 4, the output of the PE 3 from the terminal 24, the terminal 25 and R 14, C from the terminal 26
14を入力し、R 14とC 14の差分の絶対値(図3中の候補ベクトル(−4,−4)のための演算)とPE 3の出力の和を求める。 14 Enter the absolute value of the difference of R 14 and C 14 the sum of the outputs of the PE 3 (candidate vectors in FIG. 3 (-4, calculation for -4)). 5.5から9クロック目に関しては第iクロック目の動作はPE 1に、端子24から初期値0と、端子25からR 1iと、端子26からC 11を入力し、R 1iとC 11の差分の絶対値(第5から第9クロック目に関しては図3中の候補ベクトル(−4,0)から(−4,+4)のための演算)を求めると同時に、PE 2に、端子24からPE With respect to the 5.5 9th clock in operation PE 1 of the i th clock, the initial value 0 from the terminal 24, the terminal 25 inputs the R 1i, the C 11 from the terminal 26, the R 1i and C 11 the absolute value of the difference (from the fifth respect ninth clock cycle candidate vectors in FIG. 3 (-4, 0) (-4, +4) operation for) the finding at the same time, the PE 2, from the terminal 24 PE
1の出力と、端子25からR 1iと、端子26からC 12を入力し、R 1iとC 11の差分の絶対値(第5から第9クロック目に関しては図3中の候補ベクトル(−4,−1) 1 of the output, and R 1i from the terminal 25 receives the C 12 from the terminal 26, the absolute value of the difference of R 1i and C 11 (the fifth respect ninth clock cycle candidate vectors in FIG. 3 (-4 , -1)
から(−4,+3)のための演算)とPE 1の出力の和を求め、さらにPE 3に、端子24からPE 2の出力と、端子25からR 1iと、端子26からC 13を入力し、 From (-4, +3) calculates the sum of the output of the operational) and PE 1 for, to further PE 3, inputs and outputs of the PE 2 from the terminal 24, and R 1i from the terminal 25, the C 13 from the terminal 26 and,
1iとC 13の差分の絶対値(第5から第9クロックめに関しては図3中の候補ベクトル(−4,−2)から(− The absolute value of the difference of R 1i and C 13 from (for the fifth to ninth clock candidate vectors in FIG. 3 (-4, -2) (-
4,+2)のための演算)とPE 2の出力の和を求め、 4, calculates the sum of the output of the operational) and PE 2 for + 2),
さらにPE 4に、端子24からPE 3の出力と、端子2 More PE 4, the output from the terminal 24 of the PE 3, terminal 2
5からR 1iと、端子26からC 14を入力し、R 1iとC 14 5 and R 1i, enter the C 14 from the terminal 26, R 1i and C 14
の差分の絶対値(第5から第9クロックめに関しては図3中の候補ベクトル(−4,−3)から(−4,+1) The absolute value of the difference (candidate vectors from 5 in FIG. 3 with respect to the 9th clock (-4, -3 from) (-4, + 1)
のための演算)とPE 3の出力の和を求め、さらにPE It calculates the sum of the output of the operational) and PE 3 for further PE
4の出力(第5から第9クロック目に関しては図3中の候補ベクトル(−4,−4)から(−4,0)のためのデータ)を5画素遅延手段124へ送る、という処理を行なう。 4 outputs (from the 5 for the ninth clock candidate vectors in FIG. 3 (-4, -4) (-4, 0) data for) sent to 5 pixel delay means 124, a process of carried out. 6.10クロック目以降に関する動作においては、PE 6.10 In the operation relates to a clock onward, PE
1の端子24の入力を5画素遅延手段124の出力データ23とする。 1 of the input terminal 24 and output data 23 of 5 pixel delay means 124. 7.10クロック目から18クロック目の動作において、第iクロック目の動作は5に示した動作の中で10 In 18 th clock in operation from 7.10 clock cycle, the i-th clock operations in the operation shown in 5 10
クロック目はPE 1に、端子25からの入力を前記第2 Clock th PE 1, wherein the input from the terminal 25 second
の選択手段120によりR 21を、PE 2に、端子25からの入力を前記第2の選択手段120によりR 1 10を、 Of R 21 by the selection means 120, the PE 2, the R 1 10 by the second selection means 120 inputs from the terminal 25,
PE 3に、端子25からの入力を前記第2の選択手段1 To PE 3, wherein the input from the terminal 25 the second selector 1
20によりR 1 10を、PE 4に、端子25からの入力を前記第2の選択手段120によりR 1 10を選択する。 The R 1 10 by 20, the PE 4, by the second selection means 120 inputs from the terminal 25 selects the R 1 10. 1
1クロック目はPE 1に、端子25からの入力を前記第2の選択手段120によりR 22を、PE 2に、端子25 First clock to PE 1, the R 22 by the second selection means 120 inputs from the terminal 25, the PE 2, terminal 25
からの入力を前記第2の選択手段120によりR 22を、 The R 22 by the second selection means 120 inputs from,
PE 3に、端子25からの入力を前記第2の選択手段1 To PE 3, wherein the input from the terminal 25 the second selector 1
20によりR 1 11を、PE 4に、端子25からの入力を前記第2の選択手段120によりR 1 11を選択する。 The R 1 11 by 20, the PE 4, by the second selection means 120 inputs from the terminal 25 selects the R 1 11. 1
2クロック目はPE 1に、端子25からの入力を前記第2の選択手段120によりR 23を、PE 2に、端子25 Second clock for PE 1, the R 23 by the second selection means 120 inputs from the terminal 25, the PE 2, terminal 25
からの入力を前記第2の選択手段120によりR 23を、 The R 23 by the second selection means 120 inputs from,
PE 3に、端子25からの入力を前記第2の選択手段1 To PE 3, wherein the input from the terminal 25 the second selector 1
20によりR 23を、PE 4に、端子25からの入力を前記第2の選択手段120によりR 1 12を選択する。 The R 23 by 20, the PE 4, by the second selection means 120 inputs from the terminal 25 selects the R 1 12. 13 13
から18クロック目は全てのPE125の端子25から順にR 24からR 29を入力する。 18 th clock from entering the R 29 from R 24 from the terminal 25 of all PE125 sequentially. 各時刻において、各PE At each time, each PE
の各端子26からは、前述したタイミングにしたがってセットされている、レジスタの画素データを入力する。 From the terminals 26 of, and is set according to the timing described above, and inputs the register of the pixel data. 8.19から27クロック目、28から36クロック目は6の動作において、図5のように端子25への入力R 27 th clock from 8.19, 36 th clock from the 28 in operation 6, the input R to the terminal 25 as shown in FIG. 5
ijの列要素2の部分をそれぞれ3, 4に列要素1の部分をそれぞれ2,3にして処理する。 ij of the parts respectively 3 column element 2, 4 to the part of the column element 1 are processed in a few. 9.37から45クロック目は7の動作に引きつづいてR 49からR 4 12を用いて、特に37クロック目から40 45 th clock from 9.37 is followed pulling the operation of 7 R 49 with R 4 12, in particular 37-th clock 40
クロック目で候補ベクトル(−4,+1)から(−4, Candidate vectors th clock (-4, + 1) from the (-4,
+4)の誤差の絶対値の総和のための演算を行なう。 Performing a calculation for the sum of the absolute value of the error +4). ここで、第37クロック目から45クロック目における画素遅延手段124からの出力データ23は、図5(c) Here, the output data 23 from the pixel delay means 124 in the 45 th clock from the 37 th clock in, and FIG. 5 (c)
に示すように、候補ベクトル(−4,−4)から(− As shown in, the candidate vector (-4, -4) from (-
4,+4)までにおけるブロックマッチングの誤差の絶対値の総和として比較手段104へ出力される。 4, is outputted to the comparing means 104 as the sum of the absolute value of the error of block matching in up to + 4). なお、 It should be noted that,
41クロック以降45クロックまでのPEにおける演算は、ブロックマッチングにおいて意味を持たない。 Operation in PE to 41 clock after 45 clock has no meaning in block matching. 以上1から9までの動作によって、候補ベクトルの列要素が−4における、誤差絶対値の総和を求める演算が完了する。 Or by the action of 1 to 9, in the column elements of the candidate vectors -4, calculation for obtaining the sum of error absolute values ​​is completed. 10.1から9の動作をさらに8回、計9回繰り返す。 10.1 from 9 operate for a further eight times, repeated a total of nine times.
但し、繰り返す毎に、R ijの列要素を全て+1して行なう。 However, for each repetition, it performed all the column element of R ij +1. この8回の繰り返しで、候補ベクトル(−3,− By repeating this 8 times, the candidate vector (-3, -
4)から(−3,+4)まで、(−2,−4)から(− 4) to (-3, + 4), (- 2, -4 from) (-
2,+4)まで…(+4,−4)から(+4,+4)までの9×9の候補ベクトルに対する誤差絶対値の総和が求められる。 2, + 4) to ... (+ 4, -4) (+ 4, the sum of error absolute values ​​are determined for the candidate vectors of 9 × 9 to + 4).

【0038】ここで述べた例以外は、例えば被動きベクトル検出ブロックをMにし、候補ベクトルの列要素数をV、行要素数をUにした場合は、回路構成では、プロセッサスライスに属するPEの数をM個にし、画素遅延手段におけるデータ遅延数を(V−M)にし、 [0038] than the example described herein, for example, to be a motion vector detection block M, the case where the number of column elements of the candidate vector V, and the number of row elements in U, in the circuit configuration, the PE belonging to the processor slice the number into M, and the number of data delay in the pixel delay means (V-M),

【0039】データタイミングとしては、参照フレームの画素データのI列めの先頭データと(I+1)列目の先頭データの間の遅延数をVとし、回路構成を考慮した前述の演算動作の1から9をU回繰り返す。 [0039] As data timing, the number of delays between the head data of the first data and the (I + 1) th column of I Me columns of pixel data of the reference frame is V, from one of the foregoing calculation operation in consideration of the circuit arrangement 9 is repeated U times.

【0040】また、図10のように、プロセッサスライスをP個(Pは2の整数乗)と連結して持つ場合は、被動き検出フレームのブロックのデータを格納するレジスタにおいてI番目のプロセッサスライスに(I+PQ) Further, as shown in FIG. 10, if having a processor slices in conjunction with the P (P is integer power of 2), I-th processor slices in a register that stores data of a block of the motion detection frame to (I + PQ)
列目(Qは整数)のデータを格納するようにし、回路構成を考慮した前述の演算動作の1から9の繰り返し数を1/Nとすることで、明らかに実現できる。 Th column (Q is an integer) so as to store data, the number of repetitions from one of the foregoing calculation operation in consideration of the circuit configuration 9 With 1 / N, can be clearly realized.

【0041】図7(a),(b)は本発明に関わる第4 FIG. 7 (a), (b) the fourth relating to the present invention
の動きベクトル検出装置を実現する一実施例のブロック図である。 One embodiment for realizing the motion vector detecting device is a block diagram of a. 前記第1の発明の動きベクトル検出装置に動きベクトル決定手段108を付加し、動きベクトル検出方式決定手段108は画像種類データ70を入力し、P Adding vector determining unit 108 motion to the motion vector detecting device of the first invention, the motion vector detecting method determination unit 108 inputs the image type data 70, P
画像の場合、2つの動きベクトル格納レジスタ106の片方を無効にする。 For images, to disable one of the two motion vector storage register 106. B画像の場合、両方を有効にする。 For B pictures, enable both.

【0042】あるいは、P画像の場合、2枚の参照フレーム内探索領域を格納することができる第2の記憶手段102への入力画素として前方向予測のための1枚の参照フレームの2つの探索領域の画素データを入力する。 [0042] Alternatively, in the case of P picture, two search one reference frame for forward prediction as an input pixel to the second storage means 102 can store two reference frames within the search area inputting the pixel data of the area.
このようにすることにより、動きベクトル検出のための、誤差の絶対値を求める部分は全く変更することなく、画像種類による動きベクトルの検出方法の変更を実現できる。 In this way, for the motion vector detection, without any change portion for obtaining the absolute value of the error it can be achieved to change the method of detecting a motion vector according to the image type.

【0043】図8(a),(b)は本発明に関わる第5 [0043] FIG. 8 (a), the fifth related to (b) the present invention
の動きベクトル検出装置を説明するための、(a)はB For explaining a motion vector detecting device, (a) shows the B
画像、(b)はP画像における、被動ベクトル検出ブロックと、参照フレームの探索領域の関係を表すものである。 Image, (b) is intended to represent the P picture, the driven vector detection block, the relationship of the search area of ​​the reference frame.

【0044】M×M画像の被動きベクトル検出ブロックに対して、1枚の参照フレームを図8(a)に示すように、被動きベクトル検出ブロックの左上の画素の座標の位置(X,Y)としたとき参照フレームの探索領域の左上の画素の座標を(X−N,Y−N)とするようにした(M+2N)×(M+2N)の探索領域を設定すると、 [0044] For the motion vector detection block of M × M image, a single reference frame, as shown in FIG. 8 (a), the position coordinates of the upper left pixel of the motion vector detection block (X, Y ) and the case upper left coordinates (X-N of the pixels in the search area of ​​the reference frame, setting the search area of ​​the set as the Y-N) (M + 2N) × (M + 2N),
動きベクトルの検出可能範囲は水平垂直共に+Nから− Detectable range of the motion vector from the horizontal and vertical co + N -
Nとなる。 The N.

【0045】B画像に対しては、2枚の参照フレームに対して前記の探索領域に設定し、第2の記憶手段に格納することで、2枚の参照フレームに対する水平、垂直共に−Nから+Nの動きベクトル検出範囲を得る。 [0045] For the B picture, with respect to two reference frames is set to the search area, by storing in the second storage means, horizontal with respect to two reference frames, from -N vertically both + obtain motion vector detection range of N.

【0046】一方、P画像に対しては、1枚の参照フレームの探索領域を図8(b)のように、被動きベクトル検出ブロックの左上の画素の座標の位置(X,Y)としたとき参照フレームの探索領域の左上の画素の座標を(X−2N,Y−N)とする第1の領域と、参照フレームの探索領域の左上の画素の座標を(X,Y−N)とする第2の領域の2領域を設定し、前記第2の記憶手段には1枚の画像の2領域を格納することにする。 [0046] On the other hand, for P picture, the search region of the one reference frame as shown in FIG. 8 (b), the position coordinates of the upper left pixel of the motion vector detection block (X, Y) upper left coordinates (X-2N, Y-N) of the pixels in the search area of ​​the reference frame when a first region and the coordinates of the upper left pixel of the search area of ​​a reference frame (X, Y-N) and set the second region of the second region, said second storage means to store a second area of ​​the one image.

【0047】これにより、P画像における、水平方向の動きベクトルの検出範囲を、−2Nから+2NとB画像の2倍に拡張できる。 [0047] Thus, in the P picture, to extend the detection range of the horizontal motion vector, the double + 2N and B images from -2N.

【0048】図9は本発明に関わる第6の動きベクトル検出装置を実現する一実施例のブロック図である。 [0048] FIG. 9 is a block diagram of one embodiment for realizing the motion vector detecting device of the sixth according to the present invention. 被動きベクトル検出ブロック画素データ11は2次元低域通過フィルタ109を通過して、高周波成分をとり除いた画素データ91を第1の記憶手段101へ入力する。 The motion vector detection block pixel data 11 passes through the two-dimensional low-pass filter 109 inputs the pixel data 91 for removal of the high frequency component to the first storage unit 101.

【0049】この処理における、2次元低域通過フィルタ109は、例えば「動画像の動き情報検出方式」特願3−199614に記述されている方式を用いる。 [0049] in the treatment, two-dimensional low-pass filter 109, using a method described in, for example, "the motion information detection system of the video" Japanese Patent Application No. 3-199614.

【0050】該フレームが、次以降のフレームJの動きベクトル検出を行なう際の参照フレームとなりうる場合において、第1の記憶手段へ蓄えられた画素データ92 [0050] The frame, in a case that can be a reference frame when performing a motion vector detection of the next subsequent frame J, pixel data 92 stored to the first storage means
は前記第3の記憶手段110に格納する。 Is stored in the third memory means 110.

【0051】フレームJの動きベクトル検出を行なう時、前記第2の記憶手段102は、前記第4の記憶手段110から探索領域内の画素データ93を入力し、動きベクトル検出を行なう。 [0051] When performing motion vector detection of the frame J, the second storage unit 102 inputs the pixel data 93 in the search area from the fourth memory unit 110, performs the motion vector detection.

【0052】動きベクトル検出の具体的な手段に関しては実施例の本発明の第1,第2,第3の動きベクトル検出例で説明したので省略する。 [0052] The first invention embodiment with respect to specific means of the motion vector detecting, second, already been described in the third motion vector detection example will be omitted.

【0053】例えば、2次元低域通過フィルタ110において被動きベクトル検出フレーム、参照フレームに対して、垂直方向水平方向共に1/2に帯域制限された後に、水平垂直方向2画素間引きを行なって、前記第1, [0053] For example, the motion vector detection frame in a two-dimensional low-pass filter 110, with respect to the reference frame, after being band-limited to 1/2 in the vertical direction horizontally both perform the horizontal and vertical directions 2 pixel thinning, the first,
第2の記憶手段に格納した画素データ91,95を用いて本発明の第2の動きベクトル検出装置で述べた演算手段103を動作すると、動きベクトル検出における候補ベクトルは図11に示すように、水平垂直2画素おきに配置される。 When operating the operation unit 103 described in the second motion vector detection apparatus of the present invention by using the pixel data 91, 95 stored in the second storage unit, the candidate vectors in the motion vector detection as shown in FIG. 11, It is arranged in the horizontal and vertical intervals of two pixels.

【0054】このため垂直水平2画素精度の動きベクトル検出を実現する。 [0054] To realize a motion vector detection Thus vertical horizontal half-pixel precision. 間引きによって、動きベクトル検出のための画素間の差分の絶対値を求める演算回数は大幅に削減され、さらに低域通過フィルタを作用させるため、間引きによる動きベクトルの誤検出も防ぐ。 By decimation, the number of calculations for obtaining the absolute value of the difference between pixels for motion vector detection is greatly reduced, to further act a low-pass filter also prevents erroneous detection of a motion vector by thinning. (間引き、低域通過フィルタの効果に関しては、「動画像の動き情報検出方式」特願平3−199614に表記されている。) (Decimation, for the effect of the low-pass filter, which is denoted in Japanese Patent Application No. 3-199614 "motion information detection method of the moving image".)

【0055】本発明の第7の動きベクトル検出装置を実現する一実施例を図12を用いて説明する。 [0055] The seventh embodiment for realizing the motion vector detecting device of the present invention will be described with reference to FIG. 12.

【0056】第2の記憶手段103にデータを格納するとき、探索範囲Sが画像領域の外の領域を含む場合には、画像からはみ出す領域の画素データとしてダミーデータを入力する。 [0056] When storing the data in the second storage unit 103, if the search range S includes a region outside the image area, inputs the dummy data as the pixel data of the area that extends beyond the image. ある候補ベクトルにおけるブロックマッチングを行なう際に、参照領域が図12中の参照領域Uのように画像領域外の画素データを含む場合、参照領域Uに対応する候補ベクトルを決して選ばないようにするために、図15のように、比較手段の中に演算手段からベクトル情報を受ける候補ベクトル選別手段111を持ち、被動き検出ブロックにおいて、画像領域の左端にある場合は、候補ベクトルの水平方向の要素が負値となるもの、画像領域の右端にある場合は、候補ベクトルの水平方向の要素が正値となるもの、画像領域の上端にある場合は、候補ベクトルの垂直方向の要素が負値となるもの、画像領域の左下端にある場合は、候補ベクトルの垂直方向の要素が正値となるものに対して、図15中の比較手段において比較動作を行なわ When performing block matching in some candidate vectors, if the reference region including the image area outside of pixel data as reference region U in FIG. 12, so that never selected candidate vector corresponding to the reference area U , as in FIG. 15 has a candidate vector selecting means 111 for receiving the vector information from the calculation means in the comparison means, in the motion detection block, if the left edge of the image area, the horizontal elements of the candidate vectors there made a negative value, if the right end of the image area, which the horizontal elements of the candidate vectors is a positive value, when at the top of the image area, the vertical component of the candidate vector and a negative value that is, if the lower left corner of the image area, relative to that vertical elements of the candidate vectors is a positive value, perform the comparison operation in the comparison unit in FIG. 15 いよう候補ベクトル選別手段111は比較手段に制御をかける。 Odd candidate vectors sorting unit 111 applies a control to the comparison means.

【0057】従って、如何なる場合においても比較手段はレジスタへの書き込みを許可する制御信号17を出力せず、動きベクトル格納レジスタ106の書換えを行なわないため、参照領域Uに対応する候補ベクトルが動きベクトルとして検出されることを防ぐことができる。 [0057] Thus, the comparison means in any case does not output a control signal 17 which enables writing into the register, since not rewrite the motion vector storage register 106, a candidate vector corresponding to the reference region U is the motion vector it is detected as can be prevented.

【0058】 [0058]

【発明の効果】以上に説明したように本発明によれば、 According to the present invention described above, according to the present invention,
動きベクトルを検出する場合において、2枚の参照フレームに関する動きベクトル検出装置により、マッチングがとれないブロックの出現を防ぎ、効率良い動画像符号化を実現可能とする。 In case of detecting a motion vector, the motion vector detecting device relating to two reference frames, preventing the appearance of block matching can not be obtained, and can realize efficient video encoding. パイプライン処理により、候補ベクトルの評価関数値を求めるための回路構成、データタイミングを規定したことと、該フレームの低域通過後のデータを次フレーム以降の低域通過後の参照フレームとして利用可能とし参照フレームに関する低域通過処理が不要としたこと、によって高速かつ正確な動きベクトル検出が実現可能となる。 The pipeline processing, circuitry for determining the evaluation function value of the candidate vector, available and it defines the data timing, the data after the low-pass filtered in the frame as a reference frame after the low-pass of the subsequent frame the low-pass reference handling frame and it was unnecessary, high-speed and accurate motion vector detection can be realized by. 加えて、境界領域の処理において、候補ベクトル選別手段を用いた境界領域の動きベクトル検出制御手段により、動きベクトル検出の演算手段を境界領域において特殊な処理をさせることなく、動きベクトルの誤検出を防止する。 In addition, in the process of the boundary area, the motion vector detection controlling section of the boundary region using the candidate vector selection means, without special processing in the boundary region calculation means of the motion vector detection, erroneous detection of motion vectors To prevent.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係わる第1の動きベクトル検出装置の一実施例の基本ブロック図 Basic block diagram of an embodiment of a first motion vector detecting device according to the invention, FIG

【図2】動きベクトルの検出範囲の説明図 FIG. 2 is an explanatory view of the detection range of the motion vector

【図3】動きベクトル検出における候補ベクトルの説明図 Figure 3 is an illustration of candidate vectors in the motion vector detection

【図4】本発明に係わる第2,第3の動きベクトル検出装置の一実施例の回路図 [4] The second according to the present invention, the circuit diagram of an embodiment of a third motion vector detecting device

【図5】本発明に係わる第2の動きベクトル検出装置の演算手段を実現するためのデータタイミング図 Data timing diagram for realizing the arithmetic means of the second motion vector detecting device according to the present invention; FIG

【図6】プロセッサエレメントの回路図 FIG. 6 is a circuit diagram of a processor element

【図7】本発明に係わる第4の動きベクトル検出装置の一実施例の基本ブロック図 [7] The basic block diagram of an embodiment of a fourth motion vector detecting device according to the present invention

【図8】本発明に係わる第5の動きベクトル検出装置の一実施例に関する動きベクトル検出範囲の説明図 Figure 8 is an explanatory diagram of a motion vector detection range for one embodiment of the fifth motion vector detecting device according to the present invention

【図9】本発明に係わる第6の動きベクトル検出装置の一実施例の基本ブロック図 [9] The basic block diagram of an embodiment of a sixth motion vector detecting device according to the present invention

【図10】本発明に係わる第2の動きベクトル検出装置の演算手段の一実施例の基本回路図 Basic circuit diagram of an embodiment of the arithmetic means of the second motion vector detecting device according to the invention; FIG

【図11】本発明に係わる第6の動きベクトル検出装置の候補ベクトルの説明図 Figure 11 is an illustration of candidate vectors sixth motion vector detecting device according to the present invention

【図12】境界領域における動きベクトル検出の動きベクトル検出範囲の説明図 Figure 12 is an explanatory diagram of the motion vector detection range of the motion vector detection in the boundary region

【図13】従来の動きベクトル検出方式の説明図 Figure 13 is an explanatory diagram of a conventional motion vector detection method

【図14】従来の動きベクトル検出装置のブロック図 Figure 14 is a block diagram of a conventional motion vector detecting device

【図15】本発明に係わる第7の動きベクトル検出装置の境界領域における動きベクトルの選択を行なう方式を説明するブロック図 Block diagram for explaining a method for selecting a motion vector in the boundary region of the seventh motion vector detection device according to [15] the present invention

【符号の説明】 DESCRIPTION OF SYMBOLS

101 第1の記憶手段 102 第2の記憶手段 103 ブロックマッチングにおける、フレーム間の誤差の絶対値の総和を求める演算手段 104 比較手段 105 最小値格納レジスタ 106、106′ 動きベクトル格納レジスタ 107 候補ベクトルインデックス 108 動きベクトル検出方式決定手段 109 2次元低域通過フィルタ 110 第3の記憶手段 111 候補ベクトル選別手段 120 第2の選択手段 121 画素遅延手段 122 レジスタ 123 第1の選択手段 124 データ遅延手段 130 差分絶対値演算器 131 加算器 132 レジスタ 11 被動き検出フレーム画素データ 12,12′ 参照フレーム画素データ 13 ブロックマッチングにおける、フレーム間の誤差の絶対値の総和 15 動きベクトル 16,18 ブロ 101 in the first storage unit 102 second storage unit 103 block matching, calculation means 104 comparator means 105 minimum value storage register 106, 106 'motion vector storage register 107 candidate vector index to determine the sum of the absolute value of the error between frames 108 motion vector detection method determination unit 109 two-dimensional low-pass filter 110 the third storage unit 111 candidate vector selecting means 120 and the second selection means 121 pixel delay means 122 registers 123 the first selection means 124 data delay unit 130 absolute differences in the value calculator 131 adder 132 register 11 to be motion detection frames pixel data 12, 12 'the reference frame pixel data 13 block matching, the absolute value of the sum 15 motion vectors 16, 18 Bro errors between frames クマッチングにおける、フレーム間の誤差の絶対値の総和の最小値 17 制御信号 19,19′ 制御信号 20,21,22 参照フレームの探索範囲の画素データ 23,24,28,30 誤差の絶対値の累算値 25 参照フレーム探索範囲の画素データ 26 被動きベクトル検出ブロックの画素データ 27 初期値または誤差の絶対値の累算値 70 処理画像種類 91,92,93,94,95 低域通過フィルタ作用後の被動き検出フレーム画素データ In click matching, the absolute values ​​of the pixel data 23,24,28,30 error of the search range of the minimum value 17 the control signal 19, 19 'control signal 20, 21, 22 the reference frame of the absolute value of the sum of errors between frames accumulated value 70 processes image type 91,92,93,94,95 low-pass filtering effect of the absolute values ​​of the pixel data 27 the initial value or the error of the pixel data 26 to be the motion vector detection block of the accumulated value 25 the reference frame search range the motion detection frame pixel data after

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 連続する複数フレームからなる動画像信号を、各画像フレームを複数個の画素からなる複数ブロックに分割し、個々のブロック内画像とそのブロックが属するフレームとは異なる参照フレームとのマッチング度を計算し、動画像の動きベクトルを推定する画像の動きベクトル検出装置であって、 入力フレームのブロック内画素データを蓄える第1の記憶手段と、 2枚の参照フレーム画像に対する動きベクトル検出範囲を含む画素データを蓄える第2記憶手段と、 前記第1の記憶手段に蓄えられたデータと前記第2の記憶手段に蓄えられたデータとの間でブロックマッチングを行ない、ブロック内画素の対応画素の誤差の絶対値の総和とマッチングの際の候補ベクトルを出力する演算手段と、 前記演算手段が求める全ての候補 The method according to claim 1 moving image signal comprising a plurality successive frames is divided into a plurality of blocks consisting each image frame of a plurality of pixels, with different reference frame from the individual blocks within the image and the block belongs frame the degree of matching is calculated, a motion vector detecting device of an image for estimating a motion vector of a moving image, first storage means for storing a block in the pixel data of the input frame, the motion vector detection for two reference frame images a second storage means for storing pixel data including range, said first performs block matching between the stored obtained data in the storage means and the second data stored in the storage means, the block corresponding to the pixel calculating means for outputting the candidate vectors during the absolute value of the sum and matching error of the pixels, all the candidates said computing means determining クトルに対する前記誤差絶対値の総和を比較し最小値を判定する比較手段と、 前記誤差絶対値の総和を格納するレジスタと、 2枚の参照フレームの各々に対する前記最小値に対応する候補ベクトルを格納する2つのレジスタとからなることを特徴とする動画像の動きベクトル検出装置。 Storing and determining comparing means the minimum value comparing the sum of the error absolute values ​​for vector a register for storing the sum of the error absolute value, a candidate vector corresponding to the minimum value for each of the two reference frames moving image motion vector detecting apparatus, comprising the two registers.
  2. 【請求項2】 前記ブロック内画素の対応画素の誤差の絶対値の総和を求める演算手段が、ブロックマッチングにおける被動き検出フレーム内画素と参照フレーム内画素との間の差分の絶対値の累算値と初期入力値のいずれかを選択する第1の選択手段と、 前記第2の記憶手段から出力される複数個の画素データから1つの画素データを選択する第2の選択手段と入力を前記累算値と現フレーム内画素と前記第2の選択手段により選択された参照フレーム内画素として前記差分の絶対値を求め、前記差分の絶対値と前記累算値を加算することにより新たな累算値を出力するプロセッサエレメントを、被動きベクトル検出フレームの前記ブロックの1ラインの画素数(M)個直列に配置し、第M番めの前記プロセッサエレメントの出力値を0ま Wherein calculation means for obtaining the sum of the absolute value of the error of the corresponding pixels in the block pixel, accumulation of the absolute value of the difference between the reference frame pixel and the motion detection frame pixel in the block matching first selection means for selecting one of the values ​​and the initial input value, the input and second selecting means for selecting one of the pixel data from the plurality of pixel data output from said second storage means the the absolute value of the difference as the reference frame pixel selected by the accumulated value and the current frame pixel second selection means, a new cumulative by adding the accumulated value and the absolute value of the difference the processor element to output the calculated values, arranged in one line the number of pixels (M) number series of the blocks of the motion vector detection frames, the output values ​​of the processor elements of the M-th 0 or は複数クロック遅延し出力するプロセッサスライスを1または複数個有し、前記プロセッサスライスを複数個有する場合は、 If has 1 or a plurality of processor slices to a plurality of clock delay output, having a plurality of said processor slices,
    前記プロセッサスライスの出力を新たな前記プロセッサスライスの入力に接続することで複数個直列に配置し、 Arranged in a plurality of series by connecting the output of the processor slice to the input of a new said processor slices,
    最後に配置された前記プロセッサスライスの出力を前記第1の選択手段及びM買いプロセッサスライスを通過することにより作成される前記誤差の絶対値の総和を出力とする演算手段と、 前記誤差の絶対値の総和を格納する複数個のレジスタとからなり、 さらに全ての前記プロセッサエレメントに対する前記第2の選択手段への各入力データを各々共通とすることを特徴とする請求項1に記載の動画像の動きベクトル検出装置。 Calculating means to output a sum of the absolute value of the error to be generated by passing through the last arranged the first selecting means and the M-buying processor slices an output of the processor slice, the absolute value of the error the sum consists of a plurality of registers for storing, moving image according to claim 1, characterized in that a further common each respective input data to all of the second choice for the processor element means motion vector detecting device.
  3. 【請求項3】 前記第2の記憶手段において、データのビット幅を2倍に持ち隣合う2画素分の画素データに1 3. A second storage means, the bit width of the data to the two pixels of the pixel data adjacent have doubled 1
    つのアドレスを与え、前記第2の記憶手段からの出力後に、奇数カラム画素と偶数カラム画素に2分割し、いずれかの画素に画素遅延手段を施すことを特徴とする請求項2に記載の動画像の動きベクトル検出装置。 One of the given address, the following output from the second memory means, and divided into odd column pixels and the even column pixels, video according to claim 2, characterized by applying pixel delay means in any of the pixel motion vector detecting device of the image.
  4. 【請求項4】 前方向予測画像(以下P画像)において前方向のみの動きベクトル検出を行なう動作をし、かつ両方向予測画像(以下B画像)に関しては前方向と逆方向の動きベクトル検出を行なうために、P画像とB画像における動作を適応的に切替える動きベクトル検出方式決定手段を有することを特徴とする請求項1に記載の動画像の動きベクトル検出装置。 4. the operation for motion vector detection in the forward only in a forward prediction image (hereinafter P picture), and performs forward and backward motion vector detection with respect to bidirectional prediction image (hereinafter B picture) for moving image motion vector detecting device according to claim 1, characterized in that it comprises a motion vector detecting method determination means for switching the operation of the P and B images adaptively.
  5. 【請求項5】 前記P画像における動きベクトル検出において、前記第2の記憶手段に1枚の参照画像について探索範囲を変えた2つの捜索範囲内の画素データを格納し、被動きベクトル検出ブロックに対する動きベクトル検出を2つの探索範囲に関して行なうことにより、動きベクトル検出範囲を拡張することを特徴とする請求項1 5. The motion vector detection in the P picture, and stores the pixel data in the two search ranges with different search range for one reference picture in the second storage means, with respect to the motion vector detection block by performing the motion vector detection with respect to two of the search range, claims, characterized in that to extend the motion vector detection range 1
    に記載の動画像の動きベクトル検出装置。 Moving image motion vector detection device according to.
  6. 【請求項6】 低域通過フィルタを具備し、現フレーム内画素データは前記低域通過フィルタを施した後、第3 6. comprising a low-pass filter, after the pixel data in the current frame which has been subjected to the low pass filter, third
    の記憶手段及び動き検出手段へ出力され、前記動きベクトルの検出手段は、前記第2の記憶手段へ前記第3の記憶手段に格納された画素データを入力することにより動き検出の参照画像として低域通過画像を用いることを特徴とする請求項1に記載の動画像の動きベクトル検出装置。 Is output to the memory means and motion detecting means, detecting means of the motion vector is low as a reference image motion detection by inputting the pixel data stored in said third storage means to the second storage means motion vector detecting device of the moving picture according to claim 1 which comprises using a pass image.
  7. 【請求項7】 前記被動きベクトル検出ブロックが、画面の上下左右の境界に存在する場合の動きベクトル検出において、 前記ブロックの候補ベクトルを選択する機能を前記誤差最小値比較手段に有することを特徴とする請求項1に記載の動画像の動きベクトル検出装置。 Wherein said object motion vector detection block, the motion vector detection in the case where in the horizontal and vertical directions of the screen boundaries, characterized by having a function of selecting a candidate vector of the block to the minimum error value comparing means moving image motion vector detecting device according to claim 1,.
JP7554392A 1992-02-25 1992-02-25 Motion vector detector for moving image Granted JPH05236455A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7554392A JPH05236455A (en) 1992-02-25 1992-02-25 Motion vector detector for moving image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7554392A JPH05236455A (en) 1992-02-25 1992-02-25 Motion vector detector for moving image

Publications (1)

Publication Number Publication Date
JPH05236455A true true JPH05236455A (en) 1993-09-10

Family

ID=13579224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7554392A Granted JPH05236455A (en) 1992-02-25 1992-02-25 Motion vector detector for moving image

Country Status (1)

Country Link
JP (1) JPH05236455A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177105A (en) * 1988-12-28 1990-07-10 Hitachi Maxell Ltd Magnetic head
US5293965A (en) * 1991-08-28 1994-03-15 Shimano Inc. Bicycle brake
JPH0723350A (en) * 1993-05-20 1995-01-24 Korean Broadcasting Syst Method and device for estimating movement of picture data in high definition tv (hdtv)
WO2000036841A1 (en) * 1998-12-15 2000-06-22 Matsushita Electric Industrial Co., Ltd. Method and apparatus for image processing
US6370195B1 (en) 1998-04-14 2002-04-09 Hitachi, Ltd. Method and apparatus for detecting motion
JP2010183180A (en) * 2009-02-03 2010-08-19 Sanyo Electric Co Ltd Image processor and imaging device loaded with the same
US7885331B2 (en) 2005-03-02 2011-02-08 Kabushiki Kaisha Toshiba Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor
US8144772B2 (en) 2005-03-07 2012-03-27 Kabushiki Kaisha Toshiba Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177105A (en) * 1988-12-28 1990-07-10 Hitachi Maxell Ltd Magnetic head
US5293965A (en) * 1991-08-28 1994-03-15 Shimano Inc. Bicycle brake
JPH0723350A (en) * 1993-05-20 1995-01-24 Korean Broadcasting Syst Method and device for estimating movement of picture data in high definition tv (hdtv)
US6370195B1 (en) 1998-04-14 2002-04-09 Hitachi, Ltd. Method and apparatus for detecting motion
US6496539B2 (en) 1998-04-14 2002-12-17 Hitachi, Ltd. Method and apparatus for detecting motion
WO2000036841A1 (en) * 1998-12-15 2000-06-22 Matsushita Electric Industrial Co., Ltd. Method and apparatus for image processing
US6791625B1 (en) 1998-12-15 2004-09-14 Matsushita Electric Industrial Co., Ltd. Video processing apparatus for performing address generation and control, and method therefor
US7885331B2 (en) 2005-03-02 2011-02-08 Kabushiki Kaisha Toshiba Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor
US8144772B2 (en) 2005-03-07 2012-03-27 Kabushiki Kaisha Toshiba Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor
JP2010183180A (en) * 2009-02-03 2010-08-19 Sanyo Electric Co Ltd Image processor and imaging device loaded with the same

Similar Documents

Publication Publication Date Title
US5698833A (en) Omnidirectional barcode locator
US4937774A (en) East image processing accelerator for real time image processing applications
US8184200B1 (en) Picture rate conversion system for high definition video
US4635292A (en) Image processor
US20060222077A1 (en) Method, apparatus and computer program product for generating interpolation frame
US5512962A (en) Motion vector detecting apparatus for moving picture
US4339803A (en) Video frame store and real time processing system
US20050238102A1 (en) Hierarchical motion estimation apparatus and method
US5021987A (en) Chain-serial matrix multipliers
EP0497586A2 (en) Motion detection circuit
US6668020B2 (en) Method for motion estimation in video coding
US4402012A (en) Two-dimensional digital linear interpolation system
EP0896300B1 (en) Device and method for motion vector detection
US20090085846A1 (en) Image processing device and method performing motion compensation using motion estimation
US20040240551A1 (en) Method of generating an interpolation image, an interpolation image generating apparatus, and an image display system using the same
US20120092559A1 (en) Rolling Shutter Distortion Correction
US4607340A (en) Line smoothing circuit for graphic display units
US4791677A (en) Image signal processor
JP2004080545A (en) Apparatus, system and method for image processing
US20070132852A1 (en) Image vibration-compensating apparatus and method thereof
US4736440A (en) Process for the processing of digitized signals representing an original image
US4800425A (en) System for displacement vector searching during digital image analysis
JP2006245677A (en) Image processor, image processing method, and image processing program
JP2005044098A (en) Image processor and image processing method
JPH07203457A (en) Motion vector detector

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110