JPH05234837A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05234837A JPH05234837A JP7226692A JP7226692A JPH05234837A JP H05234837 A JPH05234837 A JP H05234837A JP 7226692 A JP7226692 A JP 7226692A JP 7226692 A JP7226692 A JP 7226692A JP H05234837 A JPH05234837 A JP H05234837A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor
- semiconductor element
- semiconductor device
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、多品種の半導体素子が
形成されたウエハから樹脂封止型の半導体装置を製造す
る方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a resin-sealed semiconductor device from a wafer on which various kinds of semiconductor elements are formed.
【０００２】[0002]
【従来の技術】半導体装置の製造方法は、先ず、ダイシ
ング工程にて、ウエハ上に形成された半導体素子を砥石
等を用いて個々の半導体素子に分割する。次いで、ダイ
ボンディング工程にて、ウエハを接着している樹脂性の
シートを引き延ばし（延伸）これら半導体素子をリード
フレームのダイパッド上にそれぞれ搭載する。そして、
ワイヤーボンディング工程にて、半導体素子とリードフ
レームとをボンディングワイヤー等により配線した後、
樹脂封止工程にて、この半導体素子とボンディングワイ
ヤーとリードフレームとをモールド樹脂にて一体封止す
る。最後に、収納工程にて、モールド樹脂にて一体封止
された半導体素子をリードフレームから切り離して個々
の半導体装置を形成し、トレイに収納する。2. Description of the Related Art In a method of manufacturing a semiconductor device, first, in a dicing process, a semiconductor element formed on a wafer is divided into individual semiconductor elements using a grindstone or the like. Next, in a die bonding process, the resin sheet to which the wafer is bonded is stretched (stretched) to mount these semiconductor elements on the die pads of the lead frame. And
In the wire bonding process, after wiring the semiconductor element and the lead frame with a bonding wire or the like,
In the resin sealing step, the semiconductor element, the bonding wire, and the lead frame are integrally sealed with a molding resin. Finally, in the storing step, the semiconductor element integrally sealed with the mold resin is separated from the lead frame to form individual semiconductor devices, which are then stored in the tray.
【０００３】このような半導体装置の製造方法のうち、
多品種少量生産の観点からゲートアレイ等のＡＳＩＣ
（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）
から成る半導体装置の製造において、１枚のウエハ内に
多品種の半導体素子が形成されている場合がある。これ
を図３に基づいて説明する。すなわち、１枚のウエハ１
内に例えば品種ａの半導体素子１１ａと品種ｂの半導体
素子１１ｂとが形成されており、これらをダイシング工
程で個々の半導体素子１１ａ、１１ｂにそれぞれ分割す
る。次いで、ダイボンディング工程で、分割された品種
ａの半導体素子１１ａをリードフレーム２ａのダイパッ
ド（図示せず）へ、また、品種ｂの半導体素子１１ｂを
リードフレーム２ｂのダイパッド（図示せず）へそれぞ
れ搭載する。そして、ワイヤーボンディング工程の後、
リードフレーム２ａをリードフレームマガジン３ａに、
また、リードフレーム２ｂをリードフレームマガジン３
ｂに格納する。各リードフレームマガジン３ａ、３ｂに
はメモリキャリア３１が設けられており、この格納とと
もにリードフレームマガジン３ａのメモリキャリア３１
には品種ａのデータが、また、リードフレームマガジン
３ｂのメモリキャリア３１には品種ｂのデータがそれぞ
れ書き込まれる。この後、リードフレーム２ａおよびリ
ードフレーム２ｂごとに、樹脂封止することで所望の半
導体装置を製造する。Among the methods of manufacturing such a semiconductor device,
ASIC such as gate array from the viewpoint of high-mix low-volume production
(Application Specific IC)
In the manufacture of a semiconductor device made of, there are cases where various kinds of semiconductor elements are formed in one wafer. This will be described with reference to FIG. That is, one wafer 1
For example, a semiconductor element 11a of type a and a semiconductor element 11b of type b are formed therein, and these are divided into individual semiconductor elements 11a and 11b in a dicing process. Then, in the die bonding process, the divided semiconductor element 11a of the type a is attached to the die pad (not shown) of the lead frame 2a, and the divided semiconductor element 11b of the type b is attached to the die pad of the lead frame 2b (not shown). Mount. And after the wire bonding process,
The lead frame 2a into the lead frame magazine 3a,
In addition, the lead frame 2b is replaced with the lead frame magazine 3
Store in b. A memory carrier 31 is provided in each of the lead frame magazines 3a and 3b. With the storage, the memory carrier 31 of the lead frame magazine 3a is stored.
The data of the product type a is written in the memory carrier 31 of the lead frame magazine 3b, and the data of the product type b is written in the memory carrier 31 of the lead frame magazine 3b. After that, a desired semiconductor device is manufactured by resin-sealing each of the lead frame 2a and the lead frame 2b.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記説
明した半導体装置の製造方法には次のような問題があ
る。すなわち、図３に示すダイボンディング工程におい
て、品種ａの半導体素子１１ａと品種ｂの半導体素子１
１ｂとを別々のリードフレーム２ａおよび２ｂへ搭載す
るため、半導体素子１１ａの搭載が終了した後、リード
フレーム２ａをリードフレーム２ｂに交換しなければな
らない。反対に、リードフレーム２ａをリードフレーム
２ｂに交換しない場合には、まだ半導体素子１１ｂがウ
エハ１内に残っていても、半導体素子１１ａが形成され
ている別のウエハ１に交換しなければならず工程数の増
加を招く。とくにウエハ１を交換する場合、一度引き延
ばした樹脂性のシートを縮めるのは非常に困難である。
また、ウエハ１内の半導体素子１１ａおよび１１ｂの数
によっては、品種ごとに用意したリードフレーム２ａお
よび２ｂのダイパッド全部に半導体素子１１ａおよび１
１ｂを搭載することができない場合がある。したがっ
て、材料の歩留りの低下を招いている。However, the above-described method of manufacturing a semiconductor device has the following problems. That is, in the die bonding process shown in FIG. 3, the semiconductor element 11a of the type a and the semiconductor element 1 of the type b are
Since the lead frame 1a and the lead frame 1b are mounted on different lead frames 2a and 2b, the lead frame 2a must be replaced with the lead frame 2b after the mounting of the semiconductor element 11a is completed. On the contrary, when the lead frame 2a is not replaced with the lead frame 2b, even if the semiconductor element 11b still remains in the wafer 1, it must be replaced with another wafer 1 on which the semiconductor element 11a is formed. This leads to an increase in the number of steps. In particular, when the wafer 1 is replaced, it is very difficult to shrink the stretched resin sheet.
Depending on the number of semiconductor elements 11a and 11b in the wafer 1, the semiconductor elements 11a and 1b may be provided on all the die pads of the lead frames 2a and 2b prepared for each product type.
It may not be possible to mount 1b. Therefore, the yield of the material is reduced.
【０００５】[0005]
【課題を解決するための手段】本発明は上記の課題を解
決するために成された半導体装置の製造方法である。す
なわち、ダイシング工程にて多品種の半導体素子が形成
されたウエハを個々の半導体素子に分割し、ダイボンデ
ィング工程にて個々の半導体素子をリードフレーム上に
搭載し、ワイヤーボンディング工程にて半導体素子とリ
ードフレームとをボンディングワイヤーにて配線し、樹
脂封止工程にて半導体素子とリードフレームとボンディ
ングワイヤーとをモールド樹脂にて一体封止し、このモ
ールド樹脂にて一体封止された半導体素子をリードフレ
ームから切り離して形成した個々の半導体装置を収納工
程にてトレイに収納する半導体装置の製造方法におい
て、ダイボンディング工程にて、半導体素子をリードフ
レーム上に搭載すると同時に、この半導体素子の品種と
リードフレーム上の半導体素子の搭載位置とが対応する
個別情報を作成し、次いで、ワイヤーボンディング工程
にて、この個別情報から読み出した品種に応じて半導体
素子とリードフレームとを配線し、樹脂封止工程の後、
収納工程にて、この個別情報から読み出した品種に基づ
いて、半導体装置を各品種ごとのトレイに分別して収納
するものである。The present invention is a method of manufacturing a semiconductor device, which has been made to solve the above problems. That is, a wafer on which various kinds of semiconductor elements are formed in the dicing process is divided into individual semiconductor elements, the individual semiconductor elements are mounted on a lead frame in the die bonding step, and the semiconductor elements are formed in the wire bonding step. The lead frame is wired with a bonding wire, the semiconductor element, the lead frame and the bonding wire are integrally sealed with a molding resin in a resin sealing step, and the semiconductor element integrally sealed with the molding resin is lead. In a method of manufacturing a semiconductor device in which individual semiconductor devices formed separately from a frame are stored in a tray in a storage process, a semiconductor element is mounted on a lead frame in a die bonding process, and at the same time, the type of semiconductor device and the lead Create individual information that corresponds to the mounting position of the semiconductor element on the frame. Then, a wire bonding step, the semiconductor element and the lead frame and wire according to varieties read from the individual information, after the resin sealing step,
In the storing step, the semiconductor devices are sorted and stored in the tray for each type based on the type read out from the individual information.
【０００６】[0006]
【作用】ダイボンディング工程では、半導体素子をリー
ドフレーム上に搭載すると同時に、その搭載位置と、搭
載された半導体素子の品種とを対応させた個別情報を作
成するので、同一のリードフレーム上に多品種の半導体
素子を搭載することができる。また、ワイヤーボンディ
ング工程では、リードフレームマガジンに設けられたメ
モリキャリアからこの個別情報を読み出すことにより、
同一のリードフレーム上に多品種の半導体素子が搭載さ
れていても、品種に合わせた配線が行える。また、半導
体装置の収納工程では、この個別情報に基づいて同一の
リードフレームに混在している半導体装置を品種ごとに
用意したトレイにそれぞれ分別することができる。In the die bonding process, the semiconductor element is mounted on the lead frame, and at the same time, individual information corresponding to the mounting position and the type of the mounted semiconductor element is created. Various types of semiconductor elements can be mounted. Also, in the wire bonding process, by reading this individual information from the memory carrier provided in the lead frame magazine,
Even if various types of semiconductor elements are mounted on the same lead frame, wiring suitable for the type can be performed. Further, in the semiconductor device storing step, the semiconductor devices mixed in the same lead frame can be sorted into the trays prepared for each product type based on the individual information.
【０００７】[0007]
【実施例】以下に本発明の半導体装置の製造方法の実施
例を図に基づいて説明する。図１は本発明の半導体装置
の製造方法を説明する概略図（その１）、図２は本発明
の半導体装置の製造方法を説明する概略図（その２）で
ある。この図１および図２を用いて、本発明の半導体装
置の製造方法を工程順に説明する。先ず、ダイシング工
程にて、品種ａの半導体素子１１ａおよび品種ｂの半導
体素子１１ｂとが多数形成されたウエハ１を分割する。
すなわち、樹脂性のシート（図示せず）に接着されたウ
エハ１を砥石等により切断し、個々の半導体素子１１
ａ、１１ｂに分割する。Embodiments of the method of manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings. FIG. 1 is a schematic view (No. 1) for explaining a method for manufacturing a semiconductor device according to the present invention, and FIG. 2 is a schematic view (No. 2) for explaining a method for manufacturing a semiconductor device according to the present invention. The method for manufacturing a semiconductor device of the present invention will be described in the order of steps with reference to FIGS. First, in the dicing process, the wafer 1 on which a large number of semiconductor elements 11a of type a and semiconductor elements 11b of type b are formed is divided.
That is, the wafer 1 bonded to a resin sheet (not shown) is cut with a grindstone or the like, and each semiconductor element 11 is cut.
It is divided into a and 11b.
【０００８】次いで、ダイボンディング工程にて、これ
らの半導体素子１１ａ、１１ｂをリードフレーム２のダ
イパッド（図示せず）上に搭載する。これは、ウエハ１
を接着している樹脂性のシートを引き延ばすことによ
り、分割された個々の半導体素子１１ａ、１１ｂの間隔
を広げ、ダイボンディング装置の吸着コレット等により
半導体素子１１ａ、１１ｂを１個づつダイパッド上に搭
載する。ダイボンディング装置は、半導体素子１１ａ、
１１ｂを同一のリードフレーム２に品種ａ、ｂの区別を
することなく連続して搭載する。これにより、同一のリ
ードフレーム２に品種ａ、ｂがそれぞれ混在して搭載さ
れることになる。この搭載と同時に、半導体素子１１
ａ、１１ｂのリードフレーム２上の搭載位置と品種とを
対応させた個別情報を作成し、リードフレーム２を収納
するリードフレームマガジン３に設けられたメモリキャ
リア３１に書き込む。この個別情報には、例えばリード
フレーム２のリードフレーム番号と、その搭載位置の番
地（ｘ列、ｙ番）と、そこに搭載された半導体素子１１
ａ、１１ｂの品種ａ、ｂとがそれぞれ記憶されており、
これに基づいて次工程の動作を制御する。Next, in a die bonding process, these semiconductor elements 11a and 11b are mounted on a die pad (not shown) of the lead frame 2. This is wafer 1
By extending the resin sheet that adheres to each other, the intervals between the divided semiconductor elements 11a and 11b are widened, and the semiconductor elements 11a and 11b are mounted on the die pad one by one by the suction collet of the die bonding apparatus. To do. The die bonding apparatus includes a semiconductor element 11a,
11b are continuously mounted on the same lead frame 2 without distinguishing between the types a and b. As a result, the products a and b are mixedly mounted on the same lead frame 2. At the same time as this mounting, the semiconductor element 11
Individual information is created by associating the mounting positions of the a and 11b on the lead frame 2 and the product types, and the individual information is written in the memory carrier 31 provided in the lead frame magazine 3 that stores the lead frame 2. The individual information includes, for example, the lead frame number of the lead frame 2, the address of the mounting position (x column, y number), and the semiconductor element 11 mounted therein.
The varieties a and b of a and 11b are stored respectively,
Based on this, the operation of the next process is controlled.
【０００９】次に、ワイヤーボンディング工程にて、リ
ードフレーム２に搭載された半導体素子１１ａ、１１ｂ
とリードフレーム２のインナーリード（図示せず）とを
ボンディングワイヤー等により配線する。このワイヤー
ボンディング工程では、同一のリードフレーム２に搭載
された多品種の半導体素子１１ａおよび１１ｂについ
て、それぞれの品種に応じたワイヤーボンディング方法
を一台のワイヤーボンディング装置により行う。この
際、メモリキャリア３１から読み出した個別情報に基づ
いて、ワイヤーボンディング装置本体に設けられたフロ
ッピーディスク等の記憶手段からワイヤー結線情報を読
み出すことにより、リードフレーム２のどこの位置に搭
載された半導体素子１１ａ、１１ｂがどのようなワイヤ
ーボンディングであるかを知ることができる。なお、ワ
イヤー結線情報の記憶手段としてワイヤーボンディング
装置本体に設けられたフロッピーディスクに限らず、上
位のホストコンピュータに記憶してもよい。Next, in the wire bonding process, the semiconductor elements 11a and 11b mounted on the lead frame 2 are mounted.
The inner lead (not shown) of the lead frame 2 is wired by a bonding wire or the like. In this wire bonding process, a single wire bonding apparatus performs a wire bonding method for various kinds of semiconductor elements 11a and 11b mounted on the same lead frame 2 according to each kind. At this time, based on the individual information read from the memory carrier 31, the wire connection information is read from the storage means such as a floppy disk provided in the wire bonding apparatus main body, so that the semiconductor mounted anywhere in the lead frame 2 is mounted. It is possible to know what kind of wire bonding the elements 11a and 11b are. Note that the wire connection information storage unit is not limited to the floppy disk provided in the wire bonding apparatus body, and may be stored in a host computer.
【００１０】次に、樹脂封止工程にて、ボンディングワ
イヤー等により配線された半導体素子１１ａ、１１ｂを
モールド樹脂４を用いて一体封止する。すなわち、半導
体素子１１ａ、１１ｂが搭載され、ボンディングワイヤ
ー等により配線されたリードフレーム２を、例えばトラ
ンスファーモールド用の金型内に配置して、モールド樹
脂４を充填することにより、半導体素子１１ａおよび１
１ｂとボンディングワイヤーとインナーリードとを一体
封止する。そして、必要に応じてリードフレーム２のア
ウターリード（図示せず）にメッキ処理を施す。このよ
うな樹脂封止工程が終了したリードフレーム２は、例え
ば積層式のリードフレームマガジン３に格納され、同時
に個別情報をこのリードフレームマガジン３に設けられ
たメモリキャリア３１にコピーする。Next, in a resin sealing step, the semiconductor elements 11a and 11b wired by bonding wires or the like are integrally sealed with the mold resin 4. That is, the semiconductor elements 11a and 11b are mounted, and the lead frame 2 wired by bonding wires or the like is placed in, for example, a mold for transfer molding, and the molding resin 4 is filled therein.
1b, the bonding wire, and the inner lead are integrally sealed. Then, an outer lead (not shown) of the lead frame 2 is subjected to a plating treatment, if necessary. The lead frame 2 that has undergone such a resin sealing step is stored in, for example, a laminated lead frame magazine 3, and at the same time, individual information is copied to the memory carrier 31 provided in the lead frame magazine 3.
【００１１】そして、収納工程にて、一体封止された半
導体素子１１ａ、１１ｂをリードフレーム２から切り離
してトレイ５ａ、５ｂにそれぞれ収納する。すなわち、
一体封止された半導体素子１１ａおよび１１ｂをリード
フレーム２から切り離すことにより個別の半導体装置１
２ａ、１２ｂを形成する。そして、前述の個別情報に基
づいて、半導体装置１２ａを品種ａ用のトレイ５ａに収
納し、半導体装置１２ｂを品種ｂ用のトレイ５ｂに収納
する。これにより、同一のリードフレーム２に混在して
いた品種ａの半導体装置１２ａと品種ｂの半導体装置１
２ｂとを別々のトレイ５ａ、５ｂに分別して収納するこ
とができる。なお、モールド樹脂４の表面に識別マーク
を塗布する必要がある場合には、リードフレーム２から
半導体装置１２ａ、１２ｂを切り離す前に、前述の個別
情報に基づいて、マーキング装置の本体に設けられたフ
ロッピーディスクや上位のホストコンピュータ等の記憶
手段から識別マーク情報を読み出して行えばよい。そし
て、この後の工程として、品種ごとに分別して収納され
た半導体装置１２ａ、および１２ｂの品質検査を行い、
基準値を満たしたものを出荷する。Then, in the storing step, the semiconductor elements 11a and 11b that are integrally sealed are separated from the lead frame 2 and stored in the trays 5a and 5b, respectively. That is,
By separating the semiconductor elements 11a and 11b that are integrally sealed from the lead frame 2, individual semiconductor devices 1
2a and 12b are formed. Then, based on the above-mentioned individual information, the semiconductor device 12a is stored in the tray 5a for the product type a, and the semiconductor device 12b is stored in the tray 5b for the product type b. As a result, the semiconductor device 12a of the type a and the semiconductor device 1 of the type b that were mixed in the same lead frame 2 are mixed.
2b and the trays 5a and 5b can be separately stored. When it is necessary to apply the identification mark to the surface of the mold resin 4, the identification mark is provided on the main body of the marking device based on the aforementioned individual information before the semiconductor devices 12a and 12b are separated from the lead frame 2. The identification mark information may be read out from a storage means such as a floppy disk or a host computer. Then, as a subsequent step, the quality inspection of the semiconductor devices 12a and 12b sorted and stored according to the product type is performed,
Products that meet the standard values are shipped.
【００１２】これらの工程により、ウエハ１を品種ごと
に交換したり、リードフレーム２を品種の数だけ用意す
ることなく、少ない工程数で半導体装置１２ａ、および
１２ｂを製造することができる。なお、個別情報の記憶
媒体としてリードフレームマガジン３のメモリキャリア
３１を用いたが、本発明はこれに限定されない。例え
ば、この個別情報を上位のホストコンピュータに記憶し
ておき、リードフレームマガジン３に添付したバーコー
ドを用いて照合してもよい。また、この個別情報はリー
ドフレームマガジン３単位で記憶されているため、同じ
リードフレームマガジン３内でリードフレーム２の収納
順序が変更してしまうと個別情報内のデータの整合性が
失われてしまう。したがって、これを防止するために、
リードフレーム２の周縁部に識別用のパンチ穴等をあけ
ておく事も考えられる。By these steps, the semiconductor devices 12a and 12b can be manufactured by a small number of steps without exchanging the wafer 1 for each type and preparing the lead frame 2 by the number of types. Although the memory carrier 31 of the lead frame magazine 3 is used as a storage medium for individual information, the present invention is not limited to this. For example, this individual information may be stored in a host computer of a higher rank and collated using a bar code attached to the lead frame magazine 3. Further, since this individual information is stored for each lead frame magazine 3, if the storage order of the lead frames 2 in the same lead frame magazine 3 is changed, the consistency of the data in the individual information will be lost. .. Therefore, to prevent this,
It is also possible to make a punch hole or the like for identification in the peripheral portion of the lead frame 2.
【００１３】[0013]
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、次のような効果がある。すなわ
ち、多品種の半導体素子を同一のリードフレームに搭載
するので、品種ごとにウエハを交換したり、リードフレ
ームを交換したりする必要がない。したがって、工程数
を減少することが可能となる。さらに、リードフレーム
のダイパッド上に連続して半導体素子を搭載するので、
ダイパッドを効率よく使用することができる。したがっ
て、全部のダイパッドを使用しきれないような無駄なリ
ードフレームがないため、材料の歩留りを向上すること
ができる。よって、工程数を少なく、かつ材料の歩留り
を向上できる半導体装置の製造方法を提供することがで
きるため、半導体装置の生産性向上が図れる。As described above, the method of manufacturing a semiconductor device of the present invention has the following effects. That is, since many kinds of semiconductor elements are mounted on the same lead frame, it is not necessary to replace the wafer or the lead frame for each kind. Therefore, the number of steps can be reduced. Furthermore, because the semiconductor elements are continuously mounted on the die pad of the lead frame,
The die pad can be used efficiently. Therefore, since there is no useless lead frame that cannot use all the die pads, the material yield can be improved. Therefore, since it is possible to provide a method for manufacturing a semiconductor device in which the number of steps is small and the material yield can be improved, the productivity of the semiconductor device can be improved.
【図１】本発明の半導体装置の製造方法を説明する概略
図（その１）である。FIG. 1 is a schematic view (No. 1) for explaining the method for manufacturing a semiconductor device of the present invention.
【図２】本発明の半導体装置の製造方法を説明する概略
図（その２）である。FIG. 2 is a schematic view (No. 2) for explaining the method for manufacturing a semiconductor device of the present invention.
【図３】従来の半導体装置の製造方法を説明する概略図
である。FIG. 3 is a schematic diagram illustrating a conventional method for manufacturing a semiconductor device.
１ ウエハ ２ リードフレーム ３ リードフレームマガジン ４ モールド樹脂 ５ａ トレイ（品種ａ） ５ｂ トレイ（品種ｂ） １１ａ 半導体素子（品種ａ） １１ｂ 半導体素子（品種ｂ） １２ａ 半導体装置（品種ａ） １２ｂ 半導体装置（品種ｂ） ３１ メモリキャリア 1 Wafer 2 Lead frame 3 Lead frame magazine 4 Mold resin 5a Tray (kind a) 5b Tray (kind b) 11a Semiconductor element (kind a) 11b Semiconductor element (kind b) 12a Semiconductor device (kind a) 12b Semiconductor device (kind) b) 31 memory carriers
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｆ 9272−4Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 23/50 F 9272-4M
Claims (1)
を個々の前記半導体素子に分割するダイシング工程と前
記半導体素子をリードフレーム上に搭載するダイボンデ
ィング工程と、 前記半導体素子と前記リードフレームとをボンディング
ワイヤーにて配線するワイヤーボンディング工程と、 前記半導体素子と前記リードフレームと前記ボンディン
グワイヤーとをモールド樹脂にて一体封止する樹脂封止
工程と、 前記モールド樹脂にて一体封止された前記半導体素子を
前記リードフレームから切り離して個々の半導体装置を
形成し、トレイに収納する収納工程とから成る半導体装
置の製造方法において、 前記半導体素子を前記リードフレーム上に搭載すると同
時に、前記リードフレーム上の前記半導体素子の搭載位
置と前記半導体素子の品種とが対応した個別情報を作成
する前記ダイボンディング工程と、 次いで、前記個別情報から読み出した前記品種に応じて
前記半導体素子と前記リードフレームとを配線する前記
ワイヤーボンディング工程と、 前記樹脂封止工程の後、前記個別情報から読み出した前
記品種に基づいて、前記半導体装置を前記品種ごとの前
記トレイに分別して収納する前記収納工程とから成るこ
とを特徴とする半導体装置の製造方法。1. A dicing step of dividing a wafer on which various types of semiconductor elements are formed into individual semiconductor elements, a die bonding step of mounting the semiconductor elements on a lead frame, the semiconductor element and the lead frame. A wire bonding step of wiring with a bonding wire; a resin sealing step of integrally sealing the semiconductor element, the lead frame, and the bonding wire with a mold resin; A method of manufacturing a semiconductor device, comprising a step of separating a semiconductor element from the lead frame to form individual semiconductor devices, and storing the semiconductor element in a tray, wherein the semiconductor element is mounted on the lead frame and at the same time, the semiconductor element is mounted on the lead frame. Mounting position of the semiconductor element and the product of the semiconductor element And a die bonding step of creating corresponding individual information, and then a wire bonding step of wiring the semiconductor element and the lead frame according to the product type read from the individual information, and the resin sealing step After that, based on the product type read from the individual information, the semiconductor device is separately stored in the tray for each product type, and the storage step is included.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7226692A JPH05234837A (en) | 1992-02-20 | 1992-02-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7226692A JPH05234837A (en) | 1992-02-20 | 1992-02-20 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234837A true JPH05234837A (en) | 1993-09-10 |
Family
ID=13484314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7226692A Pending JPH05234837A (en) | 1992-02-20 | 1992-02-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234837A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373574C (en) * | 2005-05-30 | 2008-03-05 | 京元电子股份有限公司 | Device for picking up and sorting crystal grains |
| JP2009206532A (en) * | 2009-06-18 | 2009-09-10 | Renesas Technology Corp | Manufacturing method of semiconductor device |
-
1992
- 1992-02-20 JP JP7226692A patent/JPH05234837A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373574C (en) * | 2005-05-30 | 2008-03-05 | 京元电子股份有限公司 | Device for picking up and sorting crystal grains |
| JP2009206532A (en) * | 2009-06-18 | 2009-09-10 | Renesas Technology Corp | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7299973B2 (en) | Semiconductor device and an information management system therefor | |
| US6995468B2 (en) | Semiconductor apparatus utilizing a preparatory stage for a chip assembly | |
| JPH05234837A (en) | Manufacture of semiconductor device | |
| JPH118327A (en) | Method for providing semiconductor chip identification code and method for managing semiconductor chip | |
| JP2004193189A (en) | Production management system of semiconductor device | |
| JP2771104B2 (en) | Lead frame for semiconductor device | |
| EP0488053B1 (en) | Method for manufacturing a semiconductor chip | |
| JP2736153B2 (en) | Semiconductor component manufacturing method and semiconductor component marking device | |
| JP3144167B2 (en) | Method for manufacturing semiconductor device | |
| US20010051383A1 (en) | Method for identifying defective elements in array molding of semiconductor packaging | |
| JP2508260B2 (en) | Semiconductor device manufacturing lot control method | |
| JPH07297211A (en) | Die bonding device | |
| US7452753B2 (en) | Method of processing a semiconductor wafer for manufacture of semiconductor device | |
| JP3154159B2 (en) | Carrier for ball grid array integrated circuit board | |
| JPS6063937A (en) | Assembling device for electronic component | |
| KR100257982B1 (en) | Wafer mounter having function for attaching barcode label of wafer identification number | |
| JPH01194331A (en) | Die-bonding with marking | |
| JPH01302754A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0750388A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| JPH05190614A (en) | Method storing of mapping data | |
| JPS5966198A (en) | Method of continuously supplying magazine | |
| JPH06140444A (en) | Manufacture of resin seal type semiconductor device | |
| JP2003347319A (en) | Semiconductor device and manufacturing method thereof | |
| JPH01302759A (en) | Manufacture of semiconductor device | |
| JPH04277646A (en) | Manufacture of hybrid integrated circuit |