JPH05233556A

JPH05233556A - 複数の処理ユニットを有する情報処理装置

Info

Publication number: JPH05233556A
Application number: JP4038017A
Authority: JP
Inventors: Hidehiro Nakamura; 英博中村; Hidetoshi Nonaka; 秀俊野中; Fumio Inoue; 文男井上; Masumi Tanaka; 真澄田中
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Showa Denko Materials Co Ltd
Priority date: 1992-02-25
Filing date: 1992-02-25
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】高精度かつ高速に演算できて、しかも、安価に
製造できる情報処理装置を提供する。【構成】複数の処理ユニット１００と、複数の共通メモ
リユニット２００と、制御部ユニット３００とを備え
る。各処理ユニット１００は、それぞれ与えられたプロ
グラムに従って演算を実行するものである。各共通メモ
リユニット２００は、それぞれ二つの処理ユニット１０
０に対して、それぞれアクセス可能に接続されて配置さ
れ、一方の処理ユニット１００から他方の処理ユニット
１００へのデータ転送に用いることができるものであ
る。制御部ユニット３００は、各処理ユニット１００と
外部との間でのデータの入出力を制御すると共に、各処
理ユニットが同期して動作するよう制御するものであ
る。【効果】空間回路網法等の、空間の多数の点について、
互いに隣接する点の前回の計算結果を用いて計算するよ
うな、計算アルゴリズムを効率よく実行することがで
き、例えば、電磁界解析、音場解析、熱流解析、流体の
解析等が効率よく行なえる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の処理ユニットを
有する情報処理装置に係り、特に、各処理ユニットが、
互いに他の演算結果を用いて、演算を順次実行すること
に好適な情報処理装置に関する。

【０００２】

【従来の技術】近年、半導体素子の高集積化および高速
化に伴い、それを実装するパッケージや配線基板につい
て、高配線密度化と、信号伝搬特性の向上が求められて
いる。このため、特性インピーダンス、伝搬遅延、高周
波減衰、クロストークなど高周波電気特性を総合的に評
価しながら、配線板を開発する必要性がでてきている。

【０００３】そこで、電子計算機を用いて、配線板の高
周波特性をシミュレーションし、最適設計することが考
えられている。この目的のため、電磁界波動が３次元で
解析でき、その結果を直感的に判りやすい形で、時間応
答も含めて、視覚化できる手法が求められる。この手法
の一つとして、空間回路網法がある。

【０００４】この方法は、３次元空間の立方格子網を用
いて、３次元の電磁界等の場を時間軸上で直接解く計算
手法である。すなわち、この方法は、解析対象全体に電
磁界成分を離散化し、さらに、その成分を時間的に関係
付けるなどにより、時間軸上の定式化ができる。このた
め、過渡解析が可能であり、また、多媒質の解析も可能
である。しかも、その結果を、判り易い３次元表示によ
り視覚化できる。

【０００５】また、この方法は、電磁界の解析のみなら
ず、室内音場等の音響特性の解析、導波管、光ファイバ
等の電磁界のモード解析、アンテナの放射特性解析、固
体の振動解析などのように、媒質中の波動エネルギの伝
搬の状態を解析する場合等に広く適用することができ
る。

【０００６】なお、この空間回路網法については、従
来、吉田、深井、福岡によって、電子情報通信学会論文
誌（Ｂ）、Ｊ６３−Ｂ，９，ｐｐ．８７６〜８８３、
（１９８０）“電磁界の節点方程式による過渡解析”と
して発表されたものがある。また、この方法を用いた３
次元電磁界解析については、中村、福富によって、日立
化成テクニカルレポートＮｏ．１４（１９９０）“空間
回路網法による配線板の３次元電磁界解析”として発表
されたものがある。

【０００７】

【発明が解決しようとする課題】この方法で電磁界を解
析する場合、任意の解析対象内に配置した３次元等価回
路網について、次のようにして計算を行なうことが基本
原理となっている。すなわち、任意波形を入力後、格子
を構成する各節点での電圧電流を系全体に渡って計算
し、ついで、後述する空間離散間隔Δｄに密接に関係す
る一離散時間後に、同様に各節点での電圧電流を系全体
に渡って計算し、以後、予め定めた計算を打ち切る時刻
に達するまで、この計算を繰り返して、時間軸上で系全
体に渡って計算を行なうものである。そして、各節点で
計算を行なう場合、それぞれ、予め定めた隣接節点での
前回の計算結果を用いて、計算が行なわれる。

【０００８】ところで、このような計算を行なうため、
本方法では、その配線基板の空間に、３次元立方格子を
考える。この３次元立方格子は、その格子の各節点間の
距離、すなわち、空間離散間隔Δｄが無限小であると
き、実際の自由空間場と等価であることが証明されてい
る。従って、この方法で解析するにあたっては、対象の
空間に対して、空間離散間隔Δｄをできるだけ小さく取
ることが、解析精度の上で好ましい。ただし、空間離散
間隔Δｄを小さく取ると、それだけ、格子網の節点の数
が多くなり、計算量が多くなることになる。

【０００９】ところで、従来は、この空間回路網法のモ
デリングによる解析について、プログラムに基づいて電
子計算機により実行することが一般的であった。この場
合、各節点ごとに、順次計算を行なうため、計算時間が
長くなるという問題がある。これに対して、例えば、ス
ーパーコンピュータ、大型コンピュータ等を用いること
もできるが、これらのコンピュータは、極めて高価であ
り、一般的ではない。このため、従来は、精度を落して
計算するか、時間をかけて計算を行なうかのいずれかの
方法が行なわれていた。

【００１０】このため、安価な機材で、精度を落すこと
なく、高速に演算できる装置の開発が望まれていた。

【００１１】本発明の目的は、高精度かつ高速に演算で
きて、しかも、安価に製造できる情報処理装置を提供す
ることにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、本発明の一態様によれば、複数の処理ユニットと、
複数の共通メモリユニットと、制御部ユニットとを備
え、各処理ユニットは、それぞれ与えられたプログラム
に従って演算を実行するものであり、各共通メモリユニ
ットは、それぞれ二つの処理ユニットに対して、それぞ
れアクセス可能に接続されて配置され、一方の処理ユニ
ットから他方の処理ユニットへのデータ転送に用いるこ
とができるものであり、制御部ユニットは、各処理ユニ
ットと外部との間でのデータの入出力を制御すると共
に、各処理ユニットが同期して動作するよう制御するも
のである情報処理装置が提供される。

【００１３】各処理ユニットは、それぞれ、中央処理ユ
ニットと、メモリとを有して構成することができる。こ
の場合、メモリは、各中央処理ユニットの動作プログラ
ムと、処理結果とを記憶する領域を有するもので構成す
ることができる。

【００１４】また、各処理ユニットは、それぞれ予め定
められた一連の処理が終了したとき、終了信号を上記制
御部ユニットに対して出力する手段を有するものである
ことができる。

【００１５】さらに、各処理ユニットは、制御部ユニッ
トからの割込信号を検出すると、それぞれがアクセス可
能な共通メモリユニットを介して、互いに他の処理ユニ
ットとの間で、互いに他の演算結果を取り込む処理を行
なう手段を有することができる。

【００１６】制御部ユニットは、全処理ユニットからの
終了信号を受けると、次の演算の開始を指令する割込信
号を、全処理ユニットに対して出力する割込御部を有す
ることができる。

【００１７】また、本発明では、処理ユニットが３個設
けられ、共通メモリユニットが２個設けられる態様、処
理ユニットが４個以上設けられ、共通メモリユニットが
処理ユニットと同一の個数設けられる態様等が可能であ
る。好ましい態様の一つとして、処理ユニットが６個設
けられ、共通メモリが６個設けられるものがある。

【００１８】処理ユニットおよび共通メモリは、交互に
配置され、全体として環状に隣接する関係を有するもの
とすることができる。

【００１９】共通メモリユニットは、二つのメモリユニ
ットを有し、二つのメモリユニットは、二つの処理ユニ
ットからそれぞれ独立にアクセス可能なものである構成
とすることができる。

【００２０】また、本発明の他の態様によれば、空間回
路網法のアルゴリズムによって対象の空間についての解
析を行なうための情報処理システムを構成することがで
きる。この情報処理システムは、６個の処理ユニット
と、６個の共通メモリユニットと、１個の制御部ユニッ
トとを備え、各処理ユニットは、空間回路網の３次元の
基本格子網を構成する６個の節点に対応付けられ、それ
ぞれ対応する節点についての演算を、与えられたプログ
ラムに規定される空間回路網法のアルゴリズム従って実
行するものであり、各共通メモリユニットは、それぞれ
二つの処理ユニットに対して、それぞれアクセス可能に
接続されて配置され、一方の処理ユニットから他方の処
理ユニットへのデータ転送に用いることができるもので
あり、制御部ユニットは、各処理ユニットと外部との間
でのデータの入出力を制御すると共に、各処理ユニット
が同期して動作するよう制御するものである情報処理シ
ステムが提供される。

【００２１】このシステムにおいて、各処理ユニット
は、１の節点についての演算が終了するごとに、あらか
じめ定められた順序に従って、解析すべき空間中を基本
格子を移動させて、新たな位置にある節点について、そ
れぞれ演算し、これを繰り返して対象の空間全体におけ
る各節点についての演算を分担して実行する構成とする
ことができる。

【００２２】また、各処理ユニットは、対象の空間全体
について、予め設定した回数繰り返して演算するようカ
ウンタ等により設定することができる。

【００２３】さらに、このシステムにおいて、各処理ユ
ニットは、それぞれ、中央処理ユニットと、メモリとを
有するもので構成することができる。

【００２４】この場合、メモリは、各中央処理ユニット
の動作プログラムと、演算結果とを記憶する領域を有す
る構成とすることができる。

【００２５】また、中央処理ユニットは、制御部ユニッ
トからの割込信号を検出すると、互いに隣接する関係に
ある節点に対応付けられる処理ユニットとの間で、メモ
リに格納される前回の演算結果の交換を行ない、自ユニ
ットの前回の演算結果と他の処理ユニットの前回の演算
結果とを用いて、当該対応付けられた節点についての演
算を実行し、その結果をメモリに格納するものとするこ
とができる。

【００２６】さらに、本発明の他の態様によれば、演算
専用情報処理装置と、支援用のホストコンピュータとを
有する情報処理システムであって、演算専用情報処理装
置は、複数の処理ユニットと、複数の共通メモリユニッ
トと、制御部ユニットとを備え、各処理ユニットは、そ
れぞれ与えられたプログラムに従って演算を実行するも
のであり、各共通メモリユニットは、それぞれ二つの処
理ユニットに対して、それぞれアクセス可能に接続され
て配置され、一方の処理ユニットから他方の処理ユニッ
トへのデータ転送に用いることができるものであり、制
御部ユニットは、各処理ユニットと外部との間でのデー
タの入出力を制御すると共に、各処理ユニットが同期し
て動作するよう制御するものであり、ホストコンピュー
タは、各処理ユニットごとの動作プログラムの作成およ
び境界条件の設定に用いられると共に、これらの動作プ
ログラムおよび境界条件を、制御部ユニットを介して、
対応する処理ユニットに転送するものである情報処理シ
ステムが提供される。

【００２７】

【作用】複数の処理ユニットは、それぞれ与えられたプ
ログラムに従って演算を実行する。プログラムは、制御
部ユニットを介して、外部のホストコンピュータ等から
転送することができる。各処理ユニットは、それぞれ、
それに割り当てられた条件にしたがって、対応するプロ
グラムにより演算を実行することができる。従って、並
列処理が可能となる。もちろん、各処理ユニットは、同
一のプログラムで演算を実行することもできる。

【００２８】複数の共通メモリユニットは、それぞれ二
つの処理ユニットに対して、それぞれアクセス可能に接
続されて配置される。そして、一方の処理ユニットから
他方の処理ユニットへのデータ転送に用いることができ
る。データ転送は、双方向に可能である。この場合、各
処理ユニットは、共通メモリに対する書き込みおよび読
み出しの動作で、相互にデータの転送を行なうことがで
きる。すなわち、共通メモリに対し、自ユニットのデー
タを書き込み、他ユニットのデータを読み出すことによ
って、データの転送を行なう。

【００２９】制御部ユニットは、各処理ユニットと外部
との間でのデータの入出力を制御することができる。こ
れには、例えば、外部からプログラムの転送を受けた
り、演算結果を外部に出力することが挙げられる。ま
た、制御部ユニットは、各処理ユニットが同期して動作
するよう制御する。この同期制御は、各処理ユニットの
一連の動作終了を示す信号を各処理ユニットから受け取
って、すべての処理ユニットから動作終了を示す信号を
受け取ったとき、全処理ユニットにたいして、一斉に、
次の演算実行の開始を支持する信号を出力する。このた
めの信号として、割込信号が用いられる。

【００３０】各処理ユニットは、この割込信号を検出し
て、演算の実行を開始する。以降は、この手順を予め定
めた回数繰り返して、終了する。

【００３１】本発明は、解析対象の空間を、格子網でモ
デル化し、その最小単位である基本格子について、演算
を実行し、この基本格子網を空間内を順次移動させて、
全空間の各点の解析を行なうことができる。特に、３次
元の格子網でモデル化した場合、処理ユニットを６個配
置することにより、その６個の処理ユニットを、基本格
子網を構成する各節点に対応させることができる。これ
により、節点の空間的な配置と、節点の演算における他
の節点との相互作用とを、処理ユニットの配置と対応さ
せることが可能となる。従って、空間的な配置に対応さ
せて、プログラムの作成が行なえるので、作成が容易に
なる。

【００３２】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。

【００３３】図１に、本発明の情報処理装置の第１実施
例の構成の概要を示す。本実施例は、演算を実行する６
個の処理ユニット（Ａ〜Ｆ）１００と、処理ユニット１
００間の演算結果の受渡しを行なうための共通メモリ２
００と、処理ユニット１００の駆動制御および外部との
入出力処理を行なう制御部ユニット３００とを備える。
これらの各ユニット１００、２００および３００は、共
通のボード４００上に配置される。

【００３４】ボード４００には、図示していないが、制
御部ユニット３００と、他の各ユニットとの間に、外部
に対するデータ等の入出力を行なうためのバスおよび制
御を行なうための信号線が設けられている。各処理ユニ
ット１００に対するバスおよび信号線の中で、重要なタ
イミングが要求されるものは、等長となるように配置さ
れている。これにより、データおよび信号のタイミング
のずれを防いでいる。

【００３５】処理ユニット１００は、同一構成のユニッ
ト６個（Ａ〜Ｆ）が配置されている。これらは、環状に
隣接して、互いに他の処理ユニット１００との間で、演
算結果の受渡しができるように配置される。すなわち、
処理ユニット１００のそれぞれについて、Ａ−Ｂ，Ａ−
Ｃ，Ｂ−Ｄ，Ｃ−Ｅ，Ｄ−Ｆ，Ｅ−Ｆの各相互間で、情
報のやり取りができるように配置される。

【００３６】この情報の受渡しを行なうため、環状に隣
接する各処理ユニット１００の間に、共通メモリ２００
がそれぞれ配置される。共通メモリ２００は、メモリユ
ニットＭＡ〜ＭＬを、２個ずつ対で配置して構成され
る。すなわち、１対をなすメモリユニットＭＡおよびＭ
Ｂが処理ユニットＡとＣとの間に、１対をなすメモリユ
ニットＭＣおよびＭＤがＡとＢとの間に、１対をなすメ
モリユニットＭＥおよびＭＦがＢとＤとの間に、１対を
なすメモリユニットＭＧおよびＭＨがＤとＦとの間に、
１対をなすメモリユニットＭＩおよびＭＪがＦとＥとの
間に、１対をなすメモリユニットＭＫおよびＭＬがＥと
Ｃとの間に、それぞれ配置される。

【００３７】また、制御部ユニット３００は、その本体
部がボード４００の中央部に配置され、コネクタ部がボ
ード４００の一端（または中央でもよい）に配置され
る。この制御部ユニット３００は、各処理ユニット１０
０の演算終了信号を受け付けると共に、各処理ユニット
１００を同期して動作させる割込み信号を各処理ユニッ
ト１００に出力する。また、例えば、プログラム、初期
データ等のデータを各処理ユニット１００に入力させる
ため、また、各処理ユニット１００から演算結果を出力
させるため、コネクタ部に接続されるホストコンピュー
タ５００を対応する処理ユニット１００に接続する。

【００３８】処理ユニット１００の内部構成は、図２に
示すように、演算、ユニットの動作の制御等を実行する
中央処理装置（ＣＰＵ）１０２と、ＣＰＵ１０２のプロ
グラムを格納するためのプログラム用メモリ１０４と、
演算結果等のデータを格納するためのデータメモリ１０
６と、外部に対してデータ等の入出力を行なうためのア
ドレスバッファ１０８およびデータトランシーバ１１０
と、プログラムメモリ１０４に対するアクセスアドレス
を保持するためのアドレスバッファ１１２と、データメ
モリ１０６に対するアクセスアドレスを保持するための
アドレスバッファ１１４と、アクセスの態様を解析して
アクセスを制御するアドレスデコーダ１１６および１１
８と、ＣＰＵ１０２がプログラムをフェッチするための
プログラム用のデータトランシーバ１２０と、ＣＰＵ１
０２とデータメモリ１０６との間でデータを一時保持す
るためのデータトランシーバ１２２と、制御部ユニット
３００から出力される割込み信号を検出して割込み処理
を行なう割込検出部１２４とを有する。

【００３９】また、処理ユニット１００内には、各部を
接続するアドレスバス１３０およびデータバス１３２が
配置されている。これらのバスは、アドレスおよびデー
タのみならず、各種制御信号の伝送を行なう機能をも有
する。

【００４０】ＣＰＵ１０２は、割込み制御部１２４が割
込信号を検出して、その検出信号出力すると、これによ
り演算の処理が起動される。また、ＣＰＵ１０２は、後
述するフローチャートに示すように、一連の演算を終了
すると、終了信号を出力する。さらに、ＣＰＵ１０２
は、この一連の演算を予め定めた繰返し数分、実行する
と、プログラムの完了を示す最終終了（完了）信号を出
力する。これらの信号は、制御部ユニット３００に送ら
れる。

【００４１】プログラム用メモリ１０４およびデータ用
メモリ１０６は、本実施例では、高速化を図るため、ス
タティックＲＡＭ（random access memory）を用いてい
る。なお、ダイナミックＲＡＭを用いてもよい。

【００４２】また、データトランシーバ１１０、１２０
および１２２は、本実施例では、それぞれ、双方向にデ
ータの入出力ができる３ステートバッファを用いて構成
される。すなわち、データトランシーバ１１０、１２０
および１２２は、それぞれハイインピーダンスとなるこ
とで、それ自身を介してのデータバス１３２との間のデ
ータの入出力を遮断することができる。これにより、例
えば、ユニット１００内部でのデータの転送を行なう場
合と、ユニット１００外部との間でデータの転送を行な
う場合とを分離して、データバス１３２でのデータの衝
突を防止することができる。また、ユニット１００内部
でのデータ転送を行なう場合に、データトランシーバ１
２０および１２２のうち、いずれかをハイインピーダン
スとして、選択的にデータ転送を行なわせることができ
る。すなわち、データトランシーバ１１０をハイインピ
ーダンスとすると、データトランシーバ１２０または１
２２を用いて、ＣＰＵ１０２とプログラムメモリ１０４
またはデータ用メモリ１０６との間でのデータの転送が
行なえる。一方、データトランシーバ１２０および１２
２をハイインピーダンスとすることにより、データトラ
ンシーバ１１０を用いて、ユニット外部とプログラムメ
モリ１０４またはデータ用メモリ１０６との間でのデー
タの転送が行なえる。

【００４３】なお、データトランシーバ１２０および１
２２は、それぞれ対応するアドレスデーコーダ１１６お
よび１１８からの、それを選択する信号により、動作可
能状態となり、その他の場合にハイインピーダンスとな
るように制御される。また、データトランシーバ１２０
および１２２は、ＣＰＵ１０２からの指示により、デー
タの伝送方向が決められる。また、データトランシーバ
１１０は、制御部ユニット３００からのユニット選択信
号が入力されたとき、動作可能状態となり、その他の場
合に、ハイインピーダンスとなるよう制御される。ま
た、データトランシーバ１１０は、制御部ユニット３０
０からの方向指示信号に応じて、データの伝送方向が決
定される。

【００４４】アドレスバッファ１０８、１１２および１
１４は、本実施例では、それぞれ、３ステートバッファ
を用いて構成される。すなわち、アドレスバッファ１０
８、１１２および１１４は、それぞれハイインピーダン
スとなることで、それ自身を介してのアドレスバス１３
０との間のデータの入出力を遮断することができる。ア
ドレスバッファ１１２および１１４は、ＣＰＵ１０２か
らの指示があると動作可能状態となり、その他の場合、
ハイインピーダンスとなるよう制御される。また、アド
レスバッファ１０８は、ユニット選択信号が入力される
と、動作可能状態となり、その他の場合、ハイインピー
ダンスとなるよう制御される。

【００４５】データバス１３２とアドレスバス１３０
は、それぞれ共通メモリ２００に接続される。図２で
は、データバス１３２およびアドレスバス１３０に対し
て、１の共通メモリ２００が接続されているものを示し
ているが、実際には、処理ユニットの両側に共通メモリ
が存在するので、２つの共通メモリ２００が接続され
る。

【００４６】各共通メモリ２００は、それぞれ同一の構
造を有するメモリユニットＭＡ〜ＭＬのうちの異なる２
個をそれぞれ有している。各メモリユニット（ここで
は、ＭＡのみを示す）は、図３に示すように、メモリ２
０２と、このメモリ２０２に対し、隣接する処理ユニッ
ト１００（例えばユニットＡおよびＣ）からのアクセス
アドレスをそれぞれ保持するためのアドレスバッファ２
０４および２０６と、メモリ２０２と隣接する処理ユニ
ット１００（例えばユニットＡおよびＣ）との間でデー
タを一時保持するためのデータトランシーバ２０８およ
び２１０と、アクセスの態様を解析してアクセスを制御
するアドレスデコーダ２１２とを有する。

【００４７】また、共通メモリ２００内には、各部を接
続するアドレスバス２３０およびデータバス２３２が配
置されている。これらのバスは、アドレスおよびデータ
のみならず、各種制御信号の伝送を行なう機能をも有す
る。

【００４８】アドレスバッファ２０４およびデータトラ
ンシーバ２０８は、処理ユニットＡ内のアドレスバス１
３０およびデータバス１３２（図２参照）に接続され
て、データの授受を行なう。同様に、アドレスバッファ
２０６およびデータトランシーバ２１０は、処理ユニッ
トＣ内のアドレスバス１３０およびデータバス１３２
（図２参照）に接続されて、データの授受を行なう。

【００４９】メモリ２０２は、本実施例では、高速化を
図るため、スタティックＲＡＭ（random access memor
y）を用いている。なお、ダイナミックＲＡＭを用いて
もよい。

【００５０】データトランシーバ２０８および２１０
は、本実施例では、それぞれ、双方向にデータの入出力
ができる３ステートバッファを用いて構成される。ま
た、アドレスバッファ２０４および２０６も、３ステー
トバッファを用いて構成される。これにより、データト
ランシーバ２０８および２１０と、アドレスバッファ２
０４および２０６とは、それぞれ、ハイインピーダンス
となることにより、自身を介してのアドレスまたはデー
タの転送を遮断することができ、アドレスおよびデータ
の衝突を防止することができる。すなわち、隣接する処
理ユニット１００（例えばユニットＡ）との間でデータ
の転送を行なう場合と、隣接する処理ユニット１００
（例えばユニットＣ）との間でデータの転送を行なう場
合とを分離することができる。すなわち、データトラン
シーバ２１０およびアドレスバッファ２０６をハイイン
ピーダンスとすると、データトランシーバ２０８および
アドレスバッファ２０４を用いて、一方側に隣接する処
理ユニット１００（例えばユニットＡ）との間でデータ
の転送が行なえる。一方、データトランシーバ２０８お
よびアドレスバッファ２０４をハイインピーダンスとす
ることにより、データトランシーバ２１０およびアドレ
スバッファ２０６を用いて、他方側に隣接する処理ユニ
ット１００（例えばユニットＣ）との間でデータの転送
が行なえる。なお、アドレスは、アドレスデコーダ２１
２を介してメモリ２０２に入力される。

【００５１】制御部ユニット３００は、ボード４００の
外部にあるホストコンピュータ５００等との接続を行な
うためのコネクタ３０２と、コネクタ３０２と内部回路
とのインタフェースを行なうインタフェース部３０４
と、６個の処理ユニット１００いずれを選択するかを決
定するためのユニットセレクタ部３０６と、ホストコン
ピュータ５００から各処理ユニット１００に対して読み
書きを行なうためのユニットＲ／Ｗ制御部３０８と、各
処理ユニット１００の演算終了信号に基づいて割込み信
号を生成する割込制御部３１０と、各処理ユニット１０
０をリセットするリセット回路３１２と、各処理ユニッ
ト１００にクロックを供給するクロック回路３１４と、
演算終了判定部３１６と、終了表示等３１８と、クロッ
クカウンタ３２０と、表示部３２２とを有する。

【００５２】ユニットセレクタ部３０６は、ホストコン
ピュータ５００からの処理ユニットを指定する信号を受
けて、Ａ〜Ｆの処理ユニット１００のうち、対応する処
理ユニット１００を指定するユニット選択信号ＧＡＧＢ
−Ａ〜Ｆのいずれかを出力する。このユニット選択信号
ＧＡＧＢ−Ａ〜Ｆのいずれかは、対応する処理ユニット
のアドレスバッファ１０８とデータトランシーバ１１０
に送られ、これを動作可能とする。

【００５３】ユニットＲ／Ｗ制御部３０８は、データ等
の書き込みを指示する書き込み信号ＷＥと、データ等の
読み出しを指示する読み出し信号ＯＥと、データトラン
シーバ１１０のデータの転送方向を指定する信号ＤＩＲ
と、データ用メモリ１０６およびプログラム用メモリ１
０４のうちいずれを選択するかを示すチップセレクト信
号ＣＳとを、各処理ユニット１００にそれぞれ送る。

【００５４】リセット回路３１２は、リセットスイッチ
３１３を有する。オペレータがこのリセットスイッチ３
１３を押すと、このリセット回路３１２は、リセット信
号を出力して、全処理ユニット１００をリセットする。
また、このリセット信号で、クロックカウンタ３２０を
起動する。なお、このリセット操作は、ホストコンピュ
ータ５００から遠隔操作して行なう構成としてもよい。

【００５５】演算終了判定部３１６は、各処理ユニット
１００のＣＰＵ１０２からの最終終了（完了）信号をラ
ッチして、全部の処理ユニット１００についての最終終
了信号がラッチされると、全処理ユニット１００の動作
が完了したことを示す演算終了信号を出力する。この演
算終了信号は、インタフェース部３０４およびクロック
カウンタ３２０に送られる。また、終了表示等３１８
は、例えば、発光ダイオードからなり、演算終了判定部
３１６に接続され、演算が終了したと判定されると、こ
の演算終了判定部３１６によって点灯される。

【００５６】クロックカウンタ３２０は、リセット回路
３１２のリセット信号と、演算終了判定部３１６の演算
終了信号とを受けて、この間に、クロック回路３１４か
ら入力されるクロックパルスを計数して、時間を求める
ものである。表示部３２２は、例えば、液晶、発光ダイ
オード等の数字表示素子を有し、クロックカウンタによ
って求められた時間を表示する。

【００５７】次に、本実施例の動作の概要について説明
する。

【００５８】まず、本実施例の各処理ユニット１００
に、その動作プログラムと、初期入力および境界条件、
例えば、解析対象への入力電圧および電流と、その入力
部分の座標等とを入力する。動作プログラムは、解析す
べき対象の形態および媒質条件と、使用するアルゴリズ
ム、例えば、空間回路網法のアルゴリズムとに基づい
て、ホストコンピュータ５００で、マシン語で生成して
おく。

【００５９】本実施例の場合、６個の処理ユニット１０
０は、それぞれ、立方格子網の６個の節点に対応するよ
うに、動作プログラムで規定される。ここで、立方格子
網の６個の節点は、後述する図６（ｃ）に示す基本格子
を構成する。これは、解析対象における最小の空間の単
位である１ブロックを構成する。解析は、このブロック
を順次移動させることにより、解析対象の全空間につい
て、解析を行なう。

【００６０】解析は、解析対象の全空間について予め定
めた回数繰り返される。１回の解析が、解析対象のある
瞬時の状態を表し、解析の繰返し（イタレーション）を
複数回行なうことによって、時間変化が求められる。

【００６１】また、空間回路網法では、各イタレーショ
ンに当たり、前回の解析の演算結果を用いる。すなわ
ち、各節点は、その点の前回の演算結果と共に、隣接す
る節点の前回の演算結果を利用して、今回の演算を実行
する。上記１ブロックの６個の各節点は、隣接する節点
として、それぞれ２軸の方向の隣接節点が選ばれ、それ
ぞれの前回の演算結果を利用する。この場合、各軸につ
いて、正負２方向の節点が隣接する。このため、６個の
節点について、それぞれ４個の隣接節点の演算結果が必
要となる。

【００６２】プログラムの転送では、まず、ホストコン
ピュータ５００は、プログラムを転送すべき処理ユニッ
ト１００を指定する情報を送ると共に、プログラムを書
き込むこと、すなわち、プログラム用メモリ１０４にア
クセスすること、書き込みを行なうこと等を示す制御信
号を、制御部ユニット３００にコネクタ３０２を介して
出力する。

【００６３】制御部ユニット３００では、ユニットセレ
クタ部３０６がアクセスする処理ユニット１００を指定
するユニット選択信号ＧＢＧＡ−Ａ（ユニットＡの場
合）を出力する。この信号は、対象となる処理ユニット
のデータトランシーバ１１０とアドレスバッファ１０８
とを外部入力可能とする。

【００６４】ユニットＲ／Ｗ制御部３０８は、データト
ランシーバ１１０のデータの転送方向を指定する信号Ｄ
ＩＲをデータトランシーバ１１０に送る。ここでは、外
部から処理ユニット１００内にデータの転送を行なう方
向を指定する。また、ユニットＲ／Ｗ制御部３０８は、
プログラム用メモリ１０４を選択するチップセレクト信
号ＣＳをアドレスデコーダ１１６に、書き込み信号ＷＥ
をプログラム用メモリ１０４にそれぞれ送る。この後、
ホストコンピュータ５００は、書き込みアドレスをアド
レスバッファ１０８に、プログラムをデータトランシー
バ１１０にそれぞれ送る。データトランシーバ１１０に
送られたプログラムは、プログラム用メモリ１０４の、
アドレスバッファ１０８で指定されるアドレスに格納さ
れる。同様にして、他の全ての処理ユニット１００に、
対応した動作プログラムがそれぞれ転送される。なお、
この時、アドレスバッファ１１２，１１４およびデータ
トランシーバ１２０，１２２は、いずれもハイインピー
ダンス状態としておく。

【００６５】次に、各処理ユニット１００において、上
記プログラム用メモリ１０４に格納された動作プログラ
ムに従って、各種処理が実行される。まず、ＣＰＵ１０
２は、以後に行なう演算のための各種設定を行なう。例
えば、演算点を設定するためのカウンタ、繰返し数を知
るためのカウンタ（イタレーションカウンタ）、媒質条
件等の設定、初期入力および境界条件の設定を行なう。
また、解析対象における計算すべき節点の数、１度に演
算するブロックの大きさ（本実施例では６節点）、演算
の繰り返し数等を設定する。これらは、例えば、プログ
ラム用メモリ１０４の特定領域に格納しておく。

【００６６】次に、各ＣＰＵ１０２は、制御部ユニット
３００の割込み制御部３１０からの割込み信号の入力が
あると、それぞれ隣接する共通メモリ２００に対して、
隣接点の前回の演算結果の読み込み処理と今回の演算結
果の書き込み処理とを行なう。ただし、１回目は、前回
値がないので、読み込まれる演算結果はすべて０であ
る。すなわち、自ユニットに隣接する他ユニットとの間
で、それぞれの演算結果の交換を行なって、互いに隣接
する節点の演算結果を取り込む。

【００６７】この演算結果の書き込みおよび読み出し処
理は、図１に矢印で示すように、１から８までのステー
ジで実行される。例えば、処理ユニットＢとＡとＣとの
間では、ユニットＡとＣとのあいだでは、１，３，５，
７の奇数ステージで、互いに共通メモリＭＡ，ＭＢに逆
方向から同時にアクセスして、自ユニットの演算結果を
共通メモリＭＡ，ＭＢに書き込むと共に、他ユニットの
演算結果を取り込む。一方、ユニットＡとＢとの間で
は、２，４，６，８の偶数ステージで、同様に共通メモ
リＭＣ，ＭＤを介して演算結果の交換を実行する。同様
にして、他のユニット間でも、データの交換が行なわれ
る。

【００６８】図１に示すように、データの交換は、１の
処理ユニットについて、一方側で隣接する処理ユニット
との間では奇数ステージで、他方側で隣接する処理ユニ
ットとの間では偶数ステージで、それぞれ交互に行なわ
れる。従って、各処理ユニットは、データの衝突が起こ
ることなく、円滑に互いに隣接する他の処理ユニットと
の間で、互いの演算結果の授受を行なうことができる。
しかも、処理ユニット１００が６個であるため、奇数ス
テージと偶数ステージとが交互に配列されて一巡するた
め、すべての処理ユニットが同時にデータの交換を実行
でき、待ち状態となる処理ユニットが発生せず、効率的
である。

【００６９】なお、各処理ユニット１００は、それぞれ
同一の共通メモリ２００に対して２回の書き込みおよび
読み出しの処理を行なっている。これは、上述したよう
に、各処理ユニット１００が対応する１ブロックの各節
点について、４つの隣接する節点が存在することによ
る。

【００７０】各ＣＰＵ１０２は、自ユニットが求めるべ
き節点について、当該節点および隣接の節点のそれぞれ
の演算結果を得て、演算を実行する。この演算結果は、
それぞれのデータ用メモリ１０６中に格納される。デー
タ用メモリ１０６中に格納された演算結果は、後のステ
ージで、隣接する他の処理ユニットに、共通メモリ２０
０を介して送られる。

【００７１】この後、各ＣＰＵ１０２は、現在の演算す
べき位置を、次の演算すべき位置に変える。そして、上
述の手順と同様に、演算と、演算結果の交換とを行な
う。

【００７２】このようにして、解析対象の全空間につい
て、予め設定した回数の繰返し演算回数を実行して、得
られた演算結果を、制御部ユニット３００を介してホス
トコンピュータ５００に送る。

【００７３】次に、本実施例を配線基板の高周波特性解
析に適用した実施例について説明する。

【００７４】先ず、空間回路網法の概要について説明す
る。空間回路網法は、図５に示すように、黒丸および白
丸で示される節点を結んで構成される３次元空間の立方
格子網を用いる。図５において、立方格子網の各節点間
を結ぶ線路は、１次元線路として扱われる。各節点は、
電流または磁流連続の関係を満足する回路節点として扱
われる。また、媒質条件（誘電率、導電率、透磁率）を
考慮する場合は、各節点において、後述する集中定数表
示を行い、３次元の電磁界の等価回路が形成される。こ
のとき、立方格子が３次元の電磁界の等価回路となるた
めには、回路変数（Ｖｕ，Ｖｕ＊，Ｉｕ，Ｉｕ＊：ｕ＝
ｘ，ｙ，ｚ）と、３次元マクスウェル方程式の電磁界変
数（Ｅｕ，Ｅｕ＊，Ｈｕ，Ｈｕ＊：ｕ＝ｘ，ｙ，ｚ）と
の対応、そして、回路定数（Ｃ₀，Ｃ₀＊，Ｌ₀，Ｌ₀＊，
ΔＣ，ΔＣ＊，Ｇ，Ｇ＊）と、媒質定数（ε₀，μ₀，χ
ｅ，χｍ，σ，σ＊）との対応が必要となる。その対応
は、表１に示すように与えられる。回路変数における＊
の記号は、その電圧電流の定義が通常の電気回路論の場
合と双対（形式的に相似）であることを示している。

【００７５】

【表１】

【００７６】ここで、電界を電圧関数とする節点（図５
中黒丸で示す）は電気的節点、それと双対な磁界を電圧
関数とする節点（同図中白丸で示す）は磁気的節点と、
それぞれ呼ばれる。これら２種類の節点が図５に示され
ている。このとき、ｘｙ面上には、電気的節点を多く含
む面と、磁気的節点を多く含む面とがある。前者をＫＥ
面、後者をＫＭ面と呼ぶ。同様に、ｙｚ面には、ＪＥ面
とＪＭ面とが存在し、ｘｚ面には、ＩＥ面とＩＭ面とが
存在する。

【００７７】また、表１では、図５において空間に離散
化された各点（Ａｎ，Ｂｎ，Ｃｎ，Ｄｎ，Ｅｎ，Ｆｎ）
に、電磁界変数が配置されるときの位置関係も示されて
いる。このときの回路変数と電磁界変数の対応における
符号は、節点間に設定された１次元線路において、それ
ぞれ正の座標方向にポインティングベクトルの方向を持
つＴＥＭ波を形成する電磁界に対応する。その結果、電
流あるいは磁流の方向は、ポインティングベクトルの方
向と等しく、すなわち、エネルギーの流れる方向とな
り、通常の伝導電流の特性を持っている。このとき、電
気的節点と磁気的節点での回路変数を対応させるため、
図６の（ａ），（ｂ）に示すジャイレータが直列に挿入
されている。

【００７８】以上に述べた、回路変数と電磁界変数との
対応、ジャイレータおよびポインティングベクトルを、
表１の各節点を１個ずつ含む基本格子網として、図６
（ｃ）に示す。この、基本格子網は、電磁界波動場を等
価表現し得ることが、証明されている。

【００７９】次に、本手法の特徴について述べる。本手
法の特徴は、１次元線路の取扱いにＢｅｒｇｅｒｏｎ法
を適用していることである。このため、３次元電磁界の
時間対応解析手法が導かれている。

【００８０】図７に、１次元線路のモデル図を示す。図
中のｚ₀は線路の特性インピーダンス、Δｔは離散時間
であり、それぞれ次式で与えられる。

【００８１】

【数１】

【００８２】

【数２】

【００８３】ここに、Ｌ₀，Ｃ₀は、表１に示した３次元
空間回路網における１次元線路の単位長さあたりのイン
ダクタンス、容量である。Ｚ₀，Δｔ₀は、自由空間にお
ける平面波の特性インピーダンス、伝搬時間である。

【００８４】式（２）にしたがえば、２離散時間の計算
が、１実時間の解析に相当するので、解析時に換算が必
要である。Δｄは、線路長であり、離散間隔とよぶ。ｋ
を離散点番号とすると、進行波、後進波に対して次式が
与えられる。

【００８５】

【数３】Ｖ（ｋ，ｔ）＋ｚ₀Ｉ（ｋ，ｔ）＝Ｖ（ｋ−１，ｔ−Δｔ）＋ｚ₀Ｉ（ｋ−１，ｔ−Δｔ）（３）

【００８６】

【数４】Ｖ（ｋ−１，ｔ）−ｚ₀Ｉ（ｋ−１，ｔ）＝Ｖ（ｋ，ｔ−Δｔ）−ｚ₀Ｉ（ｋ，ｔ−Δｔ）（４）図８に、電界Ｅｙを電圧関数とする電気的節点における
等価回路を示す。その節点の空間位置ｘ，ｙ，ｚ各方向
に対して、それぞれｌ，ｍ，ｎなる離散点番号を設け、
時刻をｔで表す。図５では、簡単のため、１次元線路は
実線で表されているが、図７で、不平衡線路として表示
したため、図８の等価回路においては、線間電圧が電界
Ｅｙに対応している。媒質条件を表す集中定数素子は、
線間に並列接続されている。それらのΔＣ，Ｇの値は、
表１に示す媒質定数の分極率、導電率とに対応する。等
価回路では、各線路ごとの値が節点に集中するので、そ
れぞれの値は４倍されている。ここで、Ｉｃ，Ｉｄは、
変位電流と導電電流である。媒質条件を考慮する場合、
このように集中定数を含む等価回路となる。このとき
も、電磁界波動場を等価表現し得ることが、証明されて
いる。

【００８７】このようにして、図８のＡ点に接続された
各１次元線路に対して、式（３），（４）のＢｅｒｇｅ
ｒｏｎ表示式を、他端である磁気的節点に直列接続され
たジャイレータを考慮し、Ａ点に向う波動に対して求め
ると、次式が得られる。

【００８８】

【数５】Ｖｙ（ｌ，ｍ，ｎ，ｔ）＋ｚ₀Ｉz1（ｌ，ｍ，ｎ，ｔ）＝Ｉz2＊（ｌ，ｍ，ｎ−１，ｔ−Δｔ）＋ｚ₀Ｖｘ＊（ｌ，ｍ，ｎ−１，ｔ−Δｔ）（５）

【００８９】

【数６】Ｖｙ（ｌ，ｍ，ｎ，ｔ）−ｚ₀Ｉz2（ｌ，ｍ，ｎ，ｔ）＝Ｉz1＊（ｌ，ｍ，ｎ＋１，ｔ−Δｔ） −ｚ₀Ｖｘ＊（ｌ，ｍ，ｎ＋１，ｔ−Δｔ）（６）

【００９０】

【数７】Ｖｙ（ｌ，ｍ，ｎ，ｔ）＋ｚ₀Ｉx1（ｌ，ｍ，ｎ，ｔ）＝Ｉx2＊（ｌ−１，ｍ，ｎ，ｔ−Δｔ）＋ｚ₀Ｖｚ＊（ｌ−１，ｍ，ｎ，ｔ−Δｔ）（７）

【００９１】

【数８】Ｖｙ（ｌ，ｍ，ｎ，ｔ）−ｚ₀Ｉx2（ｌ，ｍ，ｎ，ｔ）＝Ｉx1＊（ｌ＋１，ｍ，ｎ，ｔ−Δｔ） −ｚ₀Ｖｚ＊（ｌ＋１，ｍ，ｎ，ｔ−Δｔ）（８）媒質条件を表す集中定数のＢｅｒｇｅｒｏｎ表示は、コ
ンダクタンスＧについて次式で表される。

【００９２】

【数９】Ｉｄ（ｌ，ｍ，ｎ，ｔ）＝４Ｇ（ｌ，ｍ，ｎ，ｔ）Ｖｙ（ｌ，ｍ，ｎ，ｔ）（９）また、容量４ΔＣについては、次式で与えられる。

【００９３】

【数１０】Ｖｙ（ｌ，ｍ，ｎ，ｔ）−Ｒｃ（ｌ，ｍ，ｎ）Ｉｃ（ｌ，ｍ，ｎ，ｔ）＝Ｖｙ（ｌ，ｍ，ｎ，ｔ−Δｔ）＋Ｒｃ（ｌ，ｍ，ｎ）Ｉｃ（ｌ，ｍ，ｎ，ｔ−Δｔ）（１０）ただし

【００９４】

【数１１】Ｒｃ（ｌ，ｍ，ｎ）＝Δｔ／２（４ΔＣ（ｌ，ｍ，ｎ））（１１）Ｒｃは、容量の時間軸における特性抵抗である。各式で
媒質条件を与える各パラメータが位置の関数として表せ
る。媒質分布に応じて各節点の値が変更可能であること
から、解析対象が不均一または多媒質であっても解析可
能である。

【００９５】式（５）〜（８）の各式の右辺は、１離散
時間前に求められた電圧電流で与えられる既知の値であ
り、式（１１）についても同様である。それぞれの右辺
を、Ψ１＊，Ψ２＊，Ψ３＊，Ψ４＊，Ψｃとし、節点
Ａでの電流連続のＩz1−Ｉz2＋Ｉx1−Ｉx2−Ｉｃ−Ｉｄ＝０を用いて、式（５）から（１１）を電圧Ｖｙについて解
くと、時刻ｔで、

【００９６】

【数１２】

【００９７】なる節点方程式が得られる。このＶｙを式
（５）から（８）の各式に代入して時刻ｔでの各電流成
分が求められる。他の電気的節点でも同様な定式化が行
える。

【００９８】また、磁気的節点でも、磁流連続の条件下
で、ｚ₀＊＝ｚ₀−１とし、ΔＣ＊，Ｇ＊を表１に示した
磁気分極、磁気コンダクタンスとするとき、同様の節点
方程式

【００９９】

【数１３】

【０１００】が与えられる。ここで、ｕはｘ，ｙ，ｚ各
座標方向に対応する。式（１２）と（１３）の磁気的節
点側の各変数、パラメータには＊印を付け区別してあ
る。

【０１０１】このように、各節点で与えられる節点方程
式は、いずれも１離散時間前の値から現時刻ｔでの値が
求められ、さらに、今求まった値から、１離散時間後の
値が計算され、逐次的に時間応答が求まっていく。その
ため、変数の記憶領域としては、各節点の電圧電流に対
して、それぞれ１離散時間前と、現時刻の計算値の２個
でよい。また、本手法の特徴は、各時刻では、各節点
は、独立であり、系全体の連立方程式を解く必要がな
く、節点数をＮとしたとき、Ｎ２なるマトリクス領域は
不必要となる。大規模行列演算の時間も省かれる。

【０１０２】解析対象を図１の立方格子を用いてモデル
化するときは、離散間隔は、入力波の周波数等を考慮
し、その値は、現象を十分近似できるよう選ぶ必要があ
る。例えば、１波長が１０Δｄ以上で表現されるよう
に、解析対象をモデル化する。これは、差分法における
慣例に従っている。

【０１０３】次に、本手法によるマイクロストリップラ
インの基本モデルについて説明する。マイクロストリッ
プラインの概観図を図９に示す。

【０１０４】図９に示すマイクロストリップラインは、
下面側が接地面２となる誘電体基板１と、誘電体基板１
の上面側に長手方向に沿って配置されるストリップ導体
３とを有する。誘電体基板１およびストリップ導体３の
上方は、空気層４となっている。

【０１０５】このように構成される解析対象全体の寸法
は、ｘ方向に沿って３６Δｄ、ｙ方向に３８Δｄ、そし
てｚ方向に９８Δｄをとる。このときの離散間隔（Δ
ｄ）は５μｍとしてある。図９のｏ′は、右手系の直交
座標の原点と一致するように、座標軸を設定してある。
今回は、ｏ′を含むｘｙ面を入力面とし、この面上のグ
ランド間をＥｙ励振して波形を入力する。これにより、
ｚ軸は、波動方向と一致する。

【０１０６】次に、対象全体を、図５の立方格子網で離
散化するため、節点配置を行う。対象の入出力面上に、
節点Ａ，Ｂ，Ｄ点（ＫＥ面の点）、左右面上に、節点
Ａ，Ｃ，Ｅ（ＪＥ面の点）、上下面上にＤ，Ｅ，Ｆ点
（ＩＭ面上の点）を配置する。また、配線の上下面はＩ
Ｍ面、左右面はＪＥ面となるよう節点を配置する。

【０１０７】また、空気層４の厚さ、誘電体基板１の層
の厚さ（ｈ）、配線（ストリップ導体３）の厚さ（ｔ）
および幅（Ｗ）は、寸法パラメータとして、Δｄの数と
して与える。この条件は、後述する各高周波電気特性の
検討毎に記述する。

【０１０８】次に、集中定数表現による媒質条件につい
て説明する。

【０１０９】比誘電率は、電気的節点の集中定数４ΔＣ
で表せる。ここで、ΔＣは、表１より、次式で表され
る。

【０１１０】

【数１４】

【０１１１】ただし、χｅは分極率、ε_rは比誘電率で
ある。

【０１１２】プログラム中で、ε₀／２とΔｄは、それ
ぞれ１に規格化される。よって、

【０１１３】

【数１５】 ΔＣ＝ε_r−１（１５）となる。（１５）式の値は、無次元であり、プログラム
中では、（１１）式に代入される。

【０１１４】同様に、磁性は、磁気的節点の集中定数４
ΔＣで表せる。ここで、ΔＣは次式で表される。

【０１１５】

【数１６】

【０１１６】ただし、χｍは分極率、μ_rは比透磁率で
ある。

【０１１７】プログラム中で、μ₀／２とΔｄは、それ
ぞれ１に規格化される。よって、

【０１１８】

【数１７】 ΔＣ＝μ_r−１（１７）となる。（１５）式の値は、無次元であり、プログラム
中では、（１１）式と双対な特性抵抗に代入される。誘
電正接は、電気的節点の４Ｇで表せる。ここで、４Ｇ
は、表１より、次式で表せる。

【０１１９】

【数１８】４Ｇ＝２σ・Δｄ（１８）ここで、σは、導電率であり、樹脂の誘電正接、金属の
比抵抗と密接な関係がある。前者における関係は、次式
で表される。

【０１２０】

【数１９】 σ＝ω・ε_r・ｔａｎδ＝２π・ε_r・ｔａｎδ／ＴＴ（１９）ここで、ωは角周波数、ＴＴは周期（Δｔ）である。ε
_rは比誘電率、ｔａｎδは誘電正接である。（１８），
（１９）式から、プログラム中でΔｔとΔｄを１に規格
化することを考え、

【０１２１】

【数２０】４Ｇ＝４π・ε_r・ｔａｎδ／ＴＴ（２０）が導かれる。この値は、無次元であり、プログラムで
は、（１０）式に代入される。これにより、誘電正接を
媒質条件に考慮できる。金属の比抵抗における関係は、

【０１２２】

【数２１】 σ＝１／ρ （２１）である。ここで、ρは、比抵抗であり、次元は、Ω・ｃ
ｍである。

【０１２３】（１８），（２１）式から、

【０１２４】

【数２２】４Ｇ＝２・Δｄ／ρ （１／Ω・ｃｍ）（２２）となる。しかし、この値は、無次元でない。このため、
Δｄを１に規格化する際、（２２）式の右辺に、１Δｄ
の長さと、自由空間のインピーダンス（３７７Ω）とを
かけることにより、４Ｇを無次元化する。このとき、自
由空間の特性インピーダンスをかけた理由は、１次元線
路が、（１）式で示す自由空間の特性インピーダンスＺ
₀をもち、プログラム中でｚ₀＝１に規格化されるためで
ある。

【０１２５】以上のように、集中定数表示による媒質条
件として、比誘電率、磁性の透磁率、誘電正接および比
抵抗を実現できる。

【０１２６】次に、解析対象の端面で電磁界の反射が起
きないよう、境条件を設定する。図１０に、立体配置さ
れた電気的節点と磁気的節点を示す。１次元線路が、境
界面から突出する場合は、電気的節点においてのみであ
り、自由空間または媒質空間へと接続される。図中の抵
抗記号が有する抵抗値は、この自由空間と媒質空間にお
ける平面波の特性インピーダンスを、それぞれ（１）式
のＺ₀で規格化した値を用い終端整合するものである。
この基本モデルにおいては、比誘電率のみを媒質条件と
しているため、導体配線は、完全導体として取扱う必要
がある。完全導体の表面上では、表面に対し、法線方向
の磁場と接線方向の電場が存在しない。この条件のもと
に、完全導体の境界条件は、図１１に示す通りになる。

【０１２７】次に、入力条件について説明する。

【０１２８】ＫＥ＝１の面は、入力面として取扱う。実
装基板における波形入力は、配線グランド間の電場が励
振されると考えられるので、配線下に存在する電気的節
点を励振する必要がある。例えば、Ａ節点を、同相で、
Ｅｙ＝１の条件で、励振すると、立ち上がりが０秒のス
テップ関数を入力したことになる。このとき、伝搬する
波形は、直流を模擬することになる。入力波形は、励振
のさせ方で任意となるが、周波数を考慮し、離散間隔
は、十分考慮する必要がある。

【０１２９】上述した空間回路網法のアルゴリズムに従
って対象を解析するプログラムは、ホストコンピュータ
５００において作成することができる。このプログラム
は、図１に示す情報処理装置の各処理ユニット１００
に、上述したようにして、転送される。なお、本実施例
では、図１に示す情報処理ユニット１００のＡ〜Ｆの記
号は、図５および図６（ｃ）に示す基本格子の節点Ａ〜
Ｆに、それぞれ対応させてある。従って、Ａ〜Ｆの情報
処理ユニット１００は、それぞれ対応する節点Ａ〜Ｆに
ついての演算手順を示すプログラムの転送を受け、それ
に従って、演算を実行する。

【０１３０】各処理ユニットＡ〜Ｆの演算手順は、基本
的には同一である。ただし、それぞれ対応する節点の空
間的位置関係に対応して、境界条件が異なる。図１２か
ら図１５に、本実施例の情報処理装置により空間回路網
法の解析を実行する際の、各処理ユニットの演算手順を
表すフローチャートを示す。図１２は節点Ａ、図１３は
節点Ｄ、図１４は節点Ｅ、図１５は節点Ｂ，Ｃ，Ｆにつ
いての演算手順それぞれ示す。

【０１３１】本実施例が実行する空間回路網法では、図
１０および１１に示すように、節点Ａ，Ｄ，Ｅは、解析
対象の境界面において、それぞれの隣接点の一方が境界
外に存在することになるため、境界条件を与える必要が
ある。一方、節点Ｂ，Ｃ，Ｆは、解析対象の境界面にあ
っても、その隣接点は、すべて解析対象内にあることに
なるため、境界条件を必要としない。従って、節点Ｂ，
Ｃ，Ｆについては、図１５に示す処理手順で演算が実行
される。一方、節点Ａ，Ｄ，Ｅについての処理は、それ
ぞれ境界面において、固有の境界条件についての演算が
必要となる。このため、境界条件の処理が異なる、図１
２、図１３及ぶ図１４に示す処理手順で演算が実行され
る。

【０１３２】次に、演算の手順について説明する。な
お、上述したように、演算の処理手順は、全ての節点に
ついて、基本的には同じであるので、ここでは、図１２
に示す節点Ａについて説明する。

【０１３３】まず、処理ユニットＡのＣＰＵ１０２は、
プログラム用メモリ１０４に格納されるプログラムを順
次フェッチして、初期設定を行なう。初期設定として
は、各種のプログラムカウンタの設定等がある。

【０１３４】第１に、イタレーションの回数をセットす
るためイタレーションカウンタＩＴを、ＩＴ＝１にセッ
トする（ステップ１００１）。これは、解析対象の空間
について、解析演算を何回繰り返して実行するかを設定
するものである。１回のイタレーションで、空間全体に
ついて１回の演算が行なわれる。

【０１３５】第２に、ブロックカウンタにブロックナン
バのセットを行なう（ステップ１００２）。ブロックナ
ンバは、解析対象の全空間について、基本格子であるブ
ロックを順次移動させて、スキャンしたときの各ブロッ
クの位置を示すものである。ブロックは、解析対象の空
間を、Ｘ，Ｙ，Ｚの各方向に、１次元線路が連続紙、か
つ、各節点の重複が生じないように設定される。初期位
置は、ＸＣ＝ＹＣ＝ＺＣ＝１である。この状態で、ま
ず、Ｘ−Ｙ平面をＸ方向に順次ブロックを移動させる
と、ＸＣは、ＸＣ＝１から、ＸＣ＝２、ＸＣ＝３、ＸＣ
＝４、…のように変化する。また、Ｙ方向に移動する
と、ＹＣ＝２、ＹＣ＝３、…のように変化する。同様
に、Ｚ方向に移動すると、ＺＣ＝２、ＺＣ＝３、…のよ
うに変化する。

【０１３６】第３に、カウンタに対応する各種定数の設
定を行なう（ステップ１００３）。すなわち、イタレー
ションカウンタＩＴの最大値ＩＴＭＡＸの設定、解析対
象空間における境界位置のブロックナンバの設定、トー
タルカウンタＴＣの最大値のセット等を行なう。トータ
ルカウンタＴＣは、現在の解析対象となっているブロッ
クがブロック数で何番目に当たるかを示す。トータルカ
ウンタＴＣの最大値は、１イタレーションのブロック
数、すなわち、解析対象空間に含まれるブロック数を示
す。

【０１３７】第４に、共通メモリユニット２００の内容
をリセットする（ステップ１００４）。

【０１３８】第５に、トータルカウンタＴＣを、ＴＣ＝
１にセットする（ステップ１００５）。

【０１３９】このように各種設定を行なった後、ブロッ
クカウンタからデータ格納用のオフセットアドレスの計
算を行なう（ステップ１００６）。ここでは、今回の計
算結果を格納するデータ用メモリ１０６の格納先アドレ
スと、隣接する処理ユニットＢおよびＣに送る前回のイ
タレーションにおける計算結果のデータの格納アドレス
とを設定するためのオフセットアドレスが求められる。
なお、第１回のイタレーションでは、前回の演算結果が
存在しないので、前回値を求める処理を省略して、いず
れのブロックについても、０を前回値として与えるよう
にしてもよい。

【０１４０】この状態で、処理ユニット１００（Ａ）
は、処理終了を示す終了信号を出力する（ステップ１０
０７）。そして、制御部ユニット３００からの割込信号
の入力待ちとなる（ステップ１００８）。制御部ユニッ
ト３００は、割込制御部３１０で、各処理ユニット１０
０からの終了信号が入力を待つ。割込制御部３１０は、
全ての処理ユニット１００から割込信号が入力すると、
割込信号を各処理ユニット１００に対して出力する。

【０１４１】割込検出部１２４で割込信号を検出する
と、これを受けて、ＣＰＵ１０２は、前回の演算結果の
うち、隣接する処理ユニットＢ，Ｃが必要とするデータ
を共通メモリ２００に送る。一方、隣接する処理ユニッ
トＢ，Ｃの前回の演算結果を、共通メモリ２００から読
み込む（ステップ１００９，１０１０）。

【０１４２】ここで、隣接処理ユニットとの演算結果の
やり取りについて、図１６を参照して説明する。なお、
図１６では、座標Ｚｉの位置にある節点Ａと、この節点
Ａに対して、Ｚｉ−Δｄの位置にある節点Ｃ（−）、お
よび、Ｚｉ＋Δｄの位置にある節点Ｃ（＋）との間での
データのやり取りを示す。上述したように、節点Ａにつ
いては、処理ユニットＡが対応し、節点Ｃ（−）および
節点Ｃ（＋）には、処理ユニットＣが対応する。

【０１４３】今、時刻ｔにおける節点Ａについて、演算
を行なうものとする。この場合、前回値として、時刻ｔ
−Δｔにおける、節点Ａ、節点Ｃ（−）および節点Ｃ
（＋）のデータが用いられる。すなわち、処理ユニット
Ｃからは、ステージ１，３で節点Ｃ（−）のデータが、
また、ステージ５，７で節点Ｃ（＋）のデータが、それ
ぞれ共通メモリ２００を介して処理ユニットＡに送られ
る。次に、時刻ｔ＋Δｔにおいて、節点Ａについての演
算を行なう場合、同様にして、処理ユニットＣからは、
ステージ１，３で節点Ｃ（−）のデータが、また、ステ
ージ５，７で節点Ｃ（＋）のデータが、それぞれ共通メ
モリ２００を介して処理ユニットＡに送られる。

【０１４４】一方、処理ユニットＡは、節点Ｃ（−）に
ついて時刻ｔにおける演算を行なう場合に、時刻ｔ−Δ
ｔにおけるデータを、共通メモリ２００を介してステー
ジステージ５，７で送っている。また、処理ユニットＡ
は、節点Ｃ（＋）について時刻ｔにおける演算を行なう
場合に、時刻ｔ−Δｔにおけるデータを、共通メモリ２
００を介してステージステージ１，３で送っている。

【０１４５】このようにして、隣接する処理ユニットＡ
とＣとは、交互に隣接する関係にある節点の前回の演算
結果を交換して、演算を実行している。従って、処理ユ
ニットＡとＣとは、それぞれ、自ユニットの演算結果を
現在と過去について記憶するのみで足りる。

【０１４６】以上では、処理ユニットＡとＣとについて
説明したが、これは、他の処理ユニット間でも同様であ
る。

【０１４７】次に、今回演算するブロックが、解析対象
の空間の境界に位置しているか否かを判別する（ステッ
プ１０１１）。これは、当該ブロックのブロックカウン
タの値と、上記ステップ１００３で設定された、解析対
象空間における境界位置のブロックナンバとを比較する
ことにより判別することができる。

【０１４８】ここで、当該ブロックが、境界位置に存在
するブロックである場合には、その位置に応じて、予め
与えられた境界条件にしたがって、上記した演算を実行
する（ステップ１０１２，１０１３）。

【０１４９】また、当該ブロックが、境界位置に存在し
ないブロックである場合には、通常の条件で、上記した
演算を実行する（ステップ１０１４）。

【０１５０】これらの演算結果は、予め求めてあるオフ
セットアドレスに従って、データ格納用メモリ１０６に
格納される（ステップ１０１５）。

【０１５１】この後、ＣＰＵ１０２は、トータルカウン
タＴＣのカウント値が、予め設定してある最大値となっ
ているか否か判定する（ステップ１０１６）。ここで、
カウント値が最大値となっていなければ、トータルカウ
ンタのカウント値を＋１して、ＴＣ＝ＴＣ＋１とする
（ステップ１０１７）。そして、このトータルカウンタ
の値に基づいて、ブロックカウンタの計算を行なう（ス
テップ１０１８）。

【０１５２】これで、１ブロックについての演算処理が
終わり、この後、上述したように、ステップ１００６か
ら１００８の処理が行なわれて、次の演算の開始を待
つ。

【０１５３】このようにして、順次ブロックを移動して
演算を行なって、今回の演算ブロックがトータルカウン
タの最大値となると、ステップ１０１６では、１回のイ
タレーションが終了したと判断される。この場合、イタ
レーションカウンタが＋１され、ＩＴ＝ＩＴ＋１となる
（ステップ１０１９）。

【０１５４】そして、イタレーションの回数が最大値に
達したか否か判定する（ステップ１０２０）。最大値に
達していなければ、トータルカウンタＴＣをＴＣ＝１と
して、初期設定する（ステップ１０２１）。この後、ス
テップ１０１８に進み、上記した処理を繰り返す。

【０１５５】このようして、予め設定されたイタレーシ
ョン回数の演算が行なわれると、ステップ１０２０で、
解析が終了したと判定して、最終終了信号をセットする
（ステップ１０２２）。

【０１５６】この最終終了信号は、図４に示す制御部ユ
ニット３００の演算終了判定部３１６に送る。演算終了
判定部３１６は、全部の処理ユニット１００からの最終
終了信号をラッチすると、演算が終了したと判定して、
演算終了信号を出力する。この演算終了信号は、クロッ
クカウンタ３２０に送られると共に、インタフェース部
３０４およびコネクタ３０２を介して、外部、例えば、
ホストコンピュータ５００にも出力される。また、演算
終了判定部３１６は、演算の終了を知らせるため、終了
表示灯３１８を点灯する。

【０１５７】クロックカウンタ３２０は、リセット回路
３１２から出力されるリセット信号で起動され、上記演
算終了信号で動作を停止する。そして、その間、クロッ
ク回路３１４から出力されるクロックパルスを計数し
て、演算時間を求める。計数結果は、表示部３２２で数
値により表示される。

【０１５８】ホストコンピュータ５００は、演算終了信
号を受けて、円順の終了を知ることができ、これに応じ
て、各処理ユニット１００のデータ用メモリ１０６から
データの取り出しを行なう。

【０１５９】以上のようにして、節点Ａについての演算
が行なわれる。他の節点Ｃ〜Ｆについても、境界条件の
部分を除き、同様に処理される。

【０１６０】上述したように、本実施例の情報処理装置
によれば、解析対象の空間の各点についての等価電圧お
よび等価電流が計算できる。そして、３次元空間におけ
るすべての電界成分および磁界成分の変化をシミュレー
ションすることができる。なお、上記実施例において用
いたモデルの諸元の一例を表２に示す。

【０１６１】

【表２】

【０１６２】次に、上記演算結果の表示について説明す
る。

【０１６３】本実施例で得られた結果を用いて、実際の
測定値に対応する電圧波形を求めることができる。この
ためには、各時刻における電界を積分する必要がある。
図１７および１８に、このような諸元のモデルについ
て、ステップ関数を入力して、上記演算を行なったとき
の、伝搬するＥｙ積分波形を示す。この積分演算は、ホ
ストコンピュータ５００で実行することができる。この
ため、ホストコンピュータ５００は、各処理ユニット１
００のデータ用メモリ１０６に格納される演算結果を、
制御部ユニット３００を介して取り込んでおく。また、
演算結果の表示は、ホストコンピュータのグラフィック
処理機能を用いて、グラフ化することができ、そのグラ
フを、表示装置の画面に表示することができる。なお、
本実施例の情報処理装置において、積分演算を実行する
ようにしてもよい。

【０１６４】図１７および１８は、配線（ストリップ導
体３）−グランド層２との間に存在するＥｙ成分を積分
して表示したものである。これらの図では、配線に沿っ
て伝搬する電圧波を模擬している。図１７は、ストリッ
プ導体の導体幅Ｗが２０μｍの場合であり、図１８は、
ストリップ導体の導体幅Ｗが４０μｍの場合である。こ
れらの図において、入力面近くでは、定常状態に落ち着
く様子が見られる。また、誘電体層の厚さｈを大きくす
ると、それに伴って、電界の拡がりが大きくなり、伝搬
も速くなっていることが見られる。

【０１６５】以上の実施例では、処理ユニットを環状に
配置している。このため、隣接処理ユニット間で、デー
タのやり取りが必要な場合、互いに隣接する処理ユニッ
ト間でのデータの交換で対処でき、データの転送処理が
簡単となる。しかも、双方向に隣接する処理ユニット間
で、奇数ステージと偶数ステージとで交互に転送処理す
ることにより、データの衝突を避けて、しかも、待ち時
間を少なくして、転送によって演算の遅れが生じること
を極力防いでいる。さらに、このようにデータの交換を
可能とすることにより、各処理ユニットは、必要なデー
タを隣接処理ユニットから転送してもらえば足りる。こ
のため、各処理ユニットは、自ユニットでの演算結果を
現在と過去について記憶するのみでよい。従って、メモ
リの記憶容量を小さくすることができる。

【０１６６】また、各処理ユニットの間に、共通メモリ
ユニットを配置し、環状的に隣接する処理ユニットから
互いに独立にアクセスできるようにしてある。このた
め、隣接処理ユニット間でデータの交換を行なう場合
に、それぞれ同時に、共通メモリに対して、データの送
りを行なえ、かつ、共通メモリからデータを読み出すこ
とができ、データの交換に際して、待ち時間の発生を抑
えることができる。

【０１６７】また、上記した実施例では、全部の処理ユ
ニットの演算を、それぞれの１ブロック文の演算終了信
号がそろうことで割込信号を発生させて、次のブロック
の演算の実行開始の同期をとっている。これにより、複
数個の処理ユニットの並列演算を同期させて行なわせ、
データの交換を円滑にできるようにしている。

【０１６８】さらに、以上の実施例では、処理ユニット
を６個用いた例について説明した。しかし、本発明で
は、処理ユニットの数は、これに限定されるものではな
い。例えば、３個、４個、８個、１２個等の処理ユニッ
トを用いることができる。

【０１６９】なお、本実施例のように、処理ユニットを
６個用いると、空間回路網法等の３次元空間の解析を行
なう場合に、空間の構成と、処理ユニットの構成とを対
応づけることができるため、演算プログラムの作成が容
易となる。また、空間の１ブロックについて、同時に演
算を実行できるので、並列処理が行なえて、迅速な演算
が可能となる。さらに、隣接処理ユニット間で、データ
のやり取りが必要な場合、空間的配置と処理ユニットの
配置の対応関係から、互いに隣接する処理ユニット間で
のデータの交換で対処でき、データの転送処理が簡単と
なる。

【０１７０】図１９に、処理ユニットを３個用いて構成
される本発明の情報処理装置の他の例を示す。本例で
は、上記実施例と同様の処理ユニットＡ，Ｂ，Ｃを有
し、処理ユニットＢとＡとの間に、および、ＡとＣとの
間に、それぞれ共通メモリユニット２００が配置され
る。本例は、その運用に際して、処理ユニットＡ，Ｂ，
Ｃが、処理ユニットＤ，Ｅ，Ｆの動作も兼ねるようにし
て用いれば、６個用いたと同様に動作させることができ
る。すなわち、時点は、処理ユニットＡ，Ｂ，Ｃとして
動作し、次の時点では、処理ユニットＤ，Ｅ，Ｆとして
動作する。これを交互に繰り返す。これによって、６個
分の処理を行なうことができる。

【０１７１】図２０に、処理ユニットを３個用いて構成
される本発明の情報処理装置のさらに他の例を示す。本
例では、上記実施例と同様の処理ユニットＡ，Ｂ，Ｃ，
Ｄを有し、処理ユニットＢとＡとの間に、および、Ａと
Ｃとの間に、ＢとＤとの間、ＤとＣとの間に、それぞれ
共通メモリユニット２００が配置される。

【０１７２】このように、本発明では、互いに隣接点の
データを利用して多数の点における演算を行なうような
場合に、小さく、かつ、少ないハードウエア量で構成で
き、しかも、プログラムを容易に作成でき、少ないメモ
リ容量で多くのデータを扱えるという利点がある。この
ため、従来、スーパーコンピュータ等の大型の高速コン
ピュータで行なわれていた、複雑な演算を、安価なシス
テムで実現することができる。

【０１７３】

【発明の効果】本発明によれば、高精度かつ高速に演算
できて、しかも、安価にシステムを構築できる情報処理
装置が実現できる。

【０１７４】従って、本発明の情報処理装置を用いるこ
とにより、空間回路網法、有限差分領域法、緩和法等
の、空間の多数の点について、互いに隣接する点の前回
の計算結果を用いて計算するような、計算アルゴリズム
を効率よく実行することができ、例えば、配線基板、半
導体集積回路、マイクロ波回路、アンテナ等における電
磁界解析、音場解析、熱流解析、流体の解析等が効率よ
く行なえる効果がある。

【図面の簡単な説明】

【図１】本発明の情報処理装置の第１実施例の構成の概
要を示すブロック図。

【図２】本発明の実施例の構成に用いられる処理ユニッ
トの構成を示すブロック図。

【図３】本発明の実施例の構成に用いられる共通メモリ
を構成するメモリユニットの構成を示すブロック図。

【図４】本発明の実施例の構成に用いられる制御部の構
成を示すブロック図。

【図５】本発明が適用される空間回路網法における３次
元立方格子網の一例を示す説明説明図。

【図６】上記立方格子網における電気的接点と磁気的接
点での回路変数の対応関係を示す説明図であって、
（ａ）および（ｂ）はジャイレータの挿入状態を示す説
明図、（ｃ）は演算を行なう各節点を含む基本格子の等
価回路図。

【図７】上記立方格子網を構成する１次元線路のモデル
図を示す説明図であって、（ａ）は、１次元線路の等価
回路図、（ｂ）はそのベルジェロン表示。

【図８】Ａ点での媒質条件を含む等価回路図。

【図９】本実施例を適用できるマイクロストリップライ
ンの概要を示す説明図。

【図１０】本実施例が適用される立方格子網の主な境界
条件を示す説明図。

【図１１】本実施例が適用される立方格子網における配
線導体の境界条件を示す説明図。

【図１２】本実施例の情報処理装置により空間回路網法
の解析を実行する際の、節点Ａについての演算手順を示
すフローチャート。

【図１３】本実施例の情報処理装置により空間回路網法
の解析を実行する際の、節点Ｄについての演算手順を示
すフローチャート。

【図１４】本実施例の情報処理装置により空間回路網法
の解析を実行する際の、節点Ｅについての演算手順を示
すフローチャート。

【図１５】本実施例の情報処理装置により空間回路網法
の解析を実行する際の、節点Ｂ，Ｃ，Ｆについての演算
手順を示すフローチャート。

【図１６】本実施例の処理ユニットのデータ交換の一態
様を示す説明図。

【図１７】上記実施例により解析されたマイクロストリ
ップ線路における電圧波形の一例を示す波形図。

【図１８】上記図１７とはパラメータを異ならせた場合
の電圧波形の一例を示す波形図。

【図１９】本発明の他の実施例であって、処理ユニット
を３個用いて構成される情報処理装置の構成を示すブロ
ック図。

【図２０】本発明のさらに他の実施例であって、処理ユ
ニットを４個用いて構成される情報処理装置の構成を示
すブロック図。

【符号の説明】

１００…処理ユニット（Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ）、１
０２…ＣＰＵ、１０４…プログラム用メモリ、１０６…
データ用メモリ、１０８，１１２，１１４…アドレスバ
ッファ、１１０，１２０，１２２…データトランシー
バ、１１６，１１８…アドレスデコーダ、１２４…割込
検出部、１３０…アドレスバス、１３２…データバス、
２００…共通メモリユニット、ＭＡ〜ＭＬ…メモリユニ
ット、２０２…メモリ、２０４，２０６…アドレスバッ
ファ、２０８，２１０…データトランシーバ、２１２…
アドレスデコーダ、２３０…アドレスバス、２３２…デ
ータバス、３００…制御部ユニット、３０２…コネク
タ、３０４…インタフェース部、３０６…ユニットセレ
クタ部、３０８…ユニットＲ／Ｗ制御部、３１０…割込
制御部、３１２…リセット回路、３１４…クロック回
路、４００…ボード、５００…ホストコンピュータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中真澄茨城県つくば市和台48番日立化成工業株式会社筑波開発研究所内

Claims

【特許請求の範囲】

【請求項１】複数の処理ユニットと、複数の共通メモリ
ユニットと、制御部ユニットとを備え、各処理ユニットは、それぞれ与えられたプログラムに従
って演算を実行するものであり、各共通メモリユニットは、それぞれ二つの処理ユニット
に対して、それぞれアクセス可能に接続されて配置さ
れ、一方の処理ユニットから他方の処理ユニットへのデ
ータ転送に用いることができるものであり、制御部ユニットは、各処理ユニットと外部との間でのデ
ータの入出力を制御すると共に、各処理ユニットが同期
して動作するよう制御するものである情報処理装置。
【請求項２】請求項１において、各処理ユニットは、そ
れぞれ、中央処理ユニットと、メモリとを有するもので
あり、メモリは、各中央処理ユニットの動作プログラムと、処
理結果とを記憶する領域を有するものである情報処理装
置。
【請求項３】請求項２において、各処理ユニットは、そ
れぞれ予め定められた一連の処理が終了したとき、終了
信号を上記制御部ユニットに対して出力する手段を有す
るものである情報処理装置。
【請求項４】請求項３において、制御部ユニットは、全
処理ユニットからの終了信号を受けると、次の演算の開
始を指令する割込信号を、全処理ユニットに対して出力
する割込御部を有する情報処理装置。
【請求項５】請求項４において、各処理ユニットは、制
御部ユニットからの割込信号を検出すると、それぞれが
アクセス可能な共通メモリユニットを介して、互いに他
の処理ユニットとの間で、互いに他の演算結果を取り込
む処理を行なう手段を有するものである情報処理装置。
【請求項６】請求項１において、処理ユニットは、３個
設けられ、共通メモリユニットは、２個設けられる情報
処理装置。
【請求項７】請求項１において、処理ユニットは４個以
上設けられ、共通メモリユニットは、処理ユニットと同
一の個数設けられる情報処理装置。
【請求項８】請求項７において、処理ユニットは６個設
けられ、共通メモリは６個設けられる情報処理装置。
【請求項９】請求項８において、処理ユニットおよび共
通メモリは、交互に配置され、全体として環状に隣接す
る関係を有するものである情報処理装置。
【請求項１０】請求項１において、共通メモリユニット
は、二つのメモリユニットを有し、二つのメモリユニットは、二つの処理ユニットからそれ
ぞれ独立にアクセス可能なものである情報処理装置。
【請求項１１】空間回路網法のアルゴリズムによって対
象の空間についての解析を行なうための情報処理システ
ムであって、６個の処理ユニットと、６個の共通メモリユニットと、
１個の制御部ユニットとを備え、各処理ユニットは、空間回路網の３次元の基本格子網を
構成する６個の節点に対応付けられ、それぞれ対応する
節点についての演算を、与えられたプログラムに規定さ
れる空間回路網法のアルゴリズム従って実行するもので
あり、各共通メモリユニットは、それぞれ二つの処理ユニット
に対して、それぞれアクセス可能に接続されて配置さ
れ、一方の処理ユニットから他方の処理ユニットへのデ
ータ転送に用いることができるものであり、制御部ユニットは、各処理ユニットと外部との間でのデ
ータの入出力を制御すると共に、各処理ユニットが同期
して動作するよう制御するものである情報処理システ
ム。
【請求項１２】請求項１１において、各処理ユニット
は、１の節点についての演算が終了するごとに、あらか
じめ定められた順序に従って、解析すべき空間中を基本
格子を移動させて、新たな位置にある節点について、そ
れぞれ演算し、これを繰り返して対象の空間全体におけ
る各節点についての演算を分担して実行するものである
情報処理システム。
【請求項１３】請求項１２において、各処理ユニット
は、対象の空間全体について、予め設定した回数繰り返
して演算するものである情報処理システム。
【請求項１４】請求項１１において、各処理ユニット
は、それぞれ、中央処理ユニットと、メモリとを有する
ものであり、メモリは、各中央処理ユニットの動作プログラムと、演
算結果とを記憶する領域を有し、中央処理ユニットは、制御部ユニットからの割込信号を
検出すると、互いに隣接する関係にある節点に対応付け
られる処理ユニットとの間で、メモリに格納される前回
の演算結果の交換を行ない、自ユニットの前回の演算結
果と他の処理ユニットの前回の演算結果とを用いて、当
該対応付けられた節点についての演算を実行し、その結
果をメモリに格納するものである情報処理システム。
【請求項１５】演算専用情報処理装置と、支援用のホス
トコンピュータとを有する情報処理システムであって、演算専用情報処理装置は、複数の処理ユニットと、複数
の共通メモリユニットと、制御部ユニットとを備え、各処理ユニットは、それぞれ与えられたプログラムに従
って演算を実行するものであり、各共通メモリユニットは、それぞれ二つの処理ユニット
に対して、それぞれアクセス可能に接続されて配置さ
れ、一方の処理ユニットから他方の処理ユニットへのデ
ータ転送に用いることができるものであり、制御部ユニットは、各処理ユニットと外部との間でのデ
ータの入出力を制御すると共に、各処理ユニットが同期
して動作するよう制御するものであり、ホストコンピュータは、各処理ユニットごとの動作プロ
グラムの作成および境界条件の設定に用いられると共
に、これらの動作プログラムおよび境界条件を、制御部
ユニットを介して、対応する処理ユニットに転送するも
のである情報処理システム。