JPH05225049A - Controller - Google Patents
ControllerInfo
- Publication number
- JPH05225049A JPH05225049A JP4024993A JP2499392A JPH05225049A JP H05225049 A JPH05225049 A JP H05225049A JP 4024993 A JP4024993 A JP 4024993A JP 2499392 A JP2499392 A JP 2499392A JP H05225049 A JPH05225049 A JP H05225049A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- eeprom
- control data
- cpu
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Memory System (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、EEPROMを用いた制御装
置において、EEPROMの使用方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of using an EEPROM in a control device using the EEPROM.
【０００２】[0002]
【従来の技術】従来シリアル通信方式EEPROMのデータは
沖電気工業株式会社発行 '９１沖半導体集積回路データ
ブック・メモリＬＳＩに記載のごとく、シリアルにデー
タを転送するためデータを読み出すのに時間を要した。2. Description of the Related Art As described in '91 Oki semiconductor integrated circuit databook memory LSI, the data of the conventional serial communication type EEPROM is serially transferred, so it takes time to read the data. did.
【０００３】[0003]
【発明が解決しようとする課題】制御データがシリアル
通信方式EEPROMに書き込まれている制御装置では、CPU
が演算に必要な制御データを多数読み込もうとすると制
御データの転送速度が遅いため制御データの読み込みに
時間がかかり、プログラムの実行時間が延びるかまたは
プログラムを実行中に次のプログラムを実行する割り込
み要求が発生し実行中のプログラムが最後まで処理でき
なくなるという問題があった。In the control device in which the control data is written in the serial communication type EEPROM, the CPU is
When trying to read in a large number of control data required for computation, the control data transfer speed is slow, so it takes time to read the control data, or the program execution time is extended or an interrupt request to execute the next program while the program is running. There was a problem that the running program could not be processed until the end.
【０００４】本発明は制御データがシリアル通信方式EE
PROMに書き込まれている制御装置において、制御データ
の読み込み時間を短くすることを目的とする。According to the present invention, the control data is serial communication system EE.
The purpose is to shorten the control data read time in the control device written in the PROM.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するた
め、プログラムがリセットスタートしたとき、制御デー
タをシリアル通信方式EEPROMからＲＡＭへ書き込み、Ｃ
ＰＵはプログラムを実行して制御データが必要になった
ときＲＡＭから制御データを読み込みプログラムの処理
を行うようにする。また、プログラムを実行して得られ
た制御データはEEPROMとＲＡＭに書き込むようにする。In order to achieve the above object, when the program is reset and started, the control data is written from the serial communication system EEPROM to the RAM and C
The PU executes the program and reads the control data from the RAM to process the program when the control data is needed. The control data obtained by executing the program is written in the EEPROM and RAM.
【０００６】[0006]
【作用】プログラムをリセットスタートさせて制御デー
タをシリアル通信方式EEPROMからＲＡＭに書き込むと、
ＣＰＵは制御データをＲＡＭから読み込むことができる
ようになる。ＣＰＵがＲＡＭから制御データを読み込め
るようになると、ＣＰＵとＲＡＭの間はパラレル通信方
式により制御データを転送するので読み込み時間を短く
することができる。よってプログラム実行時間への影響
を最小限にすることができる。また制御装置へ供給して
いる電源が一時的に停止されるとＲＡＭに書き込んだ制
御データおよびＣＰＵの演算により得られた演算データ
（学習値）は消えてしまうが、本発明では学習値はＲＡ
ＭとEEPROMの両方に書き込みを行っているのでリセット
スタートした時には制御データおよび学習値をEEPROMか
らＲＡＭに送ることができる。[Operation] When the program is reset and started and the control data is written from the serial communication method EEPROM to the RAM,
The CPU can read the control data from the RAM. When the CPU can read the control data from the RAM, the control data is transferred between the CPU and the RAM by the parallel communication method, so that the reading time can be shortened. Therefore, the influence on the program execution time can be minimized. Further, when the power supplied to the control device is temporarily stopped, the control data written in the RAM and the calculation data (learning value) obtained by the calculation of the CPU disappear, but in the present invention, the learning value is RA.
Since both M and EEPROM are written, the control data and learning value can be sent from the EEPROM to the RAM at the time of reset start.
【０００７】[0007]
【実施例】以下、本発明の一実施例を説明する。EXAMPLE An example of the present invention will be described below.
【０００８】図１は、本発明における構成図を示してい
る。１はエンジン制御装置である。２はエンジン制御装
置とシリアル通信で接続することができる外部通信装置
である。３は燃料噴射量や点火時期等を演算するＣＰＵ
である。ＣＰＵ：３は通信装置：２からシリアル通信で
制御データを選択する信号を受取りその内容をEEPROM：
７に書き込む。EEPROM：７には複数の制御データが書き
込まれており、ＣＰＵ：３はEEPROM：７に書き込まれた
制御データ選択信号を判断して制御データを選択する。
選択した制御データは学習値と一緒にＣＰＵ：３が読み
込みパラレル通信方式で接続されているＲＡＭ：５に書
き込む。その後ＣＰＵ：３はＲＯＭ：４からプログラム
を読み込んで実行し演算に必要な制御データをＲＡＭ：
５から読み込み演算して求めた学習値をＲＡＭ：５とEE
PROM：７に書き込む。６はＣＰＵ：３，ＲＯＭ：４，Ｒ
ＡＭ：５で構成されるマイクロコンピュータである。FIG. 1 is a block diagram of the present invention. Reference numeral 1 is an engine control device. An external communication device 2 can be connected to the engine control device by serial communication. 3 is a CPU for calculating the fuel injection amount, ignition timing, etc.
Is. The CPU: 3 receives a signal for selecting control data from the communication device: 2 by serial communication, and the content thereof is stored in the EEPROM:
Write to 7. A plurality of control data are written in the EEPROM: 7, and the CPU: 3 judges the control data selection signal written in the EEPROM: 7 and selects the control data.
The selected control data together with the learning value are read by the CPU: 3 and written in the RAM: 5 connected by the parallel communication method. After that, the CPU: 3 reads the program from the ROM: 4 and executes it, and stores the control data necessary for the calculation in the RAM:
Learning values obtained by reading from 5 and calculating RAM: 5 and EE
Write to PROM: 7. 6 is CPU: 3, ROM: 4, R
It is a microcomputer composed of AM: 5.
【０００９】図２はＣＰＵ：３，ＲＡＭ：５，EEPROM：
７間での制御データおよび学習値の流れを示している。
まず、制御データを選択するまでを説明する。通信装置
から送られた制御データ選択信号は経路８を通ってＣＰ
Ｕ：３に読み込まれ経路９を通ってEEPROM：７に書き込
まれる。書き込まれる信号は８ビットデータで０〜２５
５までを表すことができ、ここでは１を書き込んでい
る。この操作はエンジン制御装置：１が使用すべき制御
データを指定するもので、制御データ変更時のみ実施さ
れる。ＣＰＵ：３はプログラムがリセットスタートする
と経路１０を使って制御データ選択信号を読み込み、そ
の内容が１であることを判断すると経路１１で内容に対
応する制御データ(１)を読み込んで経路１３を通してＲ
ＡＭ：５に書き込む。学習値もプログラムがリセットス
タートすると経路１２を通ってＣＰＵ：３に読み込まれ
経路１４を通ってＲＡＭ：５に書き込む。通常動作時Ｃ
ＰＵ：３は選択された制御データ(１)を経路１３を使っ
て読み込み、また学習値を経路１４で読み込む。この経
路はパラレル転送方式であり、プログラムの実行時間が
延びる等の悪影響なしに読み込みが行える。また、演算
して求めた新しい学習値は経路１２，１４を使ってEEPR
OM：７とＲＡＭ：５に同じ値をほぼ同時に書き込む。FIG. 2 shows CPU: 3, RAM: 5, EEPROM:
The flow of the control data and the learning value between 7 is shown.
First, the process of selecting control data will be described. The control data selection signal sent from the communication device is sent to the CP through the path 8.
It is read at U: 3 and written to EEPROM: 7 through path 9. The signal to be written is 8-bit data and is 0 to 25.
Up to 5 can be represented, and 1 is written here. This operation designates the control data to be used by the engine controller 1 and is executed only when the control data is changed. The CPU: 3 reads the control data selection signal using the path 10 when the program is reset and started, and when it judges that the content is 1, reads the control data (1) corresponding to the content in the path 11 and performs R through the path 13.
Write in AM: 5. When the program is reset and started, the learning value is also read by the CPU: 3 through the path 12 and written in the RAM: 5 through the path 14. Normal operation C
PU: 3 reads the selected control data (1) by using the path 13 and reads the learned value by the path 14. This path is a parallel transfer method, and reading can be performed without adverse effects such as extension of program execution time. In addition, the new learning value obtained by calculation is EEPR using the paths 12 and 14.
Write the same value to OM: 7 and RAM: 5 almost simultaneously.
【００１０】図３は制御データと学習値をEEPROM：７か
らＲＡＭ：５へ書き込むタイミングを示すフローチャー
トである。プログラムがリセットスタートした後ステッ
プ１０でＲＡＭ：５をイニシャライズし、ステップ２０
で制御データと学習値をEEPROM：７からから読み込み、
ステップ３０とステップ２０で読み込んだ内容をＲＡ
Ｍ：５に書き込む。ステップ４０で割り込みが許可され
演算処理が始まる。以後制御データおよび学習値はＲＡ
Ｍ：５から読み込まれる。以上の構成により読み込み時
のデータ転送時間がほぼ無視できる。書き込み時は転送
時間が必要であるが発生頻度は読み込みの方がはるかに
多いため、実質的には大幅に転送時間の影響を低減でき
る。FIG. 3 is a flow chart showing the timing of writing the control data and the learning value from the EEPROM: 7 to the RAM: 5. After the program is reset and started, the RAM: 5 is initialized in step 10 and step 20
Read the control data and learning value from EEPROM: 7,
RA the contents read in step 30 and step 20
Write to M: 5. In step 40, the interrupt is permitted and the arithmetic processing is started. After that, the control data and the learning value are RA
Read from M: 5. With the above configuration, the data transfer time during reading can be almost ignored. The transfer time is required for writing, but the frequency of occurrence is much higher for reading, so the effect of transfer time can be substantially reduced.
【００１１】[0011]
【発明の効果】本発明によれば制御データを書き込んだ
シリアル通信方式EEPROMを用いたエンジン制御装置にお
いても制御データの転送時間を短くすることができるた
めプログラム処理時間を短縮できる。According to the present invention, even in the engine control device using the serial communication type EEPROM in which the control data is written, the transfer time of the control data can be shortened and the program processing time can be shortened.
【図１】本発明の概要を示す構成図である。FIG. 1 is a configuration diagram showing an outline of the present invention.
【図２】制御パラメータおよび学習値の流れを示す図で
ある。FIG. 2 is a diagram showing a flow of control parameters and learning values.
【図３】EEPROMからＲＡＭへデータを転送するタイミン
グを示すフローチャートである。FIG. 3 is a flowchart showing a timing of transferring data from an EEPROM to a RAM.
【図４】EEPROMのデータ読み出しモードを示す図であ
る。FIG. 4 is a diagram showing an EEPROM data read mode.
１…エンジン制御装置、２…外部通信装置、３…ＣＰ
Ｕ、４…ＰＯＭ、５…ＲＡＭ、６…マイクロコンピュー
タ、７…EEPROM、８…外部通信装置とＣＰＵ間の制御パ
ラメータ選択信号の動き、９…ＣＰＵからEEPROMへの制
御パラメータ選択信号の動き、１０…ＣＰＵとEEPROM間
の制御パラメータ選択信号の動き、１１…ＣＰＵとEEPR
OM間の制御パラメータの動き、１２…ＣＰＵとEEPROM間
の学習値の動き、１３…ＣＰＵとＲＡＭ間の制御パラメ
ータの動き、１４…ＣＰＵとRAM間の学習値の動き。1 ... Engine control device, 2 ... External communication device, 3 ... CP
U, 4 ... POM, 5 ... RAM, 6 ... Microcomputer, 7 ... EEPROM, 8 ... Movement of control parameter selection signal between external communication device and CPU, 9 ... Movement of control parameter selection signal from CPU to EEPROM, 10 … Movement of control parameter selection signal between CPU and EEPROM, 11… CPU and EEPROM
Movement of control parameter between OM, 12 ... Movement of learning value between CPU and EEPROM, 13 ... Movement of control parameter between CPU and RAM, 14 ... Movement of learning value between CPU and RAM.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志田 正実 茨城県勝田市大字高場2520番地 株式会社 日立製作所自動車機器事業部内 (72)発明者 財津 政弘 茨城県勝田市大字高場字鹿島谷津2477番地 ３ 日立オートモティブエンジニアリング 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masami Shida Inventor Masami Shida 2520 Takaba, Takata, Ibaraki Prefecture Hitachi Automotive Systems Division (72) Inventor Masahiro Zaitsu 2477 Kashima Yatsu, Katsuta, Ibaraki 3 Hitachi Automotive Engineering Co., Ltd.
Claims (6)
システムにおいて、ＣＰＵがデータをEEPROMから読み込
んでＲＡＭに書き込むことを特徴とする制御装置。1. A controller comprising a CPU, a ROM, a RAM and an EEPROM, wherein the CPU reads data from the EEPROM and writes the data in the RAM.
PROMから読み込んでＲＡＭに書き込むデータは同じであ
ることを特徴とする制御装置。2. The control device according to claim 1, wherein the CPU is EE.
A control device characterized in that the data read from the PROM and written to the RAM are the same.
ＡＭからデータを読み出す前にEEPROMからのデータをＲ
ＡＭに書き込むことを特徴とする制御装置。3. The control device according to claim 1, wherein the CPU is an R
R data from EEPROM before reading data from AM
A control device characterized by writing to an AM.
PROMから読み込んだデータをＲＡＭに書き込むタイミン
グが少なくともリセットスタートしたときであることを
特徴とする制御装置。4. The control device according to claim 1, wherein the CPU is EE.
A control device characterized in that the timing of writing the data read from the PROM to the RAM is at least when a reset start is performed.
びEEPROMへデータを実質的同時に書き込むことを特徴と
する制御装置。5. The control device according to claim 1, wherein data is written to the RAM and the EEPROM substantially at the same time.
外部からEEPROMへデータを書き込むことを特徴とする制
御装置。6. The control device according to claim 1, wherein data is written to the EEPROM from outside the control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024993A JPH05225049A (en) | 1992-02-12 | 1992-02-12 | Controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4024993A JPH05225049A (en) | 1992-02-12 | 1992-02-12 | Controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05225049A true JPH05225049A (en) | 1993-09-03 |
Family
ID=12153507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4024993A Pending JPH05225049A (en) | 1992-02-12 | 1992-02-12 | Controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05225049A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008291767A (en) * | 2007-05-25 | 2008-12-04 | Toyota Motor Corp | Control device for actuator |
-
1992
- 1992-02-12 JP JP4024993A patent/JPH05225049A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008291767A (en) * | 2007-05-25 | 2008-12-04 | Toyota Motor Corp | Control device for actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699806B2 (en) | Interrupt controller and control system | |
| JP3676882B2 (en) | Microprocessor and its peripheral devices | |
| US5504869A (en) | High speed processing system capable of executing strings of instructions in order without waiting completion of previous memory access instruction | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JP2003515805A (en) | Processor system | |
| JPH05225049A (en) | Controller | |
| KR100280590B1 (en) | Electronic device | |
| JPS60214044A (en) | Microcomputer | |
| JPH0877143A (en) | Vector data processor | |
| JPH0573296A (en) | Microcomputer | |
| JP2903526B2 (en) | Pulse generator | |
| JP3039144B2 (en) | Printer | |
| JP2513142B2 (en) | Program simulator device | |
| JPH05250161A (en) | Microcomputer device | |
| JP2903601B2 (en) | Microcomputer with built-in ROM | |
| JP2501393B2 (en) | Direct memory access device | |
| JPH08249024A (en) | Programmable controller | |
| JPH11338690A (en) | Flash memory, firmware use system device and firmware rewriting method | |
| JPH0321936B2 (en) | ||
| JPH11175332A (en) | Program correcting device | |
| JPS58158746A (en) | Information processing device | |
| JPS62243032A (en) | Information processor | |
| JPH0339280A (en) | Output apparatus | |
| JPH09282175A (en) | Object extending system for control move to abnormality generated exit | |
| JPH06324755A (en) | Data processing system and control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080226 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |