JPH0339280A - Output apparatus - Google Patents

Output apparatus

Info

Publication number
JPH0339280A
JPH0339280A JP17395189A JP17395189A JPH0339280A JP H0339280 A JPH0339280 A JP H0339280A JP 17395189 A JP17395189 A JP 17395189A JP 17395189 A JP17395189 A JP 17395189A JP H0339280 A JPH0339280 A JP H0339280A
Authority
JP
Japan
Prior art keywords
output
memory
data
line
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17395189A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamano
浩 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17395189A priority Critical patent/JPH0339280A/en
Publication of JPH0339280A publication Critical patent/JPH0339280A/en
Pending legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

PURPOSE:To enhance memory efficiency by mounting a means controlling writing operation storing data in a memory and the reading operation from the memory and a means controlling the prohibition of writing operation to the same line during the reading of data at every one line by said means. CONSTITUTION:In the output control part 4 started by a control part 1, the synchronism with a printer 3 is taken by an inputted response signal 8 and, when output is possible, the dot pattern data stored in the address of the bit map memory indicated by the control part is outputted to the printer 3 and the indicated address is renewed to continue the output of one line. When the output of one line is executed, the setting of the flag corresponding to one line is performed. One line in the bit map memory completed in output shows such a state that no data is stored. That is, data can be stored in said one line by the control part 1 and the bit map memory is effectively utilized.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、出力装置に関し、特にメモリに格納したデー
タを読出して出力する出力装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an output device, and particularly to an output device that reads and outputs data stored in a memory.

[従来の技術] 従来、記録装置等に対してデータを出力する出力装置で
は、例えば、1頁分の出力イメージを蓄積するビットマ
ツプメモリを有し、その1頁分のビットマツプメモリの
全データを出力した後、次の頁のドツトパターンをビッ
トマツプメモリ上に展開するか、或は1頁分のビットマ
ツプメモリを2組備え、一方のメモリにドツトパターン
を展開しながら、他方のメモリからは先に展開されたド
ツトパターンを記録装置に出力する、というように2つ
の処理を並行して行っている。
[Prior Art] Conventionally, an output device that outputs data to a recording device or the like has, for example, a bitmap memory that stores output images for one page, and all data in the bitmap memory for that one page is stored. After outputting the dot pattern, the dot pattern of the next page can be developed on the bitmap memory, or alternatively, two sets of bitmap memories for one page can be provided, and while the dot pattern is developed in one memory, the dot pattern can be developed from the other memory. Two processes are performed in parallel, such as outputting the previously developed dot pattern to the recording device.

[発明が解決しようとする課題] しかしながら、上記従来例での出力装置では、記録装置
に1頁分のドツトパターンを全て出力し終わるまで、次
の頁の展開が行えないために迅速な処理ができず、また
ビットマツプメモリを2組必要とするためにメモリが増
加し、経済性が悪くなるという欠点があった。
[Problems to be Solved by the Invention] However, with the output device in the conventional example described above, the next page cannot be developed until all the dot patterns for one page have been output to the recording device, making it difficult to process quickly. In addition, since two sets of bitmap memories are required, the memory size increases, resulting in poor economic efficiency.

本発明は、上記従来例での欠点に鑑みてなされたもので
、メモリへのアクセスを缶l目卸することによりメモリ
効率を向上させた出力装置を提供することを目的とする
The present invention has been made in view of the above-mentioned drawbacks of the conventional example, and an object of the present invention is to provide an output device that improves memory efficiency by restricting access to memory.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、本発明の出力装置は以Fの
構成を備える。即ち、 メモリに格納したデータを読出して出力する出力装置に
おいて、前記データをメモリに格納する書込み動作と、
前記メモリよりの読出し動作とを制御するメモリ制御手
段と、該メモリ制御手段により前記データを1ライン海
に読出し中、同一ラインへの書込み動作の禁止を制御す
る制御手段とを備える。
In order to achieve the above object, the output device of the present invention has the following configuration. That is, in an output device that reads and outputs data stored in a memory, a write operation that stores the data in the memory;
A memory control means for controlling a read operation from the memory, and a control means for controlling prohibition of a write operation to the same line while the data is being read to one line by the memory control means.

[作用] 以上の構成において、メモリよりデータを読出し中、そ
の同一メモリへの書込み動作を制i和するように動作す
る。
[Operation] In the above configuration, while data is being read from the memory, it operates so as to restrict the write operation to the same memory.

[実施例] 以下、添付図面を参照して本発明に係る好適な一実施例
を詳細に説明する。
[Embodiment] Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

〈装置の説明 (第1図)〉 第1図は、本実施例における出力装置の構成、及び記録
装置であるプリンタへのデータ出力構成を示す図である
<Description of Apparatus (FIG. 1)> FIG. 1 is a diagram showing the configuration of an output device in this embodiment and the configuration of data output to a printer, which is a recording device.

図において、1はプリンタ3への出力データを一イメー
ジメモリ5に展開したり、プリンタ3へのデータ出力の
指示等を行う制御部であり、マイクロプロセッサ等のC
PU、その制御プログラムやデータ等を格納するROM
、CPUが処理を実行時にワークエリアとして使用する
RAM等により構成されている。2は第2図に詳細を示
す出力部であり、プリンタ3に出力するイメージデータ
を記憶するビットマツプメモリ等を備え、制御部1及び
出力側(回部4よりの指示に従って、イメージデータを
プリンタ3に出力する。
In the figure, reference numeral 1 denotes a control unit that develops output data to the printer 3 into an image memory 5 and instructs the printer 3 to output data, and is a controller such as a microprocessor or the like.
ROM that stores the PU, its control program, data, etc.
, a RAM, etc., which the CPU uses as a work area when executing processing. Reference numeral 2 designates an output section whose details are shown in FIG. Output to 3.

3は出力部2より出力されるイメージデータを受信して
頁単位で印刷を行うプリンタである。4は後述する1ラ
イン毎のフラグ情報及びプリンタ3からの応答信号8に
基づいて出力部2のビットマツプメモリに格納されたイ
メージデータの出力側(卸を行う出力制御部であり、制
i卸部1と同様(こCPIJ、ROM、RAM等により
成る。5は展開された文字コード等のドツトパターンを
記憶するイメージメモリである。6は文字コードに基づ
いて文字パターンデータ(ドツトパターン)を発生させ
る文字パターン発生器である。
Reference numeral 3 denotes a printer that receives image data output from the output unit 2 and prints it page by page. Reference numeral 4 denotes an output control unit that outputs (wholesale) the image data stored in the bitmap memory of the output unit 2 based on flag information for each line and a response signal 8 from the printer 3, which will be described later. Similar to part 1 (this consists of CPIJ, ROM, RAM, etc.). 5 is an image memory that stores dot patterns such as expanded character codes. 6 generates character pattern data (dot patterns) based on character codes. It is a character pattern generator.

〈出力部の説明 (第2図)〉 第2図は、本実施例における出力部2の構成を示すブロ
ック図である。図において、20.21は共にセレクタ
であり、S端子入力が°゛1°°の時はA入力を選択し
、S端子入力が“0°°の時はB入力を選択して、その
選択した入力なY端子から出力する。22はビットマツ
プメモリであり、イメージメモリ5内に展開されたパタ
ーンデータの書込み及びプリンタ3への読出し用のRA
Mである。
<Description of Output Unit (FIG. 2)> FIG. 2 is a block diagram showing the configuration of the output unit 2 in this embodiment. In the figure, 20 and 21 are both selectors, which select the A input when the S terminal input is 1°, and select the B input when the S terminal input is 0°. 22 is a bitmap memory, and RA is used for writing the pattern data developed in the image memory 5 and for reading it to the printer 3.
It is M.

なお、本実施例では、制御部1がビットマツプメモリ2
2に書込みを行い、それを出力制御部4が読出してプリ
ンタ3へ出力する。具体的な書込み動作は、まずイメー
ジメモリ5より展開されたパターンデータを読出し、ア
ドレスバス9上にビットマツプメモリ22のアドレスを
出力する。
In this embodiment, the control unit 1 controls the bitmap memory 2.
2, the output control unit 4 reads it out and outputs it to the printer 3. In a specific write operation, first, the developed pattern data is read from the image memory 5, and the address of the bitmap memory 22 is output onto the address bus 9.

そしてASL信号12を“O”にして、読出したパター
ンデータをデータバス10上に出力した後R/W信号1
6を“O“にすることで行われる。
Then, after setting the ASL signal 12 to "O" and outputting the read pattern data onto the data bus 10, the R/W signal 1
This is done by setting 6 to "O".

一方、読出し動作は、読出しアドレスをアドレス信号7
に出力した後、ASL信号12を“1”にして、R/W
信号16を“1″にするとパターンデータが読出される
。そして、DSL信号13を1”にすると、読出された
データがセレクタ21を通してプリンタ3に出力される
On the other hand, in a read operation, the read address is set to address signal 7.
After outputting to R/W, set ASL signal 12 to “1” and
When the signal 16 is set to "1", pattern data is read out. Then, when the DSL signal 13 is set to 1'', the read data is output to the printer 3 through the selector 21.

24はフラグメモリであり、ビットマツプメモリ22へ
の書込みサイクルに同期してFLGIN信号14がフラ
グ情報として格納される。フラグメモリ24よりのフラ
グ信号17はフラグメモリ24の出力データである。そ
して、16はビットマツプメモリ22とフラグメモリ2
4への書込み或は読出しを指示する信号である。
A flag memory 24 stores the FLGIN signal 14 as flag information in synchronization with the write cycle to the bitmap memory 22. The flag signal 17 from the flag memory 24 is the output data of the flag memory 24. 16 is a bitmap memory 22 and a flag memory 2.
This is a signal instructing writing to or reading from 4.

〈処理手順の説明 (第3図、第4図)〉次に、本実施
例における処理手順を第3図及び第4図に示すフローチ
ャートに従って以下に説明する。なお、第3図のフロー
チャートは、制御部の処理手順であり、第4図のフロー
チャートは、出力制御部の処理手順である。
<Description of Processing Procedure (FIGS. 3 and 4)> Next, the processing procedure in this embodiment will be explained below according to the flowcharts shown in FIGS. 3 and 4. The flowchart in FIG. 3 is the processing procedure of the control section, and the flowchart of FIG. 4 is the processing procedure of the output control section.

まず、第3図のステップS1において、不図示の外部装
置より印字データが出力されると、そのデータを展開し
て出力部2のビットマツプメモリに格納できるか否かを
判断する0本実施例では、ビットマツプメモリの1ライ
ン毎にフラグ情報を設け、そのフラグによりチエツクす
る。例えば、そのフラグがオンであれば対応するビット
マツプメモリの1ラインに格納された展開データが出力
されていない状態を表わし、また、後述する出力制御部
4での出力処理により、データが出力されると、フラグ
はオフになり、対応するlラインにデータを格納できる
状態を表わしている。
First, in step S1 of FIG. 3, when print data is output from an external device (not shown), it is determined whether the data can be expanded and stored in the bitmap memory of the output section 2. Now, flag information is provided for each line of the bitmap memory, and the flag is checked. For example, if the flag is on, it indicates that the expanded data stored in one line of the corresponding bitmap memory is not being output, and the data is being output by the output processing in the output control unit 4, which will be described later. Then, the flag turns off, indicating that data can be stored in the corresponding l line.

ステップS1において、フラグがオフであればステップ
S2に処理を進め、文字パターン発生器6を用いて入力
した印字データのドツトパターンをイメージメモリ5に
展開する。そしてステップS3に処理を進め、上述した
ビットマツプメモリに展開したドツトパターンを格納す
る。そして、ステップS4では、1ライン分データを格
納したかどうか、ビットマツプメモリのアドレスにより
判別し、1ライン終了していなければステップS2に処
理を戻し、ドツトパターンに展開及び格納処理を繰り返
す。しかし、1ライン終了したのであればステップS5
に処理を進め、その1ラインに対応するフラグをセット
する。
In step S1, if the flag is off, the process proceeds to step S2, in which the dot pattern of the input print data is developed into the image memory 5 using the character pattern generator 6. The process then proceeds to step S3, where the developed dot pattern is stored in the bitmap memory mentioned above. Then, in step S4, whether or not one line of data has been stored is determined by the address of the bitmap memory. If one line has not been completed, the process returns to step S2, and the process of developing and storing data into a dot pattern is repeated. However, if one line has been completed, step S5
The process proceeds to , and a flag corresponding to that one line is set.

次に、ステップS6において、出力制御部4の状態を調
べ、既に起動されて出力動作中であればステップS8に
処理を進める。しかし、動作中でなければステップS7
に処理を進め、上述の処理により格納したメモリのアド
レスを指定して出力制御部4を起動する。この起動によ
り、後述する第4図の処理手順が行われ、ビットマツプ
メモリに格納されたlライン分のデータがプリンタ3に
出力される。次に、ステップS8では、入力した全ての
印字データについて展開処理が終了したか否かを判断し
、終了していなければステップS1に処理を戻して処理
を続行する。そして、全てのデータについて展開及び格
納処理が終了すると、処理を終了する。
Next, in step S6, the state of the output control section 4 is checked, and if it has already been activated and is in output operation, the process advances to step S8. However, if it is not in operation, step S7
Then, the output control section 4 is activated by specifying the address of the memory stored in the above process. By this activation, the processing procedure shown in FIG. 4, which will be described later, is carried out, and one line worth of data stored in the bitmap memory is output to the printer 3. Next, in step S8, it is determined whether or not the development process has been completed for all input print data, and if it has not been completed, the process returns to step S1 to continue the process. Then, when the expansion and storage processing for all data is completed, the processing is ended.

一方、制御部1により起動された出力制御部4では、ス
テップS10において、入力する応答信号8によりプリ
ンタ3との同期を取り、出力可能であればステップS1
0に処理を進める。そしてステップS10では、制御部
1により指定されたビットマツプメモリのアドレスに格
納されているドツトパターンデータをプリンタ8に出力
する。
On the other hand, the output control section 4 activated by the control section 1 synchronizes with the printer 3 using the input response signal 8 in step S10, and if output is possible, step S1
Proceed to process 0. Then, in step S10, the dot pattern data stored at the bitmap memory address specified by the control section 1 is output to the printer 8.

次に、ステップS10では、指定されたアドレスを更新
し、1ライン分のデータを出力したか否かを調べ、lラ
イン出力していなければステップS11に処理を戻し、
データ出力を続行する。
Next, in step S10, the specified address is updated, and it is checked whether one line of data has been output, and if one line has not been output, the process returns to step S11.
Continue data output.

しかし、1ライン出力したのであればステップS13に
処理を進め、その1ライン分に対応するフラグのリセッ
トを行う。この処理により、出力が終了したビットマツ
プメモリ内の1ラインは、データが格納されていない状
態を表わしている。
However, if one line has been output, the process advances to step S13, and the flag corresponding to that one line is reset. As a result of this processing, one line in the bitmap memory whose output has been completed represents a state in which no data is stored.

つまり、制御部lでは、その1ラインにデータを格納す
ることができ、ビットマツプメモリを有効に利用するこ
とができる。
In other words, in the control section I, data can be stored in one line, and the bitmap memory can be used effectively.

次に、ステップS14では、更新したアドレスに対応す
るフラグを調べ、オンであればステップS10に処理を
戻し、上述したデータ出力処理を続行する。しかし、フ
ラグがオフであれば、そのラインには出力データが格納
されていない状態を表わし、この出力処理を終了する。
Next, in step S14, the flag corresponding to the updated address is checked, and if it is on, the process returns to step S10 and the data output process described above is continued. However, if the flag is off, this indicates that no output data is stored in that line, and this output processing is terminated.

本実施例によれば、データ出力動作の実行及び出力デー
タの終了を検知する回路を備えたため、データを出力中
でも他の処理が実行できるという効果がある。
According to this embodiment, since a circuit is provided for detecting the execution of a data output operation and the end of output data, there is an effect that other processing can be executed even while data is being output.

本実施例では、印字データを出力する場合について説明
したがこれに限定されるちのではなく、デイスプレィ等
の表示装置等へのデータ出力にも応用できることは言う
までもない。
In this embodiment, the case where print data is output has been explained, but the present invention is not limited to this, and it goes without saying that the present invention can also be applied to outputting data to a display device such as a display.

[発明の効果] 以上詳述した如く本発明によれば、メモリへのアクセス
を制御することによりメモリ効率を向上させ、処理時間
を短縮することができる。
[Effects of the Invention] As detailed above, according to the present invention, by controlling access to memory, memory efficiency can be improved and processing time can be shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本実施例における出力装置の構成及びプリンタ
へのデータ出力構成を示す図、第2図は本実施例におけ
る出力回路のブロック図、 第3図及び第4図は本実施例における処理手順を示すフ
ローチャートである。 図中、1・・・制御部、2・・・出力部、3・・・プリ
ンタ、 4・・・出力制御部、 5・・・イメージメモリ、 6 ・・・ 文字パターン発生器、 7・・・アドレス信号、 8 ・・・ 応答信号、 9・・・アドレスバス、 O・・・データバス である。 特 許 出 願 人 キ ャ ノ ン 株 式 () :0
Figure 1 is a diagram showing the configuration of the output device and the data output configuration to the printer in this embodiment, Figure 2 is a block diagram of the output circuit in this embodiment, and Figures 3 and 4 are the processing in this embodiment. It is a flowchart showing a procedure. In the figure, 1... control unit, 2... output unit, 3... printer, 4... output control unit, 5... image memory, 6... character pattern generator, 7...・Address signal, 8...Response signal, 9...Address bus, O...Data bus. Patent applicant Canon Stock (): 0

Claims (1)

【特許請求の範囲】[Claims] (1)メモリに格納したデータを読出して出力する出力
装置において、 前記データをメモリに格納する書込み動作と、前記メモ
リよりの読出し動作とを制御するメモリ制御手段と、 該メモリ制御手段により前記データを1ライン毎に読出
し中、同一ラインへの書込み動作の禁止を制御する制御
手段とを備えることを特徴とする出力装置。
(1) In an output device that reads and outputs data stored in a memory, the memory control means controls a write operation for storing the data in the memory and a read operation from the memory, and the memory control means controls the data to be read from the memory. 1. An output device comprising: control means for controlling prohibition of a write operation to the same line while reading the same line by line.
JP17395189A 1989-07-07 1989-07-07 Output apparatus Pending JPH0339280A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17395189A JPH0339280A (en) 1989-07-07 1989-07-07 Output apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17395189A JPH0339280A (en) 1989-07-07 1989-07-07 Output apparatus

Publications (1)

Publication Number Publication Date
JPH0339280A true JPH0339280A (en) 1991-02-20

Family

ID=15970084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17395189A Pending JPH0339280A (en) 1989-07-07 1989-07-07 Output apparatus

Country Status (1)

Country Link
JP (1) JPH0339280A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733153A (en) * 1994-07-28 1998-03-31 Mitsubishi Denki Kabushiki Kaisha Safety connector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733153A (en) * 1994-07-28 1998-03-31 Mitsubishi Denki Kabushiki Kaisha Safety connector
US5823810A (en) * 1994-07-28 1998-10-20 Mitsubishi Denki Kabushiki Kaisha Safety connector

Similar Documents

Publication Publication Date Title
EP0357383B1 (en) Output apparatus
JPH0339280A (en) Output apparatus
JPS61129969A (en) Printing control device
JP3478696B2 (en) Image processing apparatus and control method thereof
JPS62173526A (en) Page buffer control system
JP2716087B2 (en) Output device
JPH0247078A (en) Printer
JP3143118B2 (en) Printer and print image pattern development method
JP2675789B2 (en) Output control device
JPH07195760A (en) Control device of printer
JPH0550718A (en) Printer
JPH05212916A (en) Printer device
JPH06149735A (en) Data reception controller
JPS6111844A (en) Recorder
JP3210598B2 (en) Print control device and print control method
JPH07106649B2 (en) output method
JPH04269566A (en) Printing pattern developing method
JPH0462080A (en) Printing device
JPS6359620A (en) Output circuit
JP2002307764A (en) Print controller, print control method, program and storage medium
JP3259503B2 (en) Data processing device
JP3591096B2 (en) How to control a page printer
JPH0499657A (en) Image supplying device
JPH0263759A (en) Output apparatus
JPH051491B2 (en)