JPH05224871A - 表示制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成でしかも高価なメモリを用いるこ
となくスムーズなカーソル移動を実現できる表示制御方
法及び装置を提供することを目的とする。 【構成】 カーソルのカーソル表示位置を位置記憶用記
憶手段に、カーソルの表示パターンを表示データメモリ
に記憶する。そして、表示器における表示位置とカーソ
ル表示位置とを比較して、カーソルの表示位置であるか
どうかを判定し、カーソル表示位置であると判定される
と、表示データメモリに記憶されている表示パターンを
読出して表示データと合成して出力するように動作す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置の表示画面上
に表示データとカーソルとを同時に表示する表示制御方
法及び装置に関するものである。

【０００２】

【従来の技術】一般に、ＣＲＴや液晶表示装置等の表示
画面上にカーソルを表示し、その画面上に表示されてい
るアイコンの指示やデータの入力位置等を指示するため
に、そのカーソルを、キーボード或いはトラックボール
等のポインティングデバイスを用いて移動することが行
われている。このようなカーソルの表示方法としては、
画像を表示するための表示データを記憶している表示メ
モリの内容を、カーソルの移動に応じて書き換えて、カ
ーソルを含む画面全体の映像信号として出力する方法
と、カーソルが指定している指定位置を示す位置データ
を記憶手段に記憶しておき、カーソルの移動に伴ってそ
の記憶内容を変更してカーソルを表示する方法の２種類
があった。

【０００３】前者の表示データを直接書き換える方法で
は、その１画面分の画像データを全て書き換える必要が
あるため、カーソル表示装置全体の動作を制御する中央
制御装置（ＣＰＵ）の負荷が大きくなる。これにより、
画像データの更新に要する演算処理に時間がかかり、カ
ーソルを画面上でスムーズに移動するのが難しいという
問題があった。このため、後者の指定位置を示す位置デ
ータを記憶する記憶手段の内容を、カーソルの移動に伴
って変更する方法が広く用いられている。

【０００４】

【発明が解決しようとする課題】しかしながら、前述の
指定位置を示す位置データを記憶手段に記憶し、カーソ
ルの移動に伴って、その記憶内容を書き換えてカーソル
を表示する場合も、通常の表示画面の表示データを記憶
しておく表示データ用メモリの他に、表示されるカーソ
ルの形状を記憶するためのメモリが必要となる。このよ
うなメモリを設けることはコストアップの要因になるだ
けでなく、２つのメモリを制御するための回路も必要に
なるため回路構成が複雑になる。

【０００５】本発明は上記従来例に鑑みてなされたもの
で、簡単な構成でしかも高価なメモリを用いることなく
スムーズなカーソル移動を実現できる表示制御方法及び
装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明の表示制御装置は以下の様な構成を備える。即
ち、表示装置の表示画面上に表示データとカーソルとを
同時に表示する表示制御装置であって、前記カーソルの
カーソル表示位置を記憶する位置記憶手段と、前記カー
ソルの表示パターンを記憶する記憶手段と、前記表示装
置における表示位置と前記カーソル表示位置とを比較
し、カーソルの表示位置であるかどうかを判定する判定
手段と、前記判定手段でカーソル表示位置であると判定
されると、前記記憶手段に記憶されている前記表示パタ
ーンを読出して前記表示データと合成して出力する出力
手段とを有する。

【０００７】上記目的を達成するために本発明の表示制
御方法は以下の様な工程を備える。即ち、表示装置の表
示画面上に表示データとカーソルとを同時に表示する表
示制御方法であって、前記カーソルのカーソル表示位置
を記憶する位置記憶工程と、前記カーソルの表示パター
ンを記憶する記憶工程と、前記表示装置における表示位
置が前記カーソル表示位置であるかどうかを判定し、そ
の表示位置がカーソル表示位置であれば記憶されている
カーソルの前記表示パターンを読出して前記表示データ
と合成して出力する出力工程とを有する。

【０００８】

【作用】以上の構成において、カーソルのカーソル表示
位置を位置記憶手段に、カーソルの表示パターンを表示
パターン記憶手段に記憶する。そして、表示装置におけ
る表示位置とカーソル表示位置とを比較して、カーソル
の表示位置であるかどうかを判定し、カーソル表示位置
であると判定されると、記憶手段に記憶されているカー
ソルの表示パターンを読出して表示データと合成して出
力するように動作する。

【０００９】

【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。

【００１０】図１は本実施例の表示装置の表示制御回路
の構成を示すブロック図である。

【００１１】図１において、ポインティングデバイス１
７を操作して、表示されているカーソルの位置を変更す
ると、その位置を示す位置データがＣＰＵ１６を介して
出力される。そして、この位置データのＸ成分（ｘ₀ ：
図２参照）がＸバッファレジスタ１８に、この位置デー
タのＹ成分（ｙ₀ ：図２参照）及びカーソルパターンデ
ータの最終Ｙアドレス（ｙ₁ ：図２参照）の両方がＹバ
ッファレジスタ１９にそれぞれ記憶される。これらＸバ
ッファレジスタ１８、Ｙバッファレジスタ１９に記憶さ
れた各位置データは、ＶＳＹＮＣ（垂直同期信号）に同
期して、それぞれＸレジスタ５、Ｙレジスタ６に入力さ
れて保持される。

【００１２】ここで、ＶＳＹＮＣに同期してＸレジスタ
５、Ｙレジスタ６にカーソル位置データをセットするの
は、表示中にカーソル位置データを変更することによ
り、画面の表示が乱れるのを防ぐためである。こうし
て、Ｘレジスタ５に記憶されたカーソル位置データのＸ
成分（ｘ₀ ）は、Ｘコンパレータ７により、ドットクロ
ック信号２１をカウントするＸカウンタ１の出力値と比
較される。このＸカウンタ１は、好ましくは１ラスタ分
の表示ドット数に応じた数を計数でき、その１ラスタ分
の表示ドット数が計数されるとキャリイ信号を出力して
その計数値をリセットする。このキャリイ信号により後
段のＨＳＹＮＣ発生回路３が起動されてＨＳＹＮＣ信号
が出力される。これはＹカウンタ２の場合も同様に、１
画面の垂直方向のラスタ数を計数でき、そのラスタ数を
計数するとキャリイ信号を出力してリセットされる形式
のものが好ましい。ＶＳＹＮＣ発生回路４は、このキャ
リイ信号に同期してＶＳＹＮＣ信号を発生する。

【００１３】ここで、Ｘカウンタ１の出力値はＨＳＹＮ
Ｃ発生回路３に入力されており、表示器２０で表示され
る各ドット表示出力に同期した１ライン分のドットクロ
ック信号２１が入力されると、水平同期信号（以下、Ｈ
ＳＹＮＣと略記する）を形成して出力している。そし
て、このＨＳＹＮＣ発生回路３から出力されるＨＳＹＮ
ＣがＹカウンタ２でカウントされる。そして、Ｙレジス
タ６に記憶されたカーソル位置データのＹ成分（ｙ₀ ，
ｙ₁ ）の値は、Ｙコンパレータ８により、Ｙカウンタ２
のカウント値と比較される。そして、このＹコンパレー
タ８は、Ｙカウンタ２の出力値Ｙがｙ₀ ≦Ｙ≦ｙ₁ の時
にハイレベルの信号を出力する。また、ＶＳＹＮＣ発生
回路４は、Ｙカウンタ２の値が１画面分の水平同期信号
（ＨＳＹＮＣ）を計数すると垂直同期信号（ＶＳＹＮ
Ｃ）を出力している。

【００１４】図２は、表示画面上におけるカーソル２２
の表示例と、これに伴うデータ転送タイミングや各種信
号のタイミング等を示した図である。いま、図２に示す
ようにカーソル２２を位置（ｘ₀ ，ｙ₀ ）に表示する場
合を考える。

【００１５】Ｘレジスタ５に記憶されたカーソル位置デ
ータのＸ成分（ｘ₀ ）とＸカウンタ１のカウント値（水
平方向のドット表示位置）とが一致すると、Ｘコンパレ
ータ７の出力信号１０１が論理レベル“１”（ハイレベ
ル）となる。また、Ｙレジスタ６に記憶された位置デー
タのＹ成分（ｙ₀ ）とカーソルデータの最終アドレス
（ｙ₁ ：ｙ₀ ＋α、ここでαはカーソルデータ２５の縦
方向の長さ）とが、Ｙカウンタ２のカウント値（垂直方
向のドット表示位置）と比較され、前述のようにｙ₀ ≦
Ｙ≦ｙ₁ の関係にある時、Ｙコンパレータ８の出力信号
１０２が論理レベル“１”（ハイレベル）となる。これ
ら信号１０１及び信号１０２が論理レベル“１”となる
ことにより、カーソル２２の水平方向の表示開始を示す
ＡＮＤゲートＡの出力信号１０３が論理レベル“１”と
なり、メモリデータ出力制御回路９に入力される。この
信号の出力タイミングで、メモリデータ出力制御回路９
はロード信号１０７をカーソルデータ用のシフトレジス
タ１４に出力する。これによりカーソルデータ用シフト
レジスタ１４は、その１つ前のラスタにおいて既にカー
ソルデータ用レジスタ１２に記憶されている１ラスタ分
のカーソルデータ（カーソル２２のパターンデータの１
ラスタ分）をラッチし、ドットクロック信号２１に同期
して合成回路１５にカーソルデータ１０９を出力する。

【００１６】また、メモリデータ出力制御回路９は、Ｘ
カウンタ１、Ｙカウンタ２の値に基づいて表示用の画像
データを記憶している表示データ用メモリ１１の出力タ
イミング信号１０５、そのメモリ１１より出力された表
示データを表示データ用シフトレジスタ１３へロードす
るためのタイミング信号１０４を出力する。こうしてカ
ーソルデータ用シフトレジスタ１４、表示データ用シフ
トレジスタ１３へロードされたカーソルデータと表示デ
ータのそれぞれは、ドットクロック信号２１に同期し
て、それぞれカーソルデータ１０９、表示データ１０８
として合成回路１５に入力される。この合成回路１５で
は、表示データ１０８とカーソルデータ１０９とが合成
されて映像信号（ＶＩＤＥＯ）として表示器２０に出力
される。

【００１７】以下、図１に示す回路の動作を図２及び図
３を参照してより詳しく説明する。図２は、表示画面上
にカーソル２２が表示されている様子を表しており、図
３は表示データ用メモリ１１のデータ構成を示した図で
ある。カーソル２２のパターンデータは、図３に示した
ように、表示データ用メモリ１１の未使用領域の一部に
格納されており、必要な時にそこからカーソルデータ２
５の１ラスタ分のイメージデータを記憶するカーソルデ
ータ用レジスタ１２に転送され、ロード信号１０６によ
りレジスタ１２内に保持される。

【００１８】図２において、ＨＳＹＮＣ（水平同期信
号）、ＶＳＹＮＣ（垂直同期信号）は表示器２０の制御
を行う信号である。また、ＨＤＩＳＰ、ＶＤＩＳＰの信
号のそれぞれは、メモリデータ出力制御回路９から出力
される水平表示期間、垂直表示期間を表わしている。そ
して、これら水平表示期間ＨＤＩＳＰ、垂直表示期間Ｖ
ＤＩＳＰが互いにハイレベルとなる領域２３が表示器２
０に表示されることになる。表示データ及びカーソルデ
ータ２５を表示する際には、水平方向の未表示時間（水
平同期信号の区間内の水平表示期間ＨＤＩＳＰ以外の部
分）を利用して、表示データ用メモリ１１から表示デー
タを表示データ用シフトレジスタ１３に、カーソルデー
タをカーソルデータ用レジスタ１２にロードしなければ
ならないという時間的な制約がある。尚、カーソルデー
タ用レジスタ１２のビット数は、この時間的な制約を満
足するものであれば、任意に選択できる。

【００１９】尚、図２おいて、はカーソルデータ２５
を表示データ用メモリ１１からカーソルデータ用レジス
タ１２に転送するタイミングを示し、は表示データを
表示データ用メモリ１１から表示データ用シフトレジス
タ１３に転送する表示データ出力処理及びメモリ１１の
リフレッシュ等のタイミングを示している。

【００２０】図１において、Ｙカウンタ２で垂直方向の
走査線（ラスタ）数をカウントしていき、垂直表示期間
ＶＤＩＳＰの始まる一つ手前のラスタの水平表示期間Ｈ
ＳＩＳＰが終了した（ロウレベルになった）時、次のラ
スタの表示データのメモリアクセス、メモリのリフレッ
シュ等を行う（図２の２０１）。そして、次のラスタに
おいて、水平表示期間ＨＤＩＳＰがハイレベルになった
時、表示データ用メモリ１１の内容を表示データ用シフ
トレジスタ１３に転送する。これにより、表示データ用
シフトレジスタ１３より、ドットクロック信号２１に同
期して表示データ１０８が出力される。この表示データ
用メモリ１１より表示データ用シフトレジスタ１３への
データ転送は、１ラスタ当たり （１ラスタのビット数）÷（表示データ用シフトレジス
タ１３のビット数） で表される回数分繰り返し行われて、１ラスタの表示が
終了する。

【００２１】上述した動作が繰返し実行されると共に、
各ラスタの表示が終了する毎にＹカウンタ２により垂直
方向の走査線数が計数される。こうして垂直方向の表示
位置が、カーソル２２の表示を開始するラスタ（垂直方
向のアドレスがｙ₀ ）の１つ手前のラスタにくると、表
示データ用メモリ１１のカーソルデータ２５の最初のラ
スタデータを読出すためのアドレスを出力して表示デー
タ用メモリ１１よりカーソルデータ２５を読出す。この
読出された１ラスタ分のカーソルデータは、カーソルデ
ータ用レジスタ１２へ転送され、ロード信号１０６によ
ってカーソルデータ用レジスタ１２に格納される（図２
の２０２）。その後、次のラスタを表示するために、表
示データを読出すための表示データ用メモリ１１へのア
クセス、表示データ用メモリ１１のリフレッシュ等を行
う（）。

【００２２】そして、このカーソル２２を表示するラス
タを表示する時は、前述と同様にＸカウンタ１で水平方
向のドット位置をカウントしながら表示データを表示し
ていき、カーソル２２を表示する表示位置（ｘ₀ ）に到
達した時（信号１０３がハイレベルで入力された時）、
メモリデータ出力制御回路９からカーソルデータロード
信号１０７を出力する。これにより、カーソルデータ用
レジスタ１２に書き込まれていたカーソルデータが、カ
ーソルデータ用シフトレジスタ１４に転送される。こう
して転送された１ラスタ分のカーソルデータは、ドット
クロック信号２１に同期してカーソルデータ１０９とし
て合成回路１５に入力される。

【００２３】その間、このカーソルデータ１０９と同時
に、表示データ用メモリ１１から読出され、シフトレジ
スタ１３から出力される表示データ１０８は合成回路１
５でカーソルデータ１０９と合成され、ＶＩＤＥＯ（映
像信号）として表示器２０に出力される。こうしてカー
ソルデータ２５が次のラスタにおいても表示される場合
は、現在のラスタの水平表示期間（ＨＤＩＳＰ）が終了
した時点で、前述した動作が実行され、カーソル２２の
表示領域が終了するまでこの動作が繰り返し実行され
る。

【００２４】図４は、本実施例の表示制御回路における
１画面走査間のメモリデータ出力制御回路９の制御処理
を示すフローチャートで、以下、このフローチャートを
参照して本実施例の表示制御について説明する。尚、こ
のフローチャートでは、表示データ用メモリ１１のリフ
レッシュ等の動作を省略している。

【００２５】表示制御開始が指示されると、まずステッ
プＳ１でＶＳＹＮＣ信号の入力を待ち、次にステップＳ
２でＨＳＹＮＣ信号の入力を待って１画面の表示開始タ
イミングと同期を取る。ステップＳ２でＨＳＹＮＣ信号
が入力されるとステップＳ３に進み、垂直方向の表示開
始タイミング（ＶＤＩＳＰの出力タイミング）を決定す
るために、そのＨＳＹＮＣ信号をカウントする。そし
て、ステップＳ４で、ＶＤＩＳＰの１つ前のラスタかど
うかを調べ、１つ前のラスタの時はステップＳ５に進
み、水平表示期間ＨＤＩＳＰがオンからオフになったか
どうかをみる。この判定は、ＨＤＩＳＰがハイレベルに
なる期間が予め分かっているため、Ｘカウンタ１の値を
参照することにより判定できる。

【００２６】ＨＤＩＳＰがロウレベルになるとステップ
Ｓ６に進み、次のラスタ（ここでは先頭ラスタ）よりカ
ーソル２２を表示するかどうかをみる。カーソルを表示
しない時はステップＳ７に進み、Ｙコンパレータ８の出
力信号１１０がハイレベルかどうか、即ち、Ｙ方向のア
ドレスがカーソル表示位置にあるかどうかをみる。ステ
ップＳ６で次のラスタよりカーソル２２が表示される
か、或いはＹアドレスがカーソル表示領域にあるときは
ステップＳ８に進み、表示データ用メモリ１１にカーソ
ルデータの読出しアドレスを出力する。そして、ステッ
プＳ９でロード信号１０６を出力する。これにより、カ
ーソルデータ用レジスタ１２に次のラスタで表示される
１ラスタ分のカーソルデータが記憶される。

【００２７】一方、ステップＳ７でカーソル表示でない
時はステップＳ１０に進み、表示データ用メモリ１１に
表示データの読出しアドレスを出力する。次にステップ
Ｓ１１に進み、ＨＳＹＮＣ信号の入力を待って、表示動
作に進む。

【００２８】ステップＳ１２ではＨＤＩＳＰ信号をオン
にするタイミングかどうかを調べ、そのタイミングにな
るとステップＳ１３に進み、ロード信号１０４を表示デ
ータ用シフトレジスタ１３に出力する。これにより、ス
テップＳ１０でアクセスされていた表示データ用メモリ
１１の表示データが表示データ用シフトレジスタ１３に
ラッチされる。この後、クロック信号２１に同期してシ
フトレジスタの内容が順次シフトされて合成回路１５に
出力される。これにより、そのラスタの表示データが表
示器２０に表示される。

【００２９】次にステップＳ１４に進み、カーソル２２
の表示開始を示す信号１０３が入力されたかを調べ、信
号１０３が入力されるとステップＳ１５に進み、ロード
信号１０７を出力してカーソルデータ用レジスタ１２の
内容をカーソルデータ用シフトレジスタ１４にラッチす
る。これにより、表示データの場合と同様にして、カー
ソルデータ用シフトレジスタ１４よりクロック信号２１
に同期してカーソルデータが出力され、表示器２０上の
指定された位置に表示される。

【００３０】ステップＳ１４で信号１０３が入力されな
い時はステップＳ１６に進み、水平表示周期ＨＤＩＳＰ
がオフになるかどうかを調べ、オフでない時はステップ
Ｓ１７に進む。ステップＳ１７では、シフトレジスタ１
３のデータを全て出力してしまったかどうかを、Ｘカウ
ンタ１の値と、シフトレジスタ１３の桁数を参照して判
定し、これらシフトレジスタのデータ転送が終了する
と、新たに次の表示データ或いはカーソルデータをそれ
ぞれ対応するシフトレジスタに転送して保持する。表示
データ用シフトレジスタ１３への転送回数は、前述した
ように、（１ラスタのビット数）÷（表示データ用シフ
トレジスタ１３のビット数）で表される。従って、表示
データ用シフトレジスタ１３の桁数が１ラスタの水平方
向の表示ドット数に等しければ、これらステップＳ１７
及びＳ１８は不要になる。

【００３１】ステップＳ１７でシフトレジスタ１３にデ
ータが残っている時はステップＳ１４に戻り、前述の処
理を実行する。又、ステップＳ１８でシフトレジスタ１
３にデータが転送された時はステップＳ１３に戻り、ロ
ード信号１４を出力してシフトレジスタ１３に表示デー
タをラッチする。又、ステップＳ１６でＨＤＩＳＰがオ
フなる時はステップＳ１９に進み、垂直表示期間ＶＤＩ
ＳＰがオフかどうかを調べ、オフであれば１画面の表示
制御が終了したものとして処理を終了する。一方、垂直
表示期間ＶＤＩＳＰがオフでない時はステップＳ６に戻
り、前述したように次のラスタで表示されるデータを準
備するための処理を実行する。

【００３２】尚、前述の実施例で説明した例を更に発展
させて、カーソル２２の位置データを記憶する記憶手
段、カーソルの表示位置を判断する判断回路、１ラスタ
分のカーソルデータを記憶するレジスタなどを複数備
え、複数のカーソルデータを重ねて１つのカーソルを形
成したり、１画面中に複数のカーソルを表示することも
可能である。

【００３３】尚、本発明は複数の機器から構成されるシ
ステムに適用しても、１つの機器からなる装置に適用し
ても良い。また、本発明はシステム或は装置に、本発明
を実施するプログラムを供給することによって達成され
る場合にも適用できることは言うまでもない。

【００３４】以上説明したように本実施例によれば、簡
単な構成で、かつ高価なメモリを多く用いることなく、
画面上にカーソルを表示すると共に、カーソルの高速移
動を実現できる。

【００３５】

【発明の効果】以上説明したように本発明によれば、簡
単な構成でしかも高価なメモリを用いることなくスムー
ズなカーソル移動を実現できる効果がある。

【図面の簡単な説明】

【図１】本実施例の表示制御回路の概略構成を示すブロ
ック図である。

【図２】表示器におけるカーソル表示例とデータ転送タ
イミングを示す図である。

【図３】表示データ用メモリのデータ構成と表示データ
の生成過程を示す概念図である。

【図４】

【図５】本実施例の表示制御回路におけるメモリデータ
出力制御回路の動作を示すフローチャートである。

【符号の説明】

１ Ｘ方向カウンタ ２ Ｙ方向カウンタ ３ ＨＳＹＮＣ発生回路 ４ ＶＳＹＮＣ発生回路 ５ Ｘレジスタ ６ Ｙレジスタ ７ Ｘコンパレータ ８ Ｙコンパレータ ９ メモリデータ出力制御回路 １０ メモリＩ／Ｆ回路 １１ 表示データ用メモリ １２ カーソルデータ用レジスタ １３ 表示データ用シフトレジスタ １４ カーソルデータ用シフトレジスタ １５ 合成回路 １６ ＣＰＵ １７ ポインティングデバイス １８ Ｘバッファレジスタ １９ Ｙバッファレジスタ ２０ 表示器 ２２ カーソル ２５ カーソルデータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 表示装置の表示画面上に表示データとカ
   ーソルとを同時に表示する表示制御装置であって、 前記カーソルのカーソル表示位置を記憶する位置記憶手
   段と、 前記カーソルの表示パターンを記憶する記憶手段と、 前記表示装置における表示位置と前記カーソル表示位置
   とを比較し、カーソルの表示位置であるかどうかを判定
   する判定手段と、 前記判定手段でカーソル表示位置であると判定される
   と、前記記憶手段に記憶されている前記表示パターンを
   読出して前記表示データと合成して出力する出力手段
   と、 とを有することを特徴とする表示制御装置。
2. 【請求項２】 表示装置の表示画面上に表示データとカ
   ーソルとを同時に表示する表示制御方法であって、 前記カーソルのカーソル表示位置を記憶する位置記憶工
   程と、 前記カーソルの表示パターンを記憶する記憶工程と、 前記表示装置における表示位置が前記カーソル表示位置
   であるかどうかを判定し、その表示位置がカーソル表示
   位置であれば記憶されているカーソルの前記表示パター
   ンを読出して前記表示データと合成して出力する出力工
   程と、 とを有することを特徴とする表示制御方法。