JPH05219585A

JPH05219585A - 同期ノード制御システム及び同期パケット・スイッチング・ネツトワーク

Info

Publication number: JPH05219585A
Application number: JP4182901A
Authority: JP
Inventors: Kimmy F Nimon; キミ、フォリスト、ナイマン
Original assignee: D S C KOMIYUUNIKEISHIYONZU COR; D S C KOMIYUUNIKEISHIYONZU CORP; DSC Communications Corp
Current assignee: D S C KOMIYUUNIKEISHIYONZU COR; D S C KOMIYUUNIKEISHIYONZU CORP; Alcatel Lucent Holdings Inc
Priority date: 1991-06-18
Filing date: 1992-06-18
Publication date: 1993-08-27
Also published as: ATE221712T1; KR930001618A; AU655246B2; US5291480A; ES2179037T3; US5432781A; AU1404892A; EP0526690B1; CA2063846C; EP0526690A3; EP0526690A2; DE69232703T2; CA2063846A1; MX9201649A; KR100235584B1; DE69232703D1; TW221541B

Abstract

(57)【要約】（修正有）【目的】行き先ノード制御装置の応答時間を予測して
所定の処理能力処理速度に適応するスイッチング・ネツ
トワークを提供する。【構成】利用者プロセッサと、パケット・スイッチン
グ・ネットワーク１０間を同期ノード制御システム６６
でインタフェースする。利用者プロセッサのクラスタ
は、ゲートウェイ８２とノード制御装置７８に関連す
る。各ノード制御装置を、相互に通信するレベル２プロ
トコルと利用者プロセッサ間に通信するレベル３プロト
コルとを処理するようにプログラムする。各ノード制御
装置を、ノード制御装置フレーム周期の間に内部レベル
２及びレベル３動作を同期させ、レベル２処理を同期さ
せるようにプログラムする。ノード制御装置７８はフレ
ーム周期中に特定のパケットを転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デイジタル・スイッチ
ング・ネットワーク、ことに送信側（ｓｏｕｒｃｅ）及
び行き先（ｄｅｓｔｉｎａｔｉｏｎ）においてメッセー
ジを処理するプロセッサのクラスタをインタフエースす
るノード制御装置と、通信経路を生成するスイッチング
・ネットワークとに関する。

【０００２】

【発明の背景】本出願人による米国特許第４，８８５，
７３９号明細書「インタ−プロセッサ・スイッチング・
ネットワーク」には、若干のプロセッサ間のデータ転送
を処理する（ｈａｎｄｌｅ）デイジタル・スイッチング
・ネットワークについて記載してある。このシステム
は、高速の接続速度で多数の同時接続に適応するように
してある。接続は、スイッチング・マトリックスを介し
て行われ、データ転送は、パケット・スイッチング法を
使う。スイッチング・ネットワークは、関連する監視及
び周辺の設備を持つコンピユータ又は電話機のシステム
のような、データ・ステーションの配分システム内のメ
ッセージ通信する接続を行うのに使う。各データ・ステ
ーションでは、プロセッサに基づく利用者装置のクラス
タはメッセージを発信（ｏｒｉｇｉｎａｔｅ）しかつ受
ける。

【０００３】米国特許第４，８８５，７３９号明細書に
記載してあるスイッチング・ネットワークは、クラスタ
・プロセッサの各ノードを処理するノード制御装置（ｎ
ｏｄｅｃｏｎｔｒｏｌｌｅｒ）と、これ等のノード制御
装置に対するインタフエースをスイッチング・マトリッ
クスに入れるゲートウエイと、インターチエンジ・制御
システム（ｉｎｔｅｒｃｈａｎｇｅｃｏｎｔｒｏｌ
ｓｙｓｔｅｍ）と、スイッチング・マトリックスを持つ
インターチエンジとを備えた複数のハードウエア機能を
特徴とする。又このスイッチング機能は、少なくとも３
つのレベルを持つ多重レベル通信プロトコルの使用を特
徴とする。第１のレベルは、ゲートウエイ及びスイッチ
ング・システム間の通信を処理する。第２のレベルは、
各ノード制御装置間の通信を処理する。第３のレベル
は、クラスタ・プロセッサ間の通信を処理する。

【０００４】典型的には、米国特許第４，８８５，７３
９号明細書に記載してあるようにスイッチング・ネット
ワーク内のノード制御装置は、間欠駆動される。割込み
信号は通信経路を設定しデータを送受する処理をトリガ
する。この方法は、実際上良好に作用するが、データ・
ステーションの数が増すに伴い、スイッチング処理の複
雑さも増す。種種の制御メッセージ及びデータ・メッセ
ージの生成及び通信は処理オーバヘッドを増す必要があ
る。

【０００５】増大する通信量の要求に応ずるのに、既存
のシステムでは高い割込み速度（ｉｎｔｅｒｒｕｐｔ
ｒａｔｅ）で実時間処理を行うようにしている。この割
込みは処理事象ごとに１回行われる。すなわち発信クラ
スタ・プロセッサ（ｏｒｉｇｉｎａｔｉｎｇｃｌｕｓ
ｔｅｒｐｒｏｃｅｓｓｏｒ）からメッセージを送るの
と行き先クラスタ・プロセッサでメッセージを受けるの
との間の時間中に、若干の割込みが起る。一層早いメッ
セージ処理速度は割込み速度を増すことにより得られ
る。しかし一層早い割込み速度に伴う問題は、各割込み
周期中に処理できる事象が一層少なくなることである。
処理されない事象は後刻処理するように待ち行列に入れ
なければならない。待ち行列からはずすのは、発信メッ
セージの速度が遅くなるときに、キャッチアップ周期
（ｃａｔｃｈｕｐｐｅｒｉｏｄ）中に生ずる。すなわ
ち待ち時間及び全処理量は確率及び統計の関数になる。

【０００６】与えられた時間内に多数のメッセージを処
理するのにスイッチング・ネットワークを使う改良され
た方法が必要になっている。

【０００７】

【発明の概要】本発明の１態様は、メッセージを発信し
（ｏｒｉｇｉｎａｔｅ）かつ受信する各利用者プロセッ
サ間にインタフエースを設ける同期化ノード制御システ
ムと、多重レベル通信プロトコルを使うパケット・スイ
ッチング・ネットワークとにある。各利用者プロセッサ
のクラスタはそれぞれ、スイッチング・ネットワークの
ゲートウエイと通信するノード制御装置を関連させてあ
る。各ノード制御装置は、これ等のノード制御装置処理
を行うパケット制御回路すなわち第２レベル制御回路、
第３レベル制御回路及びパケット・データ・メモリを持
つ。各ノード制御装置内で、パケット制御回路と第２及
び第３のレベル制御回路は、パケット・フレーム中に同
期相互作用を行うようにプログラムしてある。各ノード
制御装置の第２レベル制御回路はさらに、発信（ｏｒｉ
ｇｉｎａｔｉｎｇ）及び行き先（ｄｅｓｔｉｎａｔｉｏ
ｎ）のノード制御装置が、同じパケット・フレームの間
に特定のパケットを転送する。

【０００８】本発明の技術的利点はスイッチング・ネッ
トワークの高速システム処理能力である。ノード制御装
置の同期により、サーバ・ノード制御装置は、発信ノー
ド制御装置が送信メッセージを持つのと同じフレーム周
期の間にメッセージを受けるレデイ状態になることがで
きる。処理事象は、乱雑な事象割込みによらないで規則
正しく出現するフレーム内で整理される。従って行き先
ノード制御装置の応答時間は予測することができる。こ
の応答時間によりスイッチング・ネットワークは所定の
処理能力、処理速度に適応するように一層容易に設計す
ることができる。

【０００９】

【略語】以下に本明細書に使われる略語の説明を行う。ＣＰクラスタ・プロセッサＣＴＳ送るためにクリアするＤＣＰ行き先クラスタ・プロセッサＤＭＡ直接メモリ・アクセスＦＩＦＯ先入れ先出しＧＣ群制御装置ＧＷゲートウエイＩＮインターチエンジＩＮＣインターチエンジ制御ＩＮＳインターチエンジＭＣ保守制御装置ＮＣノード制御装置ＮＯＰ動作なしＯ^** 発信（ｏｒｉｇｉｎａｔｉｎｇ）すなわち発信
ノード制御装置に対してはＯＮＣＯＣＰ発信クラスタ・プロセッサＯＧＣ発信群制御装置ＯＧＷ発信ゲートウエイＯＮＣ発信ノード制御装置ＯＰＡＫ発信経路肯定応答ＰＤＭパケット・データ・メモリＰＫＴパケットＰＫＴＡパケット肯定応答ＰＫＴＡＡパケット肯定応答肯定応答ＰＵＡパケット使用不能ＰＣＧ冗長コード・ジエネレータＲＤＹ作動可能ＲＦＳサービスの要求ＲＲ解放要求ＲＴＳ送信要求ＲＵＡ受信側使用不能Ｓ^** サーバすなわちサーバノード制御装置に対して
ＳＮＣＳＧＣサーバ群制御装置ＳＧＷサーバ・ゲートウエイＳＭスイッチ・マトリックスＳＮスイッチング・ネットワークＳＮＣサーバ・ノード制御装置ＳＰＡＫサーバ経路肯定応答ＳＲＤサービス要求デイストリビュータＴＵＡ送信側使用不能

【００１０】

【実施例】システム装置概要図１はノード制御（ＮＣ）システム６６と共にスイッチ
ング・ネットワーク（ＳＮ）のブロック図である。異な
るＮＣシステムを持つＳＮ１０は米国特許第４，８８
５，７３９号明細書に記載してある。この明細書ではノ
ード制御システムは「ネットワーク・インタフエース」
と呼ばれる。

【００１１】ＮＣシステム６６は、米国特許願０７／６
８０，３２７号明細書「改良されたプロセッサ間スイッ
チング・ネットワーク」代理人書類番号３６５６０．１
４９０に記載してある別のスイッチング・ネットワーク
の一部である。

【００１２】米国特許第４，８８５，７３９号及び米国
特許願０７／６８０，３２７号の各明細書は本説明に参
照してある。前記の特許明細書のスイッチング・ネット
ワーク又は前記の特許願明細書のスイッチング・ネット
ワークは共に前記したＮＣシステム６６を使う。

【００１３】基本的にＮＣシステム６６を使う各ＳＮ１
０は、若干のゲートウエイ（ＧＷ）８２、交換制御シス
テム８６、インターチエンジ（ＩＮ）１０６及び保守制
御（ＭＣ）システム１０２を持つ。これ等の各部品又は
別の部品は前記した特許明細書及び特許願明細書に記載
してある。本特許願明細書の発明の背景に記載してある
のと同様な特性及び作用を持つ他のスイッチング・ネッ
トワークも又ＮＣシステム６６を使う。

【００１４】第２図は、本明細書に記載してある群れに
配置することによって各クラスタ・プロセッサ（ＣＰ）
７２として述べてある若干の利用者プロセッサ７２に接
続したＮＣシステム６６の１つのノードのブロック図で
ある。ＣＰ７２は、スイッチング・ネットワーク１０も
又一部とするデータ通信システムの一部である。ＮＣシ
ステム６６の一般機能は、ＳＮ１０を介して通信経路を
切替えるＣＰ７２の若干のクラスタの間の通信を制御す
ることである。

【００１５】ＮＣシステム６６は、プロセッサ・クラス
タ・バス７４に接続した若干のノード制御装置（ＮＣ）
７８から成っている。各ＮＣ７８はそのクラスタ内のＣ
Ｐ７２の間の全部のメッセージ通信量を取扱い又そのク
ラスタへ又はこのクラスタから協働するＧＷ８２を通る
メッセージ通信量を取扱うように応答できる。図２に示
すように各ノードは冗長度（ｒｅｄｕｎｄａｎｃｙ）の
ために１対のノード制御装置７８を持つ。

【００１６】ＳＮ１０は、少なくとも３つのレベルを持
つ多重レベル通信プロトコルを使う。レベル１（Ｌ１）
プロトコルは、ＧＷ８２及びＩＮ１０６間の通信を処理
し各ＣＰ７２間の接続を生じこれを解放する。レベル２
（Ｌ２）プロトコルは各ＮＣ７８の間の通信を処理す
る。レベル３（Ｌ３）プロトコルは各ＣＰ７２間の通信
を処理する。レベル４（Ｌ４）プロトコルは保守機能の
ために使う。

【００１７】本発明の重要な特徴は、ノード制御装置処
理の同期である。この同期は２つのフレーム周期すなわ
ちＮＣフレーム及びパケット・フレームで実現する。

【００１８】ＮＣフレーム及びパケット・フレームの使
用については図５ないし７について後述する。図５ない
し７はシステムとしてのＮＣ７８の動作を個別に示す。
ＮＣ制御フレームは、全部のＮＣ７８が並列に実行する
１連の処理工程を定める。パケット・フレームはＮＣフ
レームのサブセットであり、パケット転送を含む１連の
ステップを定める。

【００１９】この説明の例では、ＮＣフレームは２００
マイクロセカンド（μｓｅｃ）であり、パケットフレー
ムは６７μｓｅｃである。しかしこれ等の時限は例示し
ただけであり、処理速度に対するハードウエアの制限に
従って他の時間を使ってもよい。

【００２０】ＮＣ同期信号を発生するのに使うハードウ
エアは、ＩＮ１０６のブロック図である図３に例示して
ある。ＮＣフレーム同期信号は各ＮＣ７８を相互に同期
させる。この信号は、たとえばＮＣシステム１０２内の
クロックにより、ＮＣシステム６６の外部に生じＩＮ１
０６を介し全部のＮＣ７８に送られる。ＩＮ１０６内の
レジスタ８８４ａは指定された基準ＮＣ７８のアドレス
を記憶する。交さ点リセット・スイッチ８８４ｂは全部
の他のＮＣ７８を基準７８に接続する。同期信号は全部
のＮＣに送られ各ＮＣ７８をそのＮＣフレームをリセッ
トするようにする。

【００２１】本発明の利点は、ＮＣ同期信号を生ずるの
に既存のＳＮ１０を使えることである。たとえば米国特
許第４，８８５，７３９号明細書ＩＮ１０６は、一方向
メッセージに対しアドレスを与えられる内部レジスタ８
８４ａを持つ。交さ点リセット・スイッチ８８４ｂは、
レジスタ８８４ａに記憶されるものは何でも各交さ点内
の全部の場所に書込むのに使う、すなわちこのスイッチ
は同時に全部のノードにメッセージを送出すのに使う。
これ等の機能は、同期信号を全部のＮＣ７８に送出すの
に使うことができる。

【００２２】システム動作の概要１つのＣＰ７２から別のＣＰ７２にすなわち発信（ｏｒ
ｉｇｉｎａｔｉｎｇ）ＣＰ（ＯＣＰ）７２から行き先Ｃ
Ｐ（ＤＣＰ）７２に通信しようとするデータはパケット
に集められる。これ等のパケットは、制御データと共に
メッセージ・データを含む。制御データは行き先アドレ
スを備え、ＯＣＰ７２からのパケットをＳＮ１０を介し
てＤＣＰ７２に送ることができるようにする。

【００２３】ＯＣＰからＤＣＰにメッセージを通信する
処理中に、ＳＮ１０及びＮＣシステム６６に使われるプ
ロトコルは、パケット・メッセージとは異なる「制御メ
ッセージ」と呼ばれる種種の要求及び肯定応答を含む。

【００２４】ＳＮ１０のその他の部品たとえばゲートウ
エイ（ＧＷ）８２、群制御装置（ＧＣ）８８、インター
チエンジ制御システム（ＩＮＣ）システム８６及びＩＮ
１０６の機能及び品目は変るが、ＮＣシステム６６の基
本動作は実質的に同じままである。１つのＣＰ７２から
別のＣＰへのパケット・メッセージの通信には発信ノー
ド制御装置（ＯＮＣ）７８とサーバ・ノード制御装置
（ＳＮＣ）７８とを含む。この説明のために「オリジネ
ータ（ｏｒｉｇｉｎａｔｏｒ）」とはＯＣＰ７２と関連
するＳＮ１０のサブシステムのことである。「サーバ」
とはＤＣＰ７２と関連するサブシステムである。

【００２５】スイッチング処理の概要は、メッセージに
対しＣＰ７２をポーリングするのにＮＣ７８を使う。ク
ラスタ・バス７４のうちの１つの発信ＣＰ（ＯＣＰ）７
２が、別のクラスタ・バス７４の行き先ＣＰ（ＤＣＰ）
７２と通信しようとする場合には、そのＯＮＣ７８はメ
ッセージをメモリに転送し、このメッセージから行き先
を定める。ＯＮＣ７８は、その発信ＧＷ（ＯＧＷ）８２
によりサービス制御メッセージに対する要求を送る。発
信ＧＷ８２はこの場合、ＳＮ１０の一層高いレベルにサ
ービスの要求を送りＯＧＷ８２及びサーバ・ゲートウエ
イ（ＳＧＷ）８２の間を接続する。この接続が行われる
と、ＯＮＣ７８は送信を要求し、ＳＮＣ７８は肯定応答
する。次いでＯＮＣ７８及びＳＮＣ７８がパケット・メ
ッセージを通信する。

【００２６】Ｌ１プロトコルについてのなお詳しい説明
は米国特許第４，８８５，７３９号及び米国特許願０７
／６８０，３２７号の各明細書に述べてある。さらにＬ
２及びＬ３の各プロトコルは本明細書の以下の説明で述
べる。

【００２７】ノード制御装置図４はＮＣ７８のブロック図である。ＮＣ７８の主要部
品は、パケット制御プロセッサ（ＰＣＰ）１５６、パケ
ット・データ・メモリ（ＰＤＭ）２３２、Ｌ２サブシス
テム４０及びＬ３サブシステム４１である。これ等の部
品をＮＣ７８の外部のＳＮ１０の部品に接続するインタ
フエースは、保守インタフエース１５８、ＣＰインタフ
エース２２２及びＧＷインタフエース１６６を備える。

【００２８】ＰＣＰ１５６はモトローラ（Ｍｏｔｏｒｏ
ｌａ）社製の３２ビットＭＣ６８０２０プロセッサのよ
うな高速マイクロプロセッサである。この説明の実施例
では、４ギガバイトのメモリをアドレス指定することが
できる。ＰＣＰ１５６は、データ記憶用の内部ランダム
・アクセス（ＲＡＭ）メモリ１５６ａとコード・メモリ
１５６ｂとを持つ。内部タイミングを生ずるようにＰＣ
Ｐ１５６は、所定の間隔でクロック中断信号を生ずるカ
ウンタータイマー並列Ｉ／Ｏ単位（ＣＩＯ）１５６ｃを
備えている。この信号はＮＣフレーム周期を定める。

【００２９】ＰＣＰ１５６は、保守インタフエース１５
８を介して保守バス９０に接続してある。ＰＣＰ１５６
は又その協働するＧＷ８２に保持線１６０により接続し
てある。保持線１６０は処理ノードリンク８４の一部で
ある。

【００３０】ＰＣＰ１５６の処理は、２種類すなわちパ
ケット制御処理及び作動システム処理に分割できる。パ
ケット制御処理は、パケット・レベル・メッセージ送信
と、ＰＤＭ２３２のバッファ管理と、Ｌ２サブシステム
４０及びＬ３サブシステム４１の初期設定及び制御とか
ら成っている。作動システム処理は通信チャネルの初期
設定及び制御を含む。

【００３１】前記したように外部発生の同期信号は、Ｓ
Ｎ１０の制御信号をＰＣＰ１５６に伝送しＮＣフレーム
周期を定めるＮＣフレーム割込み信号を生ずる。ＰＣＰ
１５６は、各フレームの一部が作動システムのプログラ
ミングに割当てられるようにプログラムしてある。この
説明の例では各フレームの１０％がこのように割当てら
れる。各割込み内に生ずる処理段階は図５ないし図１１
について後述する。

【００３２】ＰＤＭ２３２はパケット・データに対する
中央記憶装置を形成する。７８に受けるパケットは、Ｃ
Ｐ７２からの場合はＬ３サブシステム４１により又ＧＷ
８２からの場合はＬ２サブシステム４０によりＰＤＭ２
３２に記憶する。

【００３３】Ｌ２サブシステム４０及びＬ３サブシステ
ム４１はそれぞれ制御装置すなわちＬ２制御装置１７６
及びＬ３制御装置１９６を持つ。各制御装置１７６、１
９６は、ＰＣＰ１５６により各ＰＣＰインタフエース１
６８、１９０を介しアクセスできるＲＡＭを持つＲＡＭ
ベース状態制御装置である。各制御装置１７６、１９６
はそれぞれ、状態制御装置及びＰＣＰ１５６によりアク
セスすることのできる二重ポート付きＲＡＭを持つ。各
制御装置１７６、１９６は、外部基準とＲＡＭに記憶さ
れたプログラムとに基ずいて制御機能及びプログラム飛
越しを行う逐次計数復号論理回路を持つ。

【００３４】Ｌ２サブシステム４０は、ＰＤＭ２３２と
ＮＣ７８に関連するＧＷ８２との間のパケット・データ
の転送を処理する。すなわちＬ２サブシステム４０はＳ
Ｎ１０の全部のＮＣ７８の間のＧＷ８２を介する通信を
処理する。Ｌ２サブシステム４０は、Ｌ２制御装置１７
６、Ｌ２駆動機構１７０、Ｌ２ＰＣＰインタフエース１
６８及びＬ２ＦＩＦＯ１７７から成っている。

【００３５】Ｌ２制御装置１７６は、これがそのタスク
を行うようにプログラムされているのでマイクロプロセ
ッサに類似している。しかしＬ２制御装置１７６は事象
駆動され、１つ又は複数の割込み処理ルーチンを実行す
るプロセッサとして明示してある。転送側ではＬ２制御
装置１７６は、機能選択レジスタによってＰＣＰ１５６
により制御する。受信側ではＬ２制御装置１７５は、オ
リジネータ経路及びサーバ径路の肯定応答（ＯＰＡＫ及
びＳＰＡＫ）のようにＧＷ８２からの信号及びメッセー
ジにより制御される。Ｌ２駆動機構１７０は、ＰＤＭ２
３２及びＧＷ８２間のデータ転送を行う直接メモリ・ア
クセス（ＤＭＡ）チャネルである。

【００３６】動作時にはＬ２制御装置１７６は、ＮＣ７
８及びＧＷ８２に生ずる事象の順序に応答してパケット
・データ転送のためにＬ２駆動機構１７０を準備する。
次いでＬ２駆動機構１７０はＧＷ８２及びＰＤＭ２３２
間のデータの転送を制御する。パケット・レベル状態情
報は、各ＮＣ７８により行われる処理について後述する
ように１個又は複数の状態レジスタによってＬ２制御装
置１７６によりＰＣＰ１５６に送られる。

【００３７】Ｌ２ＦＩＦＯ１７７は、この場合Ｌ２ＦＩ
ＦＯ処理を行うＰＣＰ１５６に状態情報を行う。この処
理は図５ないし図９について後述する。

【００３８】Ｌ３サブシステム４１は、ＰＤＭ２３２及
び各ＣＰ７２間のパケット・データの転送を行う。Ｌ３
サブシステム４１は、Ｌ３制御装置１９６、Ｌ３転送機
構１９８、Ｌ３ＰＣＰインタフエース１９０及びＬ３Ｆ
ＩＦＯ２３３を備えている。

【００３９】Ｌ３制御装置１９６は、これがそのタスク
を行うようにプログラムされる点でマイクロプロセッサ
に類似している。Ｌ３駆動機構１９８はＬ３制御装置１
９６の制御のもとにあるＤＭＡチャネルである。Ｌ３制
御装置１９６は、各ＣＰ７２及びＰＤＭ２３２間のメッ
セージ転送を開始しＬ３移送機構１９８を準備し、ＣＰ
７２に又はＣＰ７２からこのＣＰ７２の状態により示さ
れるようにデータを転送する。Ｌ３制御装置１９６の二
重ポート付きＲＡＭはＮＣ７８により処理されるクラス
タ・バス７４の各ＣＰ７２に専用の各区分に分割され
る。ＰＣＰ１５６は、各ＣＰ７２の状態に従って動作中
にＬ３制御装置１９６内のコードを修正する。たとえば
Ｌ３制御装置１９６は、メッセージに対し若干のＣＰ７
２を走査し、データを若干のＣＰ７２に転送し、若干の
ＣＰ７２からデータを転送する。、Ｌ３制御装置１９６
は逐次に各ＣＰ７２に対しコードを実行し、ＰＣＰ１５
６は前回の実行から生ずる使用率に従ってコードを変え
る。

【００４０】Ｌ３制御装置１９６はパケット−レベル状
態情報をＰＣＰ１５６に通信する。Ｌ３制御装置１９６
は又Ｌ３移送機構１９８を介しＰＤＭ２３２及びＰＣＰ
１５６間にパケットを転送する。

【００４１】ＰＣＰ１５６は、Ｌ３転送装置１９８によ
りＰＤＭ２３２内にコピーされるように転送ＦＩＦＯ２
２６内にデータを入れる。このデータは次いでＣＰ７２
に送られる。Ｌ３制御装置１９６及びＬ３転送装置１９
８はＰＣＰ１５６により読取るようにデータをＬ３ＦＩ
ＦＯ３３３内に入れる。Ｌ３制御装置１９６がクラスタ
・バス７４をポーリングするときは、この制御装置は受
信データをＬ３ＦＩＦＯ２３３にコピーする。Ｌ３ＦＩ
ＦＯ２３３及び転送ＦＩＦＯ２２６はＰＣＰ１５６のタ
イミングをＬ３サブシステム４１のタイミングから隔離
する。

【００４２】ＰＣＰ１５６は、Ｌ２制御装置１７６及び
Ｌ３制御装置１９６を、これ等の制御装置がＰＣＰ１５
６に送る状態情報に基ずいて制御する。この状態情報に
基づいて、ＰＣＰ１５６は、どのような作用を行うかた
とえばＣＰ７２から受けるメッセージを常駐のＣＰ７２
〔ＮＣ７８に連結した同じクラスタの一部〕にアドレス
指定するかどうか従ってＬ３移送機構１９８を介し何を
クラスタに送り返すかを定め、又はメッセージを非常駐
ＣＰ７２にアドレス指定しＬ２移送機構１７０を介しＳ
Ｎ１０を経て送るかどうかを定める。

【００４３】マルチプレクサ２３０は、３つのＬ３入力
をＬ３ＦＩＦＯ２３３に対し選択する。第１の入力はデ
ータ出力ポート２０３でクラスタ・インタフエース２２
２に接続してある。第２及び第３の入力はＬ３制御装置
１９６及びＬ３転送装置１９８に接続してある。

【００４４】ＧＷインタフエース１６６はＮＣ７８をＧ
Ｗ転送バス１６２及びＧＷ受信バス１６４に接続する。
このインタフエースはメッセージをＧＷ８２に又ＧＷ８
２から転送し若干のＧＷの機能を制御するのに使う。Ｇ
Ｗインタフエース１６６は、Ｌ２インタフエース１６８
に接続してある。

【００４５】Ｌ２インタフエース１６８はＰＣＰ１５６
に接続してある。Ｌ２インタフエース１６８は又Ｌ２は
転送装置１７０に又ＧＷインタフエース１６６のデータ
出力に接続してある。Ｌ２インタフエース１６８は又、
Ｌ２インタフエース１７６の状態出力に接続してある。

【００４６】Ｌ２制御装置１７６は、共にＬ２に移送機
構１７０に接続した第１制御出力及びデータ・ポートを
持つ。マルチプレクサ１８２はデータ出力から又Ｌ２転
送装置１７０から入力を受けるマルチプレクサ１８２の
出力はＧＷインタフエース１６６に接続してある。

【００４７】マルチプレクサ１８４は、Ｌ２制御装置１
７６の制御出力から又Ｌ２転送装置１７０の制御出力か
ら入力を受ける。マルチプレクサ１８４は出力をＧＷイ
ンタフエース１６６に接続してある。ＧＷインタフエー
ス１６６のデータポートはＬ２転送装置１７０に接続し
てある。

【００４８】ＰＣＰ１５６はＬ３ＰＣＰインタフエース
１９０に接続してある。Ｌ３制御装置データバス１９２
は、Ｌ３ＰＣＰインタフエース１９０をＬ３制御装置１
９６のデータポートとＬ３転送装置１９８とマルチプレ
クサ２００とに接続する。転送データ・バス２０２はＬ
３ＰＣＰインタフエース１９０を、Ｌ３制御装置１９
６、奇偶検査器（ＰＣ）２０４及びマルチプレクサ２０
６に接続する。Ｌ３制御装置制御／状態線路２０８は又
Ｌ３ＰＣＰインタフエース１９０をＬ３制御装置１９６
に接続する。

【００４９】Ｌ３制御装置１９６は、マルチプレクサ２
１２に接続した制御ポートを持つ。制御回線２１４はＬ
３制御装置１９６をＬ３転送装置１９８に接続する。Ｌ
３転送装置は、マルチプレクサ２００の第２入力に接続
した第２ＰＣ２１６に接続してある。Ｌ３転送装置１９
８の制御ポートはマルチプレクサ２１２の第２入力に接
続してある。マルチプレクサ２００の出力は、ＣＰイン
タフエース２２２のデータポートに接続した第１の奇偶
ジェネレータ２１８に接続してある。マルチプレクサ２
１２出力はＣＰインタフエース２２２の制御ポートに接
続してある。ＰＣ２０４は又ＣＰインタフエース２２２
のデータ・ポートに接続してある。クラスタ・バス７４
はＣＰインタフエース２２２に接続してある。

【００５０】マルチプレクサ２０６の第２入力は、Ｌ３
インタフエース１９０にも接続した転送ＦＩＦＯ２２６
から受ける。縦方向冗長度コード・ジエネレータ（ＲＣ
Ｇ）２２８の出力はマルチプレクサ２０６の第３入力に
接続してある。ＲＣＧ２２８の入力はマルチプレクサ２
３０に接されデータ・バスに受ける。マルチプレクサ２
３０は又Ｌ３制御装置データ・バス１９２に又ＰＣ２１
６に接続してある。マルチプレクサ２３０の出力はＬ３
ＦＩＦＯ２３３に接続してある。

【００５１】Ｌ２転送装置１７０はデータポートを介し
Ｌ３転送装置１９８に又ＰＤＭ２３２に接続してある。
アドレス／制御ポートはマルチプレクサ２３８に接続さ
れ、マルチプレクサ２３８の入力はＬ２転送装置１７０
に又Ｌ３転送装置１９８に接続してある。

【００５２】保守インタフエース１５８は、ＳＮ１０内
で保守動作を行うＬ４プロトコルを支援する。この保守
インタフエースは、ＬＩＦＯバッファを持つ全二重高速
並列通信チャネルから成っている。これ等のチヤネル
は、保守機能を処理するＧＣ８８に対しＰＣＰ１５６を
インタフエースする。

【００５３】ノード制御装置処理の概要好適な実施例では、ＮＣの動作は前記したＮＣ７８を使
って行われる。ＮＣ７８は、プロセッサ及び２個の制御
装置すなわちＰＣＰ１５６とＬ２制御装置１７６及びＬ
３制御装置１９６とを備えている。しかし必要なＦＩＦ
Ｏ及びその他のメモリ構造を前記したように保持する限
りは同じステップを他のハードウエアによって行うこと
ができる。たとえば制御装置１７６、１９６の代わりに
プロセッサを使ってもよい。

【００５４】ＮＣシステム６６の動作の以下の説明は種
種のソフトウエア及びハードウエアのメモリ構造を参照
している。これ等の構造は前記したＬ２ＦＩＦＯ１７７
及びＬ３ＦＩＦＯ２３３と共に、ＰＣＰ１５６及び制御
装置１７６、１９６により保持されるソフトウエア実施
データ構造を備えている。これ等のソフトウエアデータ
構造は、公知のプログラミング法により処理するリス
ト、バッファ及び待ち行列から成っている。別の指示を
行わない限りはこれ等のソフトウエア構造はＰＣＰ１５
６により処理する。

【００５５】以下の説明では本明細書の初めに表記した
略号を使うが読取りやすいように若干の要素番号は省い
てある。たとえばＣＰ７２はＯＣＰ及びＤＣＰを共に含
み、これ等の略号は種種のメッセージ名称を表示するの
に使ってある。

【００５６】図５ないし７はＮＣ動作に関連する３種類
の同期を示す。この同期は、ＳＮ１０内の各ＮＣの相互
作用と共に各ＮＣ７８内のＰＣＰ１５６、Ｌ２制御装置
及びＬ３制御装置の相互作用に係わるものである。この
同期は、前記した２つのフレーム周期すなわちＮＣフレ
ーム周期及びパケットフレームにより実施される。この
説明の例ではこれ等のフレーム周期はそれぞれ２００μ
ｓｅｃ及び４０μｓｅｃである。各ＮＣフレーム内で３
つのパケットが転送される。

【００５７】図５は、全部のＮＣ７８がＮＣフレーム中
に同時に行うＮＣ処理ステップを示す。図５に例示した
ＮＣステップは、各ステップが同時に起るので全部のＮ
Ｃ７８に共通である。しかし各ステップ内で特定のＮＣ
７８の動作は、ＮＣ７８の状態に従ってたとえばこのＮ
Ｃ７８がサーバＮＣであるか発信ＮＣであるか或はこの
フレーム周期中にないかどうかに従って変るのはもちろ
んである。各ＮＣフレーム中には１回以上複数の処理が
生ずる。とくにＬ２ＦＩＦＯ、未決定のサービス要求及
びＬ２制御装置始動の各処理はそれぞれ３回生じ、又Ｌ
３ＦＩＦＯの処理は２回生ずる。

【００５８】Ｒノード制御フレーム同期は、全部のＮＣ
７８によりこれ等のＮＣがＭＣ１０２から送出される保
持信号の不存在を検出したときに送られるレベル２同期
メッセージによって得られる。送られる全部のこれ等の
メッセージのうちで実際上受ける唯一のメッセージは基
準ＮＣ７８からのメッセージである。このメッセージを
受けると、全部のＮＣ７８がそれぞれのＮＣフレームを
同期させる。

【００５９】同期を保つようにＮＣフレームはクロック
割込みにより駆動する。この中断は例示すると２００μ
ｓｅｃの割込みである。この割込みを生ずるのに使われ
るクロック信号は、ＭＣ１０２から受け、ＩＮ１０６及
びＧＷＹ８２に配分される。

【００６０】図６は、各ＮＣ７８内の処理を例示する時
間線である。図６は、処理ステップ当たりの時間の割当
てを表示し、Ｌ２制御装置１７６、ＰＣＰ１５６及びＬ
３制御装置１９６により行われる処理の対話に係わる。
図５に一致して図６は、ＰＣＰ１５６が１回以上の複数
回の処理を行う。

【００６１】図７は、ＯＮＣ７８及びＳＮＣ７８の処理
とくにこれ等のＬ２サブシステム４０の処理を示す時間
線である。図示のようにパケットは、１つのパケットフ
レーム周期中にＯＮＣ７８からＳＮＣ７８に転送する。

【００６２】図６及び７をＬ２処理について比較する
と、図６はＰＣＰインタラクションを含むこれ等のステ
ップを示すのはもちろんである。ＯＰＡＫ／ＳＰＡＫ低
ステップはＨＯＬＤ解放と共に生ずる。このときにはＰ
ＣＰＦＩＦＯデータは使用可能であり、Ｌ２メッセージ
受信側は使用不可能である。ＨＯＬＤセットステップは
ＯＰＡＫ／ＳＰＡＫメッセージと共に生ずる。このとき
にはＰＣＰＳＰＡＫバッファは初期設定され、Ｌ２メッ
セージ受信側は使用可能になり、ＰＣＰ要求バッファは
初期設定される。図７のステップはＬ２制御装置動作を
さらに詳細に示す。ＳＰＡＫ拡張機能はＳＰＡＲＫバッ
ファを処理し、サービス要求機能は要求バッファを処理
する。

【００６３】図５ないし７についてはＯＮＣ７８の動作
の見地から、ＯＣＰ７２がその状態バッファにインバウ
ンド（ｉｎｂｏｕｎｄ）メッセージを送るのが望ましい
ことを指示するフラッグ・セットを持っていれば、Ｌ３
制御装置１９６はそのＣＰ７２の走査中にフラッグを検
出する。Ｌ３制御装置１９６はマルチプレクサ２３０を
介しＬ３ＦＩＦＯ２３３に信号を送る。この信号に応答
してＰＣＰ１５６はＬ３制御装置１９６の制御バッファ
を変え、Ｌ３制御装置１９６の次のパスでパケットがＬ
３転送装置（ｔｒａｎｓｐｏｒｔ）１９８を介してＯＣ
Ｐ７２からＰＤＭ２３２に転送されるようにする。この
転送を行うのに、Ｌ３制御装置１９６は転送装置１９８
にＰＤＭ２３２のアドレスと転送しようとするバイト数
の計数とを送る。使用可能信号は、Ｌ３制御装置データ
・バス１９２及び制御回線２１４を介しマルチプレクサ
２０６及びＬ３制御装置１９６に送られデータ転送径路
を生成する。Ｌ３転送装置１９８はデータをＰＤＭ２３
２に転送するのに必要な制御信号を生ずる。

【００６４】ＯＣＰ７２からのデータをＯＮＣ７８のＰ
ＤＭ２３２に記憶した後、ＰＣＰ１５６はＬ２制御装置
１７６に信号を送りデータをＰＤＭ２３２からＧＷイン
タフエース１６６に転送するには、Ｌ２制御装置１７６
はＬ２転送装置１７０内の転送を開始する。Ｌ２制御装
置は、Ｌ２転送装置１７０にアドレス・ポインタと転送
しようとするバイトの計数とを送るが、ＳＮ１０による
パケット接続が行われるまでは転送を行わない。

【００６５】２つのＮＣ７８を接続するときは、ＳＮＣ
７８は、サーバ径路肯定応答（ＳＰＡＫ）を受け、保留
信号を断定し、Ｌ２メッセージ受信側を使用可能にす
る。ＯＮＣ７８はＳＰＡＫを受信し、保留信号を断定
し、Ｌ２メッセージ受信側を使用可能にする。

【００６６】次いでＯＮ７８内のＰＣＰ１５６はＯＮＣ
７８をトリガしサービス要求を（ＲＰＳ）を出すサービ
ス要求ＰＣＰ機能バッファを行う。ＳＮＣ７８内のＰＣ
Ｐ１５６はＳＮＣ７８をトリガし、作動可能メッセージ
（ＲＤＹ）をＯＮＣ７８に送り解放要求（ＲＲ）を出す
ＳＰＡＫ拡張ＰＣＰ機能バッファを行う。

【００６７】ＲＤＹを受けると、ＯＮＣ７８は、ＲＤＹ
及びサーバ・ノード識別子をＬ２ＦＩＦＯ１７７に書込
み要求を送り（ＲＴＳ）メッセージをＳＮＣ７８に送
る。ＲＴＳを受けると、ＳＮＣ７８はＲＴＳ及びサーバ
プロセッサ識別子をＬ２ＦＩＦＯ１７７に書込み、クリ
ア信号を送りＯＮＣ７８に（ＣＴＳ）メッセージを送
り、Ｌ２転送装置１７０を準備しパケット・データを受
ける。

【００６８】ＣＴＳを受けると、ＯＮＣ７８はＰＫＴを
送り次いでパケット・データを送る。

【００６９】パケット・データが終ると、ＳＮＣ７８は
パケット肯定応答（ＰＫＴＡ）をＯＮＣに送る。ＰＫＴ
Ａを受けると、ＯＮＣ７８は、ＰＴＡをそのＬ２ＦＩＦ
Ｏ１７７に書込み肯定応答された肯定応答（ＰＫＴＡ
Ａ）をＳＮＣ７８に送る。ＰＫＴＡＡを受けると、ＳＮ
Ｃ７８はＰＫＴＡＡをそのＬ２ＦＩＦＯ１７７に書込
む。

【００７０】Ｌ２ＦＩＦＯ処理図５ではＮＣ処理のステップ５３０はＬ２ＦＩＦＯ１７
７を処理することである。図６及び７にはこの処理をさ
らに詳しく表示してある。

【００７１】Ｌ２ＦＩＦＯ処理は先ずＬ１接続状態を定
める。常駐ノードが要求を行うと、処理は保留信号を解
放する。この処理の引続くステップは、ＧＷ８２からの
メッセージ、とくにメッセージが発信径路肯定応答（Ｏ
ＰＡＫ）か又はサーバ経路肯定応答（ＳＰＡＫ）かによ
る。

【００７２】図８はＯＰＡＫメッセージに対するＬ２Ｆ
ＩＦＯ処理すなわちＯＮＣの動作を示す。前記したよう
にこのメッセージによりＰＣＰ１５６はＬ２メッセージ
受信側を使用不能にする。ステップ６１０ではＰＣＰ１
５６Ｌ２ＦＩＦＯを読取る。この読取りの結果が非常駐
ノードからの作動可能（ＲＤＹ）メッセージであれば、
ステップ６１２はＬ２ＦＩＦＯから次のデータバイトを
読取りサーバノードを識別する。ステップ６１６はＬ２
ＦＩＦＯ内の別のバイトを読取り出力許容計数を定め
る。

【００７３】ステップ６１６の読みが出力許容計数を表
わすと、ステップ６１６は次のバイトを読出す。このバ
イトはパケット転送の状態と称する。この転送が有効で
あればすなわちＰＫＴＡメッセージの受信であれば、ス
テップ６２０はサーバ・ノードへの転送を待機するパケ
ットがさらにあるかどうかを定める。これがあればステ
ップ６２２は、ＤＣＰを識別し、行き先ノード出力待ち
行列の最も古いバッファのアドレスにＰＤＭアドレスを
セットすることにより、Ｌ２ＲＤＹバッファを修正す
る。転送を待機するパケットがもはやなければ、ステッ
プ６２４はノード使用中データ構造を修正し行き先ノー
ドが転送を保留するパケットのないことを指示する。

【００７４】ステップ６２６はＬ３受信走査を修正しＯ
ＣＰに対する走査論理を使用可能にする。ステップ６２
６は、出力許容計数の内容に基づいてＯＣＰに対し出力
許容フレーム計数を更新する。

【００７５】ステップ６１６に受ける出力許容計数が、
付加的パケットを出力するのに先だって遅延を必要とし
ないことを指示すれば、ステップ６３０は転送を待機す
る付加的パケットがあるかどうかを定める。これ等のパ
ケットがなければ、ステップ６３２はＤＣＰの状態を修
正し出力の許容されることを指示する。パケットがあれ
ば、ステップ６３４はＤＣＰ出力保留待ち行列で出力バ
ッファデータ構造内の最も長いものであった発信(ｏｒ
ｉｇｉｎａｔｉｎｇ)バッファを修正し、又保守作用を
必要とするデータ構造を修正して出力バッファ・データ
構造が処理するデータを含むことを指示する。

【００７６】ステップ６１６に受けた出力許容計数が遅
延を必要とすることを指示すると、ステップ６３６は転
送を待機する付加的パケットがあるかどうかを定める。
これ等のパケットがなければ、ステップ６３６はＤＣＰ
の状態を修正し出力の許容されないことを指示する。パ
ケットがあればステップ６４０は、ＤＣＰ出力保留待ち
行列で時間データ構造の最も長いものであった発信バッ
ファを修正し、又保守作用を必要とするデータ構造を修
正し時間バッファデータ構造が処理するデータを含む。

【００７７】図９はサーバ経路肯定応答（ＳＰＡＫ）メ
ッセージに対するＬ２ＦＩＦＯ処理すなわちＳＮＣの動
作を示す。Ｌ２メッセージ受信側の使用不可能後に、ス
テップ９１０でＰＣＰ１５６はＬ２ＦＩＦＯ１７７を読
取る。この読みがＲＴＳメッセージであればステップ９
１２は状態情報に対しＬ２ＦＩＦＯを読取る。

【００７８】ステップ９１２の状態読みが有効なパケッ
ト転送すなわちＰＫＴメッセージを指示すれば、ステッ
プ９１４は出力バッファ自由待ち行列から次の使用可能
出力バッファを検索する。ステップ９１６はＤＣＰに対
するＲＴＳバッファ内のＬ２受信命令を修正し新らたに
取得する出力バッファのＰＤＭアドレスを合わせ、読取
ったパケットに関連するバッファでＤＣＰ出力待ち行列
を更新し、ＤＣＰに対するＬ２ＲＴＳバッファを修正し
新たな出力許容計数を転送する。ＤＣＰがパケット転送
保留状態を持たなければ、ステップ９２２はＬ３転送命
令を修正し読取ったパケットのＰＤＭアドレスを合わ
せ、Ｌ３転送走査を修正してＤＣＰに対する走査論理を
使用可能にし、ＣＰ使用中データ構造を使用可能にしＤ
ＣＰがパケット保留転送を持つことを指示する。

【００７９】ステップ９１２のＬ２ＦＩＦＯ読みがＰＫ
Ｔメッセージでなければ、ステップ９３０は、この読み
が使用不可能の送信側（ＴＵＡ）であるかどうかを定め
る。そうであれば処理は何も行われない。さもなければ
処理は誤差状態である。

【００８０】ステップ９１０のＬ２ＦＩＦＯの読みがＲ
ＴＳでなければ、ステップ９３２、９３４は、この読み
が受信側使用不可能（ＲＵＡ）か又はパケット使用不可
能（ＰＵＡ）メッセージかどうかを定める。ＲＵＡ又は
ＰＵＡでなければ処理は誤差状態である。

【００８１】ＮＵＬＬ状態に対しＬ２ＦＩＦＯ処理は、
ＰＣＰ１５６のプログラミングがその論理をどのように
修正したかに従って異なる作用をする。以下の各サブ処
理の１つは次のように呼ばれる。１）Ｌ３事象待ち行列の処理２）アイドルＮＣ３）ＧＷの構成４）モニタＧＷの一定化５）常駐ノードを除く全部の打切り６）常駐ノードの解放（リリース）７）常駐ノードの再スタートこれ等の各サブプロセス（ｓｕｂｐｒｏｃｅｓｓ）はす
ぐ次のパラグラフで述べる。

【００８２】（１）Ｌ３事象待ち行列この処理は図５のステップ５７０について後述する。

【００８３】（２）アイドルＮＣこのサブプロセスはＰＣＰ１５６のプログラミングを修
正し、Ｌ２ＦＩＦＯにおけるアイドルＬ２トランザクシ
ョン時にＧＷ構成サブプロセスを呼出す。

【００８４】（３）ＧＷ構成リセットデータ構造がＧＷリセットを必要とすることを
指示すると、このサブプロセスによりＰＣＰ１５６の構
成ＧＷ機能バッファのリセットを可能化し、バッファを
始動し、次いでリセットを使用禁止する。このサブプロ
セスは次いでＰＣＰ１５６内の一定モニタＧＷ機能バッ
ファを使用可能にしこのバッファをスタートする。

【００８５】このサブプロセスは次いで、ＰＣＰ１５６
により保持されたＧＷＦＩＦＯからクロック／フレーム
選択及びエラー・データを読取って比較する。比較エラ
ーがなく又応答データ構造が応答を必要とすることを指
示すると、このサブプロセスはバッファ・ヘッダ・メッ
セージの型式を修正しＯＳ／ＰＣＰ待ち行列に応答して
待ち行列を生ずる。比較エラーがあり応答データ構造が
応答を必要とすることを指示すると、このサブプロセス
は、構成メッセージに誤りコードを送り、バッファ・ヘ
ッダ・メッセージ型式を修正して応答しＯＳ／ＰＣＰ待
ち行列に入れる。

【００８６】比較エラーの試験後に、サブプロセスは応
答データ構造をクリアする。次いで自動解放データ構造
が自動解放（リリース）の必要なことを指示すると、サ
ブプロセスはＰＣＰ１５６のプログラミングを修正しＬ
２ＦＩＦＯのアイドルＬ２取引時に常駐ノード以外の全
部の打切りを生ずる。自動解放の必要がなく保留がセッ
トされなければ、サブプロセスはＰＣＰ１５６のプログ
ラミングを修正しアイドルＬ２トランザクション時に常
駐ノードを再スタートする。

【００８７】（４）一定モニタＧＷこのサブプロセスでは先ずゲートウエイ状態レジスタデ
ータをＧＷ保留タイマデータと比較する。

【００８８】比較エラーがありＧＷ保留タイマが零であ
れば、サブ処理は構成ＧＷ機能バッファを修正し、常駐
ノードが要求を行うことができないか又は要求を処理す
ることができないことを指示し又この常駐ノードが同期
していないことを指示し、保留がセットされていること
を指示し、そして保留タイマを所定の値にセットする。
比較エラーがありＧＷ保留タイマが零でなければ、サブ
処理は、構成ＧＷ機能バッファをスタートし保留タイマ
を増分し、そして保留タイマが所定のしきい値を越える
と誤りを報告する。

【００８９】比較エラーがなくＧＷ状態レジスタデータ
が保留にセットされてないことを指示すると、サブプロ
セスは構成ＧＷ機能バッファのリセットをできなくし、
保留がクリアであることを指示し、Ｌ２ＦＩＦＯを修正
しＬ２アイドルトランザクション時に構成ＧＷを生じ、
クロック割込みベクトルをエラー・ルーチンにセット
し、クロック割込み時限を所定値にセットし、クロック
割込みを可能にし、時間遅延を生じさせ、Ｌ２受信側を
使用可能にし、ＰＣＰ機能バッファをスタートし同期指
令を送る。

【００９０】サブプロセスは次いでこの同期指令に対し
Ｌ２ＦＩＦＯを走査し、受信時にＬ２受信側を使用禁止
し、常駐ノードが同期していることを指示し、クロック
割込み（ｃｌｏｃｋｉｎｔｅｒｒｕｐｔ）を正常ルー
チンにセットし、割込み時限を所定値にセットする。

【００９１】（５）常駐ノード以外の全部を打切するこのサブプロセスは自動解放手順の第１ステップをＧＷ
アクセス機能メモリにダウンロードする。このサブプロ
セスはメモリをスタートしＰＣＰ１５６のプログラミン
グを修正しアイドルＬ２トランザクション時に常駐ノー
ドの解放を生ずる。

【００９２】（６）常駐ノードの解放（リリース）このサブプロセスは自動解放手順の第２ステップがＧＷ
アクセス機能メモリにダウンロードする。このサブプロ
セスは次いでメモリをスタートしノード使用中データ構
造を修正し常駐ノードが出力保留を持つことを指示す
る。

【００９３】（７）常駐ノードの再スタートこのサブプロセスは、自動解放データ構造をクリアし、
ＰＣＰ１５６のプログラミングを修正しＬ２ＦＩＦＯ内
のアイドルＬ２トランザクション時にＬ３事象待ち行列
処理を生ずる。

【００９４】常駐ノードを同期させると、サブプロセス
は又常駐ノードが要求を行いこの要求を処理できること
を指示する。

【００９５】保留サービス要求リスト処理又図５に示すようにステップ５４０は保留サービス要求
リストを処理する。サービスに対する保留要求があり又
常駐ノードが要求を処理することができれば、この処理
は発行サービス要求／読取り保留ＰＣＰバッファを修正
し、待ち行列で最長であったノードに対しサービスの要
求（ＲＦＳ）を出す。或は処理は発行サービス要求／読
取り保留ＰＣＰバッファを修正しサービス要求を出さな
いようにする。

【００９６】Ｌ２スタートアップ処理又図５に示すようにステップ５５０はＬ２スタートアッ
プ処理である。この第１の処理は、Ｌ１接続状態をアイ
ドルに初期設定し保留信号をセットする。ＮＣに関連す
るＧＷを構成すると、処理は発行サービス要求／読取り
保留バッファを開始しＧＷＦＩＦＯからデータを読取
る。

【００９７】保留をセットすると、Ｌ２スタートアップ
処理は又ステップ５３０のＬ２ＦＩＦＯ処理を修正し一
定のモニタ保留結果を処理する。

【００９８】或は常駐ノードが要求を処理できれば、処
理はＣＩＯ１５６ｃのレジスタからＯＰＡＫ／ＳＰＡＫ
メッセージを読取りこれ等のメッセージをＬ１接続状態
データ構造に保管する。ＳＰＡＫに対しては処理は、ビ
ットをＬ３制御レジスタにセットすることによりＬ２受
信側を使用可能にしＳＰＡＫ拡張バッファを開始する。
ＯＰＡＫに対して処理は、ビットをＬ３制御レジスタに
セットすることによりＬ２受信側を使用可能にする。

【００９９】Ｌ３ＦＩＦＯ処理又図５に示すようにステップ５６０はＬ３ＦＩＦＯ２３
３を処理する。この処理は先ずＬ３ＦＩＦＯ２３３から
以下の事象の１つである次の事象を読取る。（１）事象なし、（２）ＣＰ受信レディ、（３）ＣＰメ
ッセージ利用可、（４）終り、（５）走査−更新、
（６）エラー、（７）再スタート、（８）保守。これ等
の各事象はすぐ次のパラグラフに記載してあるようにサ
ブプロセスと関連する。

【０１００】（１）事象なしこのサブプロセスは、常駐ＰＣＰデータ・ベースにＬ３
デッド・エラー状態（ｄｅａｄｅｒｒｏｒｓｔａｔ
ｕｓ）を保管し、エラー報告がＯＳ／ＰＣＰ待ち行列処
理に対し保留であることを指示する。

【０１０１】（２）ＣＰ受信レディこのサブプロセスはＣＰ受信レディ・データ・バイトに
表わされるＣＰに対し走査機能を使用禁止する。このサ
ブプロセスはＬ３事象待ち行列に事象を入れる。

【０１０２】（３）ＣＰメッセージ利用可このサブプロセスはＣＰメッセージ利用可データ・バイ
トに表わされる走査機能をＣＰに対し使用禁止し、ＣＰ
メッセージ利用可データをＬ３事象待ち行列に入れる。
このサブプロセスは又、スタート・センチネル（ｓｔａ
ｒｔｓｅｎｔｉｎｅｌ）とメッセージ型式とＳＮＣ及
びＤＣＰ識別子とを含むデータをＬ３ＦＩＦＯ２３３を
読取り記憶する。

【０１０３】（４）終りこのサブプロセスはＬ３ＦＩＦＯ処理のＰＣＰ１５６に
より完了の信号を送る。このサブプロセスは図５の主論
理流れに処理を戻す。

【０１０４】（５）走査−更新このサブプロセスの性能は走査更新バイトのデータ部分
の内容による。走査更新データは、受信走査又は送信走
査を指示し、又いずれかの種類の走査は停止点（ｓｔｏ
ｐｐｉｎｇｐｏｉｎｔ）の前に又は停止点で完了して
いる。

【０１０５】受信走査を停止点に先だって完了すれば、
サブプロセスは、Ｌ３ＦＩＦＯ２３３から走査停止点を
読取り、前回の読取り走査停止点で表わされるＣＰに対
する受信走査入口点に対し前回の内容を再ロードし、受
信走査停止点で表わされるＣＰに対する走査入口点への
飛越しを生じ、新たな読取り走査停止点として表わされ
るＣＰと関連する走査入口点に対し内容を修正する。

【０１０６】送信走査を停止点に先だって完了すると、
サブプロセスは、Ｌ３ＦＩＦＯ２３３から送信走査停止
点を読取り、前回の送信走査停止点内で表わされるＣＰ
に対する送信走査入口点に対し前回の内容を再ロード
し、送信走査停止点で表わされるＣＰに対する入口点へ
の飛越しを生じ、前回の走査停止点として表わされるＣ
Ｐに対する走査入口点に対し内容を修正し、送信走査停
止点内で表わされるＣＰに対する送信走査停止点内で表
わされるＣＰに対し読取りを行う論理信号を生ずる。

【０１０７】受信走査が停止点で完了すると、サブプロ
セスは前回の読取り走査停止点内で表わされるＣＰに対
する受信走査入口点に対し前回の内容を再ロードし、前
回の読取り走査停止点内で表わされるＣＰに対する走査
入口点への飛越しを生じ、新たな読取り走査停止点とし
て表わされるＣＰに対する走査入口点に対し内容を修正
する。

【０１０８】送信走査が停止点で完了すると、サブプロ
セスは、前回の送信走査停止点内で表わされるＣＰに対
する送信走査入口点に対し前回の内容を再ロードし、前
回の走査停止点内で表わされるＣＰに対する送信走査入
口点に対し前回の内容を再ロードし、新たな送信走査停
止点として表わされるＣＰに対する走査入口点の内容を
修正する。

【０１０９】（６）エラーこのサブプロセスはＬ３事象待ち行列を更新し、エラー
に出会ったＣＰを識別し、誤りの種類に従って適当な動
作を行う。

【０１１０】（７）Ｌ３再スタートＬ３ＦＩＦＯ２３３がからであればこのサブプロセスは
Ｌ３制御装置１９６を再スタートする。

【０１１１】（８）保守このサブプロセスは３つの機能の１つを呼出す。（ａ）ＰＤＭ書込み（ｂ）ＣＰリセット（ｃ）ＣＰＬＩＦＯ消去これ等の各機能はすぐ次のパラグラフで述べる。

【０１１２】ＰＤＭ書込み機能は、Ｌ３制御装置１９６
を修正してレジスタが動作なし（ＮＯＰ）状態に初期設
定されるようにし、又Ｌ３事象待ち行列を更新しＰＤＭ
書込み処理がＰＤＭ書込み状態機能データ構造内で識別
された出力バッファで必要であることを指示するように
する。この機能は又次位に置いた（ｐｏｓｔｐｏｎｅ
ｄ）保守動作を必要とするデータ構造を修正してＰＣＰ
／ＯＳ事象待ち行列を処理することができるようにす
る。

【０１１３】ＣＰリセット機能は、Ｌ３制御装置を修正
しレジスタがＮＯＰ状態に初期設定されるようにし、又
Ｌ３事象待ち行列を更新して保守機能命令バイトに次い
でデータバイト内で識別されるＣＰに対しＣＰリセット
処理を必要とすることを指示するようにする。この機能
は又、次位に置いた（ｐｏｓｔｐｏｎｅｄ）保守動作を
必要とするデータ構造を修正しＰＣＰ／ＯＳ事象待ち行
列を処理することができるようにする。

【０１１４】ＣＰ消去機能はＬ３制御装置を修正しレジ
スタがＮＯＰ状態に初期設定されるようにし、又Ｌ３事
象待ち行列を更新してＣＰＬＩＦＯ消去処理が保守機能
命令バイトに次いでデータバイト内で識別されるＣＰに
必要であることを指示するようにする。この機能は又次
位に置いた保守動作を必要とするデータ構造を修正しＰ
ＣＰ／ＯＳ事象待ち行列を処理することができるように
する。

【０１１５】Ｌ３事象待ち行列処理図５のステップ５７０はＬ３事象待ち行列からの入力を
処理する。これ等の待ち行列入力は処理しようとする事
象の種類を指示するデータと、事象に関連するＣＰと事
象に係わる他のデータとを含む。次はＬ３事象待ち行列
における可能な事象である。１）ＣＰ受信レディ２）ＣＰメッセージ利用可３）ＰＤＭ書込み４）ＣＰリセット５）ＣＰＬＩＦＯ消去６）バス−タイムアウトこれ等の各事象と協働するサブプロセスは次のパラグラ
フで述べてある。Ｌ３事象待ち行列が処理する事象を含
まなければ、保守動作を必要とするデータ構造が処理さ
れる。

【０１１６】（１）ＣＰ受信レディ図１０はＣＰ受信レディ事象に対するサブプロセスを示
す。このサブプロセスはＯＣＰの場所に従って異なる方
式で第１ステップを行う。ＯＣＰがＮＣに対し常駐であ
れば、ステップ１０１０はＬ３受信走査を修正しＯＣＰ
に対し走査論理を使用可能にする。ＯＣＰが非常駐であ
れば、ステップ１０１２は、ＤＣＰと関連するＬ２ＲＴ
Ｓバッファ内のＤＣＰに対する出力許容計数を更新し、
送信バッファを出力バッファ自由待ち行列に割当てる。

【０１１７】ステップ１０１４はＤＣＰの出力待ち行列
を分析する。出力バッファが送信を待機していれば、ス
テップ１０１６はＤＣＰに対するＬ３伝送ＰＤＭ命令を
修正し転送しようとする次のパケットすなわちＤＣＰ出
力待ち行列の最も古い出力バッファと関連するパケット
のＰＤＭアドレスに合うようにする。ステップ１０１８
はＬ３転送走査を修正しＤＣＰに対し走査論理を使用可
能にする。しかし出力バッファが送信を待機しなけれ
ば、ステップ１０２０はＣＰ使用中データ構造を修正
し、ＤＣＰが送信を待機するパケットを持たないことを
指示する。ステップ１０２２は、ＤＣＰの状態を検査し
この状態が送信だけであれば論理を呼出しＤＣＰを動作
させないようにする。

【０１１８】ＣＰメッセージ利用可図１１はＣＰメッセージ利用可事象に対するサブプロセ
スを示す。このサブプロセスはスタート・センチネルの
内容に従って異なる作用をする。このセンチネルが適当
なヘッダであれば、サブプロセスはパケット処理をスタ
ートする。この処理は、パケットがクラスタ内であるか
クラスタ間であるかすなわちＤＣＰが常駐であるかない
かに従って異なる。動作システム又はエラー処理を開始
するのに他のスタート・センチネルを使ってもよい。

【０１１９】クラスタ間パケットに対してステップ１１
１０は常駐及び行き先ノードの状態を読取る。行き先ノ
ード又は常駐ノード或はこれ等の両方のノードの状態が
サービス外であれば、ステップ１１１２はＬ３受信走査
を修正しＯＣＰに対し走査論理を使用可能にする。行き
先ノード及び常駐ノードの状態がサービス中であれば、
ステップ１１１４はＤＣＰの状態を読取る。この状態が
出力保留であれば、ステップ１１１６は、ＤＣＰに対す
る出力保留待ち行列に対し読取ったパケットと協働する
バッファを待ち行列に入れる。この状態が許容されない
出力であれば、ステップ１１１８はＤＣＰの状態を修正
してこれが保留の出力を持つことを指示する。

【０１２０】ステップ１１２０は出力許容フレーム・カ
ウントを解析する。この出力許容フレーム・カウントが
現在フレーム・カウントに対し少ないか又は等しく、或
はこれ等のカウントのデルタが最大フレーム・カウント
衝突遅延に対して大きいか又は等しい場合に、処理は出
力バッファ・データ構造及び別の保守作用を必要とする
データ構造を修正し、出力バッファ・データ構造が処理
するデータを含むことを指示する。或はサブプロセスは
時間バッファ・データ構造及び保守作用を必要とするデ
ータ構造を修正し、時間バッファ・データ構造が処理す
るデータを含むことを指示する。

【０１２１】行き先ノード又は常駐ノード或はこれ等の
両ノードが許容出力であれば、ステップ１１２１はＤＣ
Ｐ状態を修正してこれが保留出力を持つことを指示す
る。ステップ１１２２は、読取ったパケットと協働する
バッファを行き先ノード識別子と関連するノード出力待
ち行列に入れる。ステップ１１２４は、保留サービス要
求待ち行列を行き先ノード識別子で更新し、ノード使用
中データ構造を修正して行き先ノードがパケット保留送
信を持つことを指示する。行き先ノードが他のパケット
待機送信を持たなければ、ステップ１１２８は、読取っ
たパケットを受けるＤＣＰを識別しＰＤＭアドレスをそ
のパケットのＰＤＭアドレスにセットすることにより行
き先ノードに対しＬ２ＲＤＹバッファを修正する。

【０１２２】クラスタ間パケットに対しＣＰメッセージ
利用可サブプロセスは先ずＤＣＰの状態を検査する。Ｄ
ＣＰが使用禁止であれば、ステップ１１３０はＬ３受信
走査を修正してＯＣＰに対し走査論理を使用可能にす
る。或はステップ１１３２はＤＣＰの出力待ち行列に読
込んだパケットと協働するバッファ待ち行列に入れる。
ＤＣＰがパケット保留送信を持たなければ、ステップ１
１３４はＤＣＰに対するＬ３送信ＰＤＭ命令を修正し、
読取ったパケットのＰＤＭアドレスを合わせ、Ｌ３送信
走査を修正しＤＣＰに対する走査論理を使用可能にす
る。ステップ１１３６はＣＰ使用中データ構造を修正し
ＤＣＰがパケット保留送信を持つことを指示する。

【０１２３】（３）ＰＤＭ書込みＰＤＭ書込み事象の処理は先ず、ＤＣＰが使用可能状態
を持つかどうかを判定する。ＤＣＰが使用可能であれ
ば、処理は出力バッファをＤＣＰ出力待ち行列に入れ
る。次いでＤＣＰがパケット保留送信を持たなければ、
処理は又Ｌ３送信ＰＤＭ命令を修正し出力バッファのＰ
ＤＭアドレスを合わせ、Ｌ３送信走査を修正しＤＣＰに
対する走査論理を使用可能にし、ＣＰ使用中データ構造
を修正しＤＣＰがパケット保留送信を持つことを指示す
る。ＤＣＰが使用可能でなければ、処理は出力バッファ
自由待ち行列を出力バッファで更新する。

【０１２４】（４）ＣＰリセットＣＰリセット事象の処理はＣＰが活動状態であるかどう
かを判定する。活動状態であれば処理はＣＰを非活動状
態にする。

【０１２５】（５）ＣＰ−ＬＩＦＯ消去ＣＰ−ＬＩＦＯ消去事象に対する処理はＣＰに割当てら
れたプログラム区域の受信走査機能を使用可能にし、Ｃ
Ｐ状態が活動状態であることを指示する。

【０１２６】（６）バス−タイムアウトバス−タイムアウト事象の処理は、ＣＰ状態が活動状態
であれば、ＣＰを非活動状態にし、ＣＰデータ・ベース
内のバス−タイムアウト・エラー状態を保管し、エラー
報告が処理ＯＳ／ＰＣＰ待ち行列機能に対し保留状態で
あることを指示する。

【０１２７】保守機能図５のＮＣ処理のステップ５８０は、一定モニタ機能配
列の内容に基づいて次の保守機能の１つを行う。１）ＣＰ話中タイミング、２）ノード話中（ｂｕｓｙ）
タイミング、３）出力バッファ・タイミング、又は４）
その他のカウンティングこれ等の機能は次の４つのパラ
グラフでさらに詳しく述べる。

【０１２８】（１）ＣＰ話中タイミングＣＰ話中タイミング機能は若干のサブステップを行う。
第１のステップはＣＰデータ構造を現用捕捉プロセッサ
・データ構造に捕捉する。第２ステップは現用捕捉ＣＰ
データ構造アドレスを増分する。第３ステップは現用の
保管したＣＰデータ構造にＣＰデータ構造をＡＮＤ演算
を行うことによりこの現用の保管ＣＰデータ構造を処理
する。得られる構造が零でなければ、この機能はこれ等
の結果をＣＰ話中タイムアウト・データ構造内に保管
し、別の保守作用を必要とするフラグを修正してＣＰ使
用中時間切れデータ構造が処理するデータを持つことを
指示する。第４のステップは現用の保管ＣＰデータ構造
アドレスを増分する。

【０１２９】（２）ノード話中タイミングノード話中タイミング機能は４つのステップを持つ。こ
の機能はノードデータ構造を現用捕捉ノードデータ構造
アドレスを増分する。この機能は、現用保管ノードデー
タ構造にノードデータ構造をＡＮＤ演算を行うことによ
り現用保管ノードデータ構造を処理する。得られる構造
が零でなければ、この機能はこれ等の結果をノード話中
タイムアウト・データ構造内に保管し、別の保守作用を
必要とするフラグを修正してノード話中タイムアウト・
データ構造が処理するデータを持つことを指示する。最
後にこの機能は現用保管ノード・データ構造アドレスを
増分する。

【０１３０】（３）出力バッファ・タイミング出力バッファ・タイミング機能は、現用入力ポインタを
バッファ・タイマ・データ構造内に進める。現用入力の
内容が零でなければ、この機能は又、現用入力の内容を
出力バッファ・データ構造と組合せる。この結果が零で
なければ、この機能は、保守を必要とするデータ構造を
修正して出力バッファ・データ構造が処理するデータを
持つことを指示する。

【０１３１】（４）その他のカウンティングその他のカウンティング機能は、Ｌ２制御装置１７６が
活動状態であれば複数のステップを行う。これ等のステ
ップでは第１に自動試験フレーム・カウントを増分す
る。この自動試験フレーム・カウントがしきい値を越え
ると、この機能は次のことを実施し、すなわち自動試験
フレーム・カウントをクリアし、試験すべき次のクロッ
ク試験値を選択し、選定したクロック試験値を使いＧＷ
一定モニタＰＣＰ機能バッファを修正し、予期したクロ
ツク試験結果を修正し、自動試験フレーム・カウントを
クリアし、保留サービス要求リストに常駐ノード識別子
を置き、自動試験を進行中にセットし、出力する。或は
この機能はノード鎖錠タイマを増分する。ノード鎖錠タ
イマがしきい値を越えると、機能はノード鎖錠データ構
造を再発行サービス要求データ構造に複写し、ノード鎖
錠データ構造をクリアし、ＰＣＰ論理を修正し保留サー
ビス要求リストの代りに再発行サービス要求を処理する
ように命令を呼出し、ノード鎖錠タイマをクリアし、出
力する。

【０１３２】Ｌ２制御装置１７６が活動状態であるかど
うかに関係なく、このその他のカウンティング機能は非
活動状態ノード時限を増分する。この非活動状態ノード
時限値がしきい値を越えると、機能は、非活動状態ノー
ド時限をクリアし、現用入力ポインタを非活動状態ノー
ド・タイマ・データ構造に進める。現用入力の内容が零
でなければ、機能は現用入力の内容を保留非活動状態ノ
ード・データ構造と組合せて、別の保守を必要とするデ
ータ構造を修正しノードが保留非活動状態であることを
指示する。

【０１３３】フレーム完了図５のＮＣプロセスのステップ５８０はフレーム完了処
理である。この処理では、延期した保守作用を必要とす
るデータ構造を保守作用を必要とするデータ構造と組合
せる。次いでこの処理は以下のような優先計画をもとに
してサブ処理を行う。これ等のサブ処理は高い優先度か
ら低い優先度の順に表示してある。（１）出力バッファ・データ構造の処理、（２）ＰＣＰ
／ＯＳ事象待ち行列の処理、（３）保留非活動状態ノー
ド・データ構造の処理、（４）ノード話中時間切れデー
タ構造の処理、（５）ＣＰ話中時間切れデータ構造の処
理、（６）ＰＤＭ読出し、（７）ＰＤＭ書込みこれ等の
各サブプロセスは以下のパラグラフでさらに述べる。後
述のようにフレーム完了処理はＯＳ処理を含む。これ等
のサブプロセスの１つを行った後、フレーム完了処理は
レジスタを復帰させ、割込みから戻る。

【０１３４】（１）出力バッファ・データ構造の処理出力バッファデータ構造サブプロセスでは、出力バッフ
ァ・データ構造内で指示された第１のバッファを選定し
ない。得られる出力バッファ・データ構造が零であれ
ば、処理は保守作用を必要とするデータ構造を修正し出
力バッファ・データ構造が処理するデータを持たないこ
とを指示する。或は処理はＤＣＰの状態を修正しＤＣＰ
が保留出力を持つことを指示する。次いで処理はクラス
タ間パケット処理を呼出す。

【０１３５】（２）ＰＣＰ／ＯＳ事象待ち行列の処理ＰＣＰ／ＯＳ事象待ち行列の処理では、パケット制御事
象及び作動システム事象を表わす、ＰＣＰ／ＯＳ事象待
ち行列からの事象を処理する。これ等の事象は次のもの
を含む。ａ）ＣＰを活動状態にする、ｂ）ＣＰを非活動状態にす
る、ｃ）ノードを活動状態にする、ｄ）ノードを非活動
状態にする、ｅ）ＧＷを構成する、ｆ）Ｌ４メッセージ
を送信する、ｇ）ふたたび初期設定する、ｈ）動作シス
テムバッファを解放する、ｉ）ＣＰをリセットする、
ｋ）ノードを初期設定するこれ等の事象はそれぞれ次の
パラグラフで述べるようにサブ機能を協働させてある。

【０１３６】ＣＰを活動状態にするサブプロセスはＬ３
待ち行列からの次の利用可能Ｌ３プログラム領域を得
る。このプログラム領域が利用可能であると、サブプロ
セスは、応答するバッファ・ヘッダ（見出し）・メッセ
ージ型式及び事象待ち行列を修正し、与えられたＬ３プ
ログラム領域かＣＰの適正なアドレス・ビットを含むよ
うにＬ３受信走査、Ｌ３送信走査、受信ヘッダ論理、受
信パケット論理及び送信パケット論理内のＣＰ選択命令
を修正する。サブプロセスは又延期した保守作用を必要
とする構造で事象待ち行列が処理されるようになってい
ないことを指示する。サブプロセスは、適正なアドレス
・ビットを含むようにＣＰ消去ＬＩＦＯ領域内のＣＰ選
択命令を修正する。サブプロセスは、適当な値を含むよ
うにレジスタを修正しＣＰ消去ＬＩＦＯを呼出し、又Ｌ
３制御装置１９６を修正しＬ３ＦＩＦＯ２３３内でレジ
スタが修正されていることとＬＩＦＯを消去すべきであ
るＣＰの識別とを指示する。

【０１３７】ＣＰを非活動状態にするサブプロセスはバ
ッファ・ヘッダ・メッセージ種類を応答してＰＣＰ／Ｏ
Ｓ事象待ち行列に入れるように修正する。サブプロセス
はＣＰに対し保持されたＬ３プログラム領域を解放す
る。ＣＰが話中であればサブ処理は、Ｌ３事象待ち行列
の使用禁止ＣＰデータに対し受信可能ＣＰを待ち行列に
入れる。サブプロセスは又、Ｌ３制御装置１９６内のＣ
Ｐと関連する受信走査機能及び送信走査機能のプログラ
ム領域を使用禁止する。このサブプロセスは又ＣＰが非
活動状態にされることを指示する。

【０１３８】ノードを活動状態にするサブプロセスは先
ず、活動状態にするノードが常駐ノードであるかどうか
を判定する。常駐ノードであればサブプロセスは、ＰＫ
ＴＡＡメッセージを送るようにＰＫＴＡＲＡＭを修正
し、サービス中ノードＳＰＡＫ拡張ＰＣＰバッファ論理
を含むようにＳＰＡＫ拡張ＰＣＰバッファを修正し、常
駐ノード状態が活動状態であることを指示する。活動状
態にしようとするノードが常駐ノードでなければ、サブ
プロセスは、利用不能のパケットを表示するように活動
状態のノードに割当てられたＲＤＹＲＡＭ内のＣＰ数
を修正し、ノードが活動状態であることを指示し、活動
状態のノードに対しノード識別を転送ノードとして保管
し、メッセージを解放しＯＳ／ＰＣＰ待ち行列に入れる
ようにノード状態変更メッセージ種類を修正する。

【０１３９】ノードを非活動状態にするサブプロセス
は、ノード非活動化タイマ配列の入力で非活動状態にし
ようとするノードと協働する素子を操作し、ノード状態
変更メッセージ種類を修正してメッセージを解放しＯＳ
／ＰＣＰ待ち行列に入れる。

【０１４０】ＧＷ構成サブプロセスはリセットを必要と
するデータ構造を初期設定し、リセットが要求されてい
ないことを指示する。次いでサブプロセスは、リストの
終りになるまで次の指令を構成メッセージに進める。リ
セット初期設定指令に対し、サブプロセスは、リセット
が必要であり又ＧＷ作用の必要であることを指示する。
リンク更新指令に対し、サブプロセスは、構成メッセー
ジ内のビット・マップの内容に基づいてＧＣ状態を更新
し、ＧＷ一定モニタＰＣＰ機能を修正し、この場合選定
されたクロックが使用不能状態を指示すると別の使用可
能クロックを選定し、予期されたクロック試験結果を修
正し、リンク更新ビット・マップの内容に基づいてエラ
ー・レジスタ・マスクを生成し、構成メッセージ内のビ
ット・マップの内容に基づいて活動ＧＣ選択データ構造
を更新し、活動ＧＣ選択データが前回とは異なる場合に
ＧＷ構成ＰＣＰ機能バッファを修正して新たなＧＣ選択
データを反映しＧＷ作用の必要であることを指示する。

【０１４１】指令リストの終りにＧＷ作用を必要としな
ければ、サブプロセスは、ＯＳ／ＰＣＰ待ち行列に応答
して入れるように構成バッファ・ヘッダ・メッセージ種
類を修正する。指令リストの終りにＧＷ作用が必要であ
れば、サブプロセスは、要求を生じさせないものとして
常駐ノードをセットし、構成メッセージのアドレスを保
管し、延期した保守作用を必要とするデータ構造でＰＣ
Ｐ／ＯＳ事象待ち行列が処理しようとするものでないこ
とを指示し、応答データ構造を修正して応答を必要とす
ることを指示する。保留にセットしてなければ、サブプ
ロセスはＰＣＰ命令を修正してＬ２ＦＩＦＯ１７７内の
不使用のＬ２取引に不使用ＮＣを呼出す。

【０１４２】送信Ｌ４メッセージ・サブプロセスは状態
数に従って異なる作用をする。状態１に対しサブプロセ
スは、出力バッファを得て、出力バッファの識別をＰＤ
Ｍ書込み状態機能データ構造を保管し、ＤＣＰを出力バ
ッファ・データ構造内に保管し、ＯＳバッファ・アドレ
スを出力バッファ・データ構造内に保管し、パケット・
データのバイト数をＬ３ＦＩＦＯ２３３内にロードし、
次のバイトをＬ４メッセージからＬ３ＦＩＦＯ２３３内
に転送する場合のアドレスをメモリ書込み状態機能デー
タ構造内に保管し、メモリ書込み状態機能データ構造内
で状態数を２にセットし、保守作用を必要とするデータ
構造を修正してメモリ書込み機能を完了するのにさらに
処理する必要のあることを指示し、延期した保守作用を
必要とするデータ構造でＰＣＰ／ＯＳ事象待ち行列が処
理されるようにしてないことを指示する。状態２に対し
送信レベル４メッセージ・サブプロセスは、最後の状態
が終了するＬ３ＦＩＦＯ２３３にパケット・データのバ
イト数をロードし、次のバイトをレベル４メッセージか
らＬ３ＦＩＦＯ２３３内に転送する場合のアドレスをメ
モリ書込み状態機能データ構造内に保管し、メモリ書込
み状態機能データ構造内で状態数を３にセットする。

【０１４３】状態３に対し送信レベル４メッセージサブ
プロセスは、最後の状態が終了するＬ３ＦＩＦＯ２３３
内にパケット・データのバイト数をロードし、解放して
ＰＣＰ／ＯＳ待ち行列に入れるようにバッファ・ヘッダ
・メッセージ（ｂｕｆｆｅｒｈｅａｄｅｒｍｅｓｓａ
ｇｅ）型式を修正し、Ｌ３制御装置１９６のメモリ書込
みプログラム領域内のメモリ書込み命令を修正しメモリ
書込みバッファのＰＤＭアドレスを突き合わせ、適当な
値を含むようにレジスタ３を修正しメモリ書込み論理を
呼出し、Ｌ３制御装置１９６を修正してレジスタ３が修
正されたことを指示し、別の保守作用を必要とするデー
タ構造を修正しメモリ書込みサブプロセスについてもは
や処理を必要としないことを指示する。

【０１４４】再初期設定サブプロセスは、Ｌ３制御装置
１９６をＣＰが活動状態にないように再初期設定し、常
駐ＮＣ７８にＣＰのサブオーディネート（ｓｕｂｏｒｄ
ｉｎａｔｅ）の数を突き合わせるのに十分な入力でＬ３
プログラム領域待ち行列を再初期設定し、受信送信走査
リストで最後のＣＰと協働するＬ３論理を再初期設定す
る。

【０１４５】自由動作システム・バッファ・サブプロセ
スは、ＯＳバッファ・データ構造を保留するＣＰを調べ
る。ＣＰが保留していなければ、サブプロセスは、Ｌ４
メッセージを直列にするときにＫＺＰＣＰがＯＳに使わ
れる１組のバッファを参照する場合に、ＫＺＰＣＰ自由
バッファ待ち行列を新たに利用できるバッファで更新す
る。しかしＣＰが保留であれば、サブプロセスはＯＣＰ
に対しＬ３受信メモリ命令を修正しＫＺＰＣＰ自由バッ
ファ待ち行列から引いたＯＳバッファに割当てられたＰ
ＤＭバッファのＰＤＭアドレスを突き合わせる。ＣＰの
保留を処置した後、サブプロセスは、ＯＣＰと協働する
入力バッファに対するＰＤＭバッファ割当てを修正し、
Ｌ３受信走査を修正してＯＣＰに対し走査論理を使用可
能にし、ＯＳメッセージ保留メモリ伝送でＫＺＰＣＰ自
由バッファ待ち行列から引いたＯＳバッファが記憶転送
（ｍｅｍｏｒｙｔｒａｎｓｆｅｒ）を待機しているこ
とを指示する。他のバッファが記憶転送を保留しなけれ
ば、サブプロセスは、プログラム領域内でメモリ読取り
命令をさらに修正しＯＣＰに前もって協働したバッファ
のＰＤＭアドレスを合わせ、ＯＳバッファアドレスをＫ
ＺＰＣＰ自由バッファ待ち行列から得られるバッファの
アドレスにセットし、ＰＤＭ読取り事象への飛越しを生
じ、別の保守を必要とするデータ構造を操作しＰＤＭ読
取りサブプロセスに対し別の処理が必要であることを指
示し、ＰＤＭ読取り状態機能データ構造で状態数を１に
セットする。

【０１４６】ＣＰリセット・サブプロセスは、バッファ
・ヘッダ・メッセージ型式をＰＣＰ／ＯＳ待ち行列に応
答し入るように修正する。このサブプロセスは、適当な
ＣＰアドレスを含むようにリセット・プログラム領域内
でＣＰ選択命令を修正する。このサブプロセスは、レジ
スタの初期設定を適当な値を含むようにリセツト論理を
呼出し、Ｌ３制御装置１９６を修正しＬ３ＦＩＦＯ内で
レジスタの初期設定が修正されたことと、リセットしよ
うとするＣＰの識別とを指示する。サブプロセスは次い
で、延期した保守作用を必要とするデータ構造でＰＣＰ
／ＯＳ事象待ち行列が処理されないようにしてあること
を指示する。

【０１４７】ノード初期設定サブプロセスはノードのＯ
Ｓ状態を検査する。ノードが活動状態であれば、サブプ
ロセスは非活動状態ノード論理を呼出す。サブプロセス
は次いでＰＣＰ／ＯＳ待ち行列のメッセージを解放し待
ち行列に入れるようにノード状態変更メッセージの型式
を修正する。

【０１４８】（３）非活動状態ノードデータ構造を保留
する処理非活動状態ノードデータ構造を保留する処理は先ず、非
活動状態にしようとするノードとして保留の非活動状態
ノードデータ構造で指示された第１のノードの選択を止
める。得られる保留非活動状態ノードデータ構造が零で
あれば、処理は保守作用を必要とするデータ構造を修正
し保留非活動状態ノードデータ構造がさらに処理する必
要のないことを指示する。

【０１４９】非活動状態にしようとするノードが常駐ノ
ードであれば、処理は、ＲＵＡを送るようにＳＰＡＫ拡
張バッファを修正する。処理は又、それぞれＬ２取引を
待機する入力バッファを持つ全部のＯＣＰに対しＬ３受
信走査をふたたび使用可能にし、全部のノード使用中タ
イマを取除き、サービス要求保留リストをからにし、常
駐ノードが非活動状態であることを指示する。

【０１５０】非活動状態にしようとするノードが常駐ノ
ードでなければ、処理は、ＲＵＡを表示するように非活
動状態ノードに割当てられたＲＤＹＲＡＭのＣＰ数を修
正し、非活動状態にしようとするノードを含むＬ２取引
を待機する入力バッファをそれぞれ持つ全部のＯＣＰに
対しＬ３受信走査をふたたび使用可能にし、ノード話中
タイマを取除き、ノードが活動状態でないことを指示す
る。

【０１５１】（４）ノード話中タイムアウト・データ構
造の処理ノード話中タイムアウト・データ構造処理は先ず、ノー
ド話中タイムアウト・データ構造をノード・ロック・デ
ータ（ｎｏｄｅｌｏｃｋｅｄｄａｔａ）構造にコピ
ーする。この処理は、ノード話中データタイムアウト・
データ構造にノード話中データ構造をＺＯＲ演算するこ
とにより、新たなノード話中データ構造を生成する。

【０１５２】常駐ノードがノード話中タイムアウト・デ
ータ構造で指示され、又自動解放データ構造が自動解放
の試みられていることを指示すれば、サブプロセスは、
全部のＬ２バッファを解放し、Ｌ２抑止信号を送り、エ
ラー報告を送る。或はサブプロセスは、自動解放データ
構造を修正し自動解放を試みようとしていることを指示
し、リセットデータ構造を修正しリセットの必要なこと
を指示し、常駐ノードが要求を行い又は処理することが
できないことを指示し、ＰＣＰ１５６のプログラミング
を修正しＬ２ＦＩＦＯでアイドルＬ２トランザクション
にアイドルＮＣを呼出す。

【０１５３】常駐ノードが指示されなければ、処理は、
自動試験をセツトし、常駐ノード識別を保留サービス要
求リストに置き、自動解放データ構造をクリアする。

【０１５４】（５）ＣＰ話中タイムアウト・データ構造
の処理ＣＰ話中タイムアウト・データ構造処理は先ず、ＣＰ話
中タイムアウト・データ構造に指示された第１のＣＰの
選択を止める。得られるＣＰ話中タイムアウト・データ
構造が零であれば、サブプロセスは別の保守作用を必要
とするデータ構造を操作しＣＰ話中タイムアウト・デー
タ構造がもはや処理を必要としないことを指示する。

【０１５５】選択を止めたＣＰに対しＣＰ状態が活動状
態であれば、処理は論理を呼出しＣＰを非活動状態に
し、出力タイムアウト・エラー状態を保管し、エラー報
告がＯＳ／ＰＣＰ待ち行列に対し保留であることを指示
する。

【０１５６】（６）ＰＤＭ読取りＰＤＭ読取り処理はＰＤＭ読取り状態数の内容に従って
行う。状態１に対してサブプロセスは、Ｌ３ＦＩＦＯ２
３３をＯＳバッファに或るバイト数のパケット・データ
を転送し、次のバイトをＰＤＭ読取り状態機能データ構
造内で転送する場合のアドレスを保管し、ＰＤＭ読取り
状態機能データ構造内で状態数を２にセットし、Ｌ３制
御装置１９６のＰＤＭ読取り命令を修正してＯＳバッフ
ァと協働するＰＤＭバッファの第２の半分のＰＤＭアド
レスを合わせる。

【０１５７】状態２に対してＰＤＭ読取り処理は、最後
の状態の完了した場合に出発して、或るバイト数のパケ
ット・データをＬ３ＦＩＦＯ２３３からＯＳバッファに
転送し、ＯＳバッファ・ヘッダ・メッセージ型式を修正
しＯＳ／ＰＣＰ待ち行列に送って入れ、ＯＳメッセージ
保留ＰＤＭ転送で、バッファがＰＤＭ２３２から転送さ
れていることを指示する。

【０１５８】ＯＳメッセージ保留ＰＤＭ転送データ構造
によりＯＳメッセージがＰＤＭ転送をもはや保留にしな
いことを指示すれば、次のステップは再初期設定コード
を修正することである。或は次のステップは、Ｌ３制御
装置１９６でＰＤＭ読取り命令を修正してＯＳメッセー
ジ保留ＰＤＭ転送データ構造内で指示されたＯＳ第１バ
ッファと関連するＰＤＭバッファのＰＤＭアドレスを突
き合わせ、ＰＤＭ読取り状態機能データ構造で状態数を
１にセットする。

【０１５９】（７）ＰＤＭ書込みＰＤＭ書込み処理は、書込みＰＤＭ状態機能状態構造の
内容に従って異なる作用をする。この処理は適当なＰＤ
Ｍ書込み状態機能を行う。

【０１６０】動作システム特性ＳＮ１０に対するＯＳの詳細については述べてないが、
本発明を実現するには複数の特徴を使う。第１にＯＳ
は、各方向でＬＩＦＯの転送ごとに１つのパケットを含
むＰＣＰＬＩＦＯを管理する。第２にノード間ヘッダは
スタート・センチネル、メッセージ型式、行き先ノード
・アドレス及び行き先プロセッサ・アドレスを含む。第
３にＯＳタスクは、ＰＣＰ１５６によりトリガされた若
干のＯＳ機能を処理する。これ等の機能は、ＯＳ／ＰＣ
Ｐ待ち行列、ＯＳ／ＰＣＰＣＰエラー報告データ構造
及びＯＳ／ＰＣＰノード・エラー報告データ構造を処理
することを含む。ＯＳ／ＰＣＰ待ち行列は、選定したバ
ッファの解答及び応答のような事象を含む。

【０１６１】他の実施例以上本発明を特定の実施例について述べたがこの説明は
限定するものではない。前記した実施例の変化変型を行
うことができるのは明らかである。従って特許請求の範
囲の各請求項が本発明の範囲を逸脱しないですべての変
化変型を含むのはもちろんである。

【図面の簡単な説明】

【図１】本発明に使うスイッチング・ネットワークの１
実施例のブロック図である。

【図２】図１のノード制御システムの１つのノードと、
その関連するクラスタ・プロセッサとのブロック図であ
る。

【図３】インターチェンジ・ネットワークのブロック図
である。

【図４】ノード制御装置のブロック図である。

【図５】各ノード制御装置により行われるパケット制御
処理の流れ図である。

【図６】各ノード制御装置内で行われるパケット制御、
第２レベル通信及び第３レベル通信の制御処理の時間線
である。

【図７】オリジネータ及びサーバのノード制御装置によ
り行われる第２レベル制御プロセスの時間線路である。

【図８】Ｌ２ＦＩＦＯ内のオリジネータ経路肯定応答の
処理を示す流れ図である。

【図９】Ｌ２ＦＩＦＯ内のサーバ経路肯定応答の処理を
示す流れ図である。

【図１０】Ｌ３事象待ち行列内のＣＰ受信レディ事象に
対する処理の流れ図である。

【図１１】Ｌ３事象待ち行列内のＣＰメッセージ利用可
事象に対する処理の流れ図である。

【符号の説明】

１０パケット・スイッチング・ネットワーク６６同期ノード制御システム７２利用者プロセッサ７８ノード制御装置８２ゲートウェイ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 8529−5ＫＨ０４Ｌ 11/20 １０２Ｚ

Claims

【特許請求の範囲】

【請求項１】プロセッサ・ベース通信装置の利用者プ
ロセッサと、第１のプロトコル・レベルを使うパケット
・スイッチング・ネットワークとの間のインタフエース
を形成する同期ノード制御システムにおいて、第２レベル・プロトコル・メッセージを、スイッチング
・ネットワークのゲートウエイに送り、かつこれから受
ける若干のゲートウエイ・インタフエースと、第３レベル・プロトコル・メッセージを、利用者プロセ
ッサのクラスタに送り、かつこれから受ける若干のクラ
スタ・プロセッサ・インタフエースと、前記第２レベル・プロトコル・メッセージを処理する第
２レベル制御サーキットリーと、前記第３レベル・プロ
トコル・メッセージを処理する第３レベル制御サーキッ
トリーと、前記第２レベル及び第３レベルの各メッセー
ジと関連するノード制御装置処理の計画を処理するパケ
ット制御プロセッサ・サーキットリーとをそれぞれ持
ち、クラスタ・プロセッサ・インタフエース及びゲート
ウエイ・インタフエースとそれぞれ関連する若干のノー
ド制御装置とを備え、これ等の各ノード制御装置を、ノード制御フレーム周期
中に同じ計画の処理を行うように、プログラムする、同
期ノード制御システム。
【請求項２】前記のパケット制御プロセッサ・サーキ
ットリー、前記第２レベル制御サーキットリー及び第３
レベル制御サーキットリーを、前記ノード制御フレーム
周期中に相互に同期して動作するようにプログラムす
る、請求項１の同期ノード制御システム。
【請求項３】発信パケットと関連する発信ノード制御
装置と、前記発信パケットの行き先と関連する行き先ノ
ード制御装置とを、前記発信ノード制御装置が前記発信
パケットを受ける際に、前記行き先ノード制御装置が同
じノード制御フレーム周期中に前記発信パケットを送る
ように、プログラムする請求項１の同期ノード制御シス
テム。
【請求項４】前記各ノード制御装置が、前記パケット
・スイッチング・ネットワークにより生じ前記ノード制
御フレーム周期を定める信号に応答して、ノード制御同
期メッセージを受ける、請求項１の同期ノード制御シス
テム。
【請求項５】前記第２レベル制御サーキットリーに、
前記第２レベル・プロトコルに従ってメッセージを待ち
行列に入れる第２レベル・メモリを設け、前記第３レベ
ル制御サーキットリーに、前記第３レベル・プロトコル
に従ってメッセージを待ち行列に入れる第３レベル・メ
モリを設けた、請求項１の同期ノード制御システム。
【請求項６】前記ノード制御処理が、前記ノード制御
フレーム周期中に前記パケット・スイッチング・ネット
ワークの動作システム機能を処理する、請求項１の同期
ノード制御システム。
【請求項７】プロセッサ・ベース通信装置の利用者プ
ロセッサと、第１レベル・プロトコルを使うパケット・
スイッチング・ネットワークとの間のインタフエースを
提供する同期ノード制御システムにおいて、第２レベル・プロトコル・メッセージをスイッチング・
ネットワークのゲートウエイに送り、かつこれから受け
る若干のゲートウエイ・インタフエースと、第３レベル・プロトコル・メッセージを利用者プロセッ
サのクラスタに送り、かつこれから受ける若干のクラス
タ・プロセッサ・インタフエースと、前記第２レベル・プロトコル・メッセージを処理する第
２レベル制御サーキットリーと、前記第３レベル・プロ
トコル・メッセージを処理する第３レベル制御サーキッ
トリーと、前記第２レベル及び第３レベルの各メッセー
ジと関連するノード制御装置処理の計画を処理するパケ
ット制御プロセッサ・サーキットリーとをそれぞれ持
ち、クラスタ・プロセッサ・インタフエース及びゲート
ウエイ・インタフエースとにそれぞれ関連する若干のノ
ード制御装置とを備え、前記各ノード制御装置を、ノード制御フレーム周期内で
同じ計画の処理を行い、前記ノード制御フレームを他の
ノード制御装置のノード制御フレームに同期させるタイ
ミング信号を認識するように、プログラムし、前記各ノード制御装置の前記の第２レベル制御サーキッ
トリー、第３レベル制御サーキットリー及びパケット制
御プロセッサ・サーキットリーを、前記ノード制御フレ
ーム周期中に同期して動作させる、同期ノード制御シス
テム。
【請求項８】前記各ノード制御装置をさらに、前記ノ
ード制御フレーム中に他のノード制御装置と同時に前記
第２レベル及び第３レベルのメッセージと関連する処理
を行うように、プログラムする、請求項７の同期ノード
制御システム。
【請求項９】前記各ノード制御装置が、前記ノード制
御フレームのサブセットであるパケット・フレーム中
に、２つ又はそれ以上の前記パケットフレームが前記ノ
ード制御フレームの１つの中で生ずるように、若干の処
理を行うようにする、請求項７の同期ノード制御システ
ム。
【請求項１０】前記第２レベル・サーキットリーに、
前記第２レベル・プロトコルに従ってメッセージを待ち
行列に入れる第２レベル・メモリを設け、前記第３レベ
ル・サーキットリーに、前記第３レベル・プロトコルに
従ってメッセージを待ち行列に入れる第３レベル・メモ
リを設け、前記各ノード制御装置を、前記ノード制御フ
レーム周期中に前記各メモリを処理するように、プログ
ラムする、請求項７の同期ノード制御システム。
【請求項１１】メッセージを第１のプロトコルに従っ
て通信する同期パケット・スイッチング・ネットワーク
において、或る順序のノード制御装置処理を処理するパケット制御
プロセッサ・サーキットリーと、第２レベル・プロトコ
ル・メッセージを処理する第２レベル制御サーキットリ
ーと、第３レベル・プロトコル・メッセージを処理する
第３レベル制御サーキットリーとをそれぞれ持ち、それ
ぞれクラスタ・プロセッサ・インタフエース及びゲート
ウエイ・インタフエースと関連し、かつ前記各処理を他
のノード制御装置により行うのと同時に前記第２レベル
・プロトコル・メッセージ及び第３レベル・プロトコル
・メッセージと関連する処理を行うようにそれぞれプロ
グラムされる若干のノード制御装置と、それぞれ１つのノード制御装置と連絡し、前記各ノード
制御装置からサービスの要求を受ける若干のゲートウエ
イと、これ等のゲートウエイからサービスの要求を受け、これ
等の要求は応答してスイッチング・マトリックス内に接
続を確立するインターチエンジ制御システムと、発信
ノード制御装置を行き先ノード制御装置に接続すること
ができるように、前記スイッチング・マトリックスを具
現するインターチエンジと、前記ノード制御装置を前記ゲートウエイに接続するノー
ド・リンクと、前記ゲートウエイを前記インターチエンジ制御システム
に接続する要求リンク及び応答リンクと、前記ゲートウエイを前記インターチエンジに接続するパ
ゲット転送リンクと、を包含する同期パケット・スイッ
チング・ネットワーク。
【請求項１２】前記各ノード制御装置に、前記第２レ
ベル・プロトコル・メッセージを、スイッチング・ネッ
トワークのゲートウエイに送り、かつこれから受けるゲ
ートウエイ・インタフエースと、前記第３レベル・プロ
トコル・メッセージを、利用者プロセッサのクラスタに
送り、かつこれから受けるクラスタ・プロセッサ・イン
タフエースとを設けた請求項１１の同期パケット・スイ
ッチング・ネットワーク。
【請求項１３】前記各ノード制御装置により行う前記
処理に対しノード制御フレームを同期させるノード制御
同期信号を提供するクロック手段をさらに備えた請求項
１１の同期パケット・スイッチング・ネットワーク。
【請求項１４】前記各ノード制御装置を、パケットを
転送するパケット・フレーム内で若干の処理を行うよう
にプログラムする、請求項１１の同期パケット・スイッ
チング・ネットワーク。
【請求項１５】オリジン及び行き先におけるデータの
通信を処理し、ノード制御装置と関連する各群内に構成
された若干の利用者プロセッサに、接続を確立しかつ解
放するのに第１レベル・プロトコルを使うスイッチング
・ネットワークを、インタフエースするインタフエース
方法において、前記ノード制御装置間のメッセージを処理するのに第２
レベル・プロトコルを使う、段階と、前記利用者プロセッサ間の通信を処理するのに第３レベ
ル・プロトコルを使う、段階と、前記各ノード制御装置の第２レベル・メモリ内に前記第
２レベル・プロトコルと関連するメッセージを記憶する
段階と、前記各ノード制御装置の第３レベル・メモリ内に前記第
３レベル・プロトコルと関連するメッセージを記憶する
段階と、前記第２レベル・メモリを処理する段階と、前記第３レベル・メモリを処理する段階と、を包含し、前記処理段階を、同期したノード制御フレームの間に前
記全部のノード制御装置により同時に行なうインタフエ
ース方法。
【請求項１６】前記ノード制御フレームの間に前記各
ノードによりアクセスできるメモリ内に保留サービス要
求を記憶する段階をさらに包含する、請求項１５のイン
タフエース方法。
【請求項１７】前記ノード制御フレームの間に前記第
３レベル・プロトコルと関連する事象待ち行列を同時に
処理する段階をさらに包含する、請求項１５のインタフ
エース方法。
【請求項１８】プロセッサ・ベース利用者装置に対す
る通信を処理し、スイッチング・マトリックスに関連す
る通信を処理するのに第１レベル・プロトコルを使うス
イッチング・ネットワークの動作を同期させる同期方法
において、それぞれ利用者プロセッサのクラスタと関連
するノード制御装置を使い、前記ノード制御装置間のメ
ッセージに対し第２レベル・プロトコルを処理し、前記
利用者プロセッサ間のメッセージに対し第３レベル・プ
ロトコルを処理する段階と、前記各ノード制御装置においてノード制御装置同期信号
を受ける段階と、ノード制御フレームを、前記ノード制御同期信号で確定
する段階と、前記ノード制御フレームの間に、前記第２レベル・プロ
トコル及び第３レベル・プロトコルと関連する処理を行
い、前記各ノード制御装置が、前記ノード制御フレーム
周期中に同じ計画の処理を行う段階と、前記ノード制御フレーム内にパケット・フレームを確定
する段階と、このパケット・フレーム内でパケット転送を行う段階
と、を包含する同期方法。
【請求項１９】若干のパケット・フレームが、前記ノ
ード制御フレームの間に生ずるようにする、請求項１８
の同期方法。
【請求項２０】前記処理が、前記各ノード制御装置の
第２レベル・メモリを処理し、前記各ノード制御装置の
第３レベルメモリを処理し、保留サービス要求を処理す
ることを含む請求項１８の同期方法。