JPH05219024A - 軟判定誤り訂正回路 - Google Patents
軟判定誤り訂正回路Info
- Publication number
- JPH05219024A JPH05219024A JP1967692A JP1967692A JPH05219024A JP H05219024 A JPH05219024 A JP H05219024A JP 1967692 A JP1967692 A JP 1967692A JP 1967692 A JP1967692 A JP 1967692A JP H05219024 A JPH05219024 A JP H05219024A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- circuit
- error correction
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【構成】受信信号のレベル変動を所定レベルに制御する
ＡＧＣ回路１と、この受信信号を同期検波しＰ，Ｑチャ
ネル信号を出力するＰＳＫ復調器１５と、この２つの復
調信号の誤り検出と訂正を行う誤り訂正回路８と、誤り
訂正回路への入力信号を復号して再生搬送波信号へ帰還
する復号器７と、誤り訂正回路の出力信号を再符号化す
るエンコーダ９と、誤り訂正回路で検出されたエラーパ
ルスを一定の時間間隔でカウントするカウンタ１２と、
カウンタ１２の計数値を零に収れんさせるべくＡＧＣ回
路の出力信号を増加方向又は減少方向のいずれかに制御
する極性を持った制御信号を出力する制御手段１３とを
有する。 【効果】誤り訂正の前後で生じるデータの不一致個数を
零に収れんするように受信信号のレベルを制御すること
により、誤りが最少となる信号レベルに自動調整でき
る。
ＡＧＣ回路１と、この受信信号を同期検波しＰ，Ｑチャ
ネル信号を出力するＰＳＫ復調器１５と、この２つの復
調信号の誤り検出と訂正を行う誤り訂正回路８と、誤り
訂正回路への入力信号を復号して再生搬送波信号へ帰還
する復号器７と、誤り訂正回路の出力信号を再符号化す
るエンコーダ９と、誤り訂正回路で検出されたエラーパ
ルスを一定の時間間隔でカウントするカウンタ１２と、
カウンタ１２の計数値を零に収れんさせるべくＡＧＣ回
路の出力信号を増加方向又は減少方向のいずれかに制御
する極性を持った制御信号を出力する制御手段１３とを
有する。 【効果】誤り訂正の前後で生じるデータの不一致個数を
零に収れんするように受信信号のレベルを制御すること
により、誤りが最少となる信号レベルに自動調整でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、軟判定誤り訂正回路に
関し、特に誤り訂正回路の入出力におけるデータの不一
致が最少になるように受信信号レベルを最適に制御する
軟判定誤り訂正回路に関する。
関し、特に誤り訂正回路の入出力におけるデータの不一
致が最少になるように受信信号レベルを最適に制御する
軟判定誤り訂正回路に関する。
【０００２】
【従来の技術】従来の誤り訂正回路を用いたＰＳＫ復調
装置は図２に示すように、受信信号は、２相あるいは４
相ＰＳＫ復調器１５を通りデータが復調された後に誤り
訂正器（ＦＥＣ）８により誤り訂正される。この時ＡＧ
Ｃ１Ａは、受信信号のレベル変動に対し、Ａ／Ｄ変換器
６Ａ，６Ｂへの入力信号のレベルが一定になるように、
復号器７Ａから制御を受ける。またこの復号器７Ａには
再生搬送波信号を発生するＶＣＯ４に対する位相帰還信
号を出力する機能も有している。このＰＳＫ復調器１５
は分配器２で２分岐された信号からＰチャネル，Ｑチャ
ネル信号を生成するためにミキサ３Ａ，３ＢでＶＣＯ４
の再生搬送波信号とミキシングされる。
装置は図２に示すように、受信信号は、２相あるいは４
相ＰＳＫ復調器１５を通りデータが復調された後に誤り
訂正器（ＦＥＣ）８により誤り訂正される。この時ＡＧ
Ｃ１Ａは、受信信号のレベル変動に対し、Ａ／Ｄ変換器
６Ａ，６Ｂへの入力信号のレベルが一定になるように、
復号器７Ａから制御を受ける。またこの復号器７Ａには
再生搬送波信号を発生するＶＣＯ４に対する位相帰還信
号を出力する機能も有している。このＰＳＫ復調器１５
は分配器２で２分岐された信号からＰチャネル，Ｑチャ
ネル信号を生成するためにミキサ３Ａ，３ＢでＶＣＯ４
の再生搬送波信号とミキシングされる。
【０００３】
【発明が解決しようとする課題】この従来の軟判定誤り
訂正回路では、受信信号の入力レベル変動に対してＡＧ
Ｃ回路の動作がＡ／Ｄ変換器への入力を固定レベルに自
動調整しているので、受信信号に雑音が付加され信号電
力と雑音電力の比がたえず変化している場合に、Ａ／Ｄ
変換器への入力レベルが誤り訂正をするために必ずしも
最適レベルとはかぎらないという欠点がある。
訂正回路では、受信信号の入力レベル変動に対してＡＧ
Ｃ回路の動作がＡ／Ｄ変換器への入力を固定レベルに自
動調整しているので、受信信号に雑音が付加され信号電
力と雑音電力の比がたえず変化している場合に、Ａ／Ｄ
変換器への入力レベルが誤り訂正をするために必ずしも
最適レベルとはかぎらないという欠点がある。
【０００４】
【課題を解決するための手段】本発明の軟判定誤り訂正
回路は、受信信号のレベル変動を所定レベルに制御する
ＡＧＣ回路と、この受信信号を分岐して再生搬送波信号
とミキシングして同期検波しＰチャネル，Ｑチャネル信
号を出力するＰＳＫ復調器と、この２つの復調信号をそ
れぞれＡ／Ｄ変換した後に誤り符号の検出および訂正を
行う誤り訂正回路と、前記誤り訂正回路への入力信号を
復号して再生搬送波信号への位相帰還信号を生成する復
号器とを有する軟判定誤り訂正回路において、前記誤り
訂正回路の出力信号を再符号化するエンコーダと、前記
誤り訂正回路を通過する信号の処理等に要する遅延時間
を補正する遅延器と、前記誤り訂正回路で検出されたエ
ラーパルスを一定の時間間隔でカウントし、エラーパル
スの数を制御手段に入力後リセットされるカウンタと、
前記カウンタの計数値を零に収れんさせるべく前記ＡＧ
Ｃ回路の出力信号を増加方向又は減少方向のいずれかに
制御する極性を持った制御信号を出力する制御手段とを
有する。
回路は、受信信号のレベル変動を所定レベルに制御する
ＡＧＣ回路と、この受信信号を分岐して再生搬送波信号
とミキシングして同期検波しＰチャネル，Ｑチャネル信
号を出力するＰＳＫ復調器と、この２つの復調信号をそ
れぞれＡ／Ｄ変換した後に誤り符号の検出および訂正を
行う誤り訂正回路と、前記誤り訂正回路への入力信号を
復号して再生搬送波信号への位相帰還信号を生成する復
号器とを有する軟判定誤り訂正回路において、前記誤り
訂正回路の出力信号を再符号化するエンコーダと、前記
誤り訂正回路を通過する信号の処理等に要する遅延時間
を補正する遅延器と、前記誤り訂正回路で検出されたエ
ラーパルスを一定の時間間隔でカウントし、エラーパル
スの数を制御手段に入力後リセットされるカウンタと、
前記カウンタの計数値を零に収れんさせるべく前記ＡＧ
Ｃ回路の出力信号を増加方向又は減少方向のいずれかに
制御する極性を持った制御信号を出力する制御手段とを
有する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図である。図１にお
いて図２の従来例と同一の符号は同一の構成と機能を有
している。すなわち、従来例と同様にＰＳＫ復調器１５
は分配器２、ミキサ３Ａ，３Ｂ，電圧制御発振器４、９
０度移相器５から構成され、この出力にＡ／Ｄ変換器６
Ａ，６Ｂ、復号器７が接続される。受信信号はＰＳＫ復
調器１５によりＰ，Ｑチャネル２チャネルの復調信号と
なり、Ａ／Ｄ変換後に誤り訂正器８により誤り訂正され
る。
る。図１は本発明の一実施例の構成図である。図１にお
いて図２の従来例と同一の符号は同一の構成と機能を有
している。すなわち、従来例と同様にＰＳＫ復調器１５
は分配器２、ミキサ３Ａ，３Ｂ，電圧制御発振器４、９
０度移相器５から構成され、この出力にＡ／Ｄ変換器６
Ａ，６Ｂ、復号器７が接続される。受信信号はＰＳＫ復
調器１５によりＰ，Ｑチャネル２チャネルの復調信号と
なり、Ａ／Ｄ変換後に誤り訂正器８により誤り訂正され
る。
【０００６】ここで本発明の実施例はエンコーダ９を介
し、誤り訂正されたデータを再符号化する。一方、Ｐチ
ャネル，Ｑチャネルのうちの一方の信号のＭＳＢ信号
は、誤り訂正器８内の信号通過時における位相補償のた
めの遅延器１０を通してそれぞれ排他的論理和器１１に
入力する。この排他的論理和器１１に続くカウンタ１２
は、誤り訂正回路８の前後で生じるデータの不一致個数
を計数する。制御器１３はデータの不一致個数が零に収
れんするようにＤ／Ａ変換器１４を介してＡＧＣ回路１
の出力レベルを増加又は減少方向のいずれかの方向に制
御する。これにより受信信号は誤りが最小となる信号レ
ベルに自動調整される。
し、誤り訂正されたデータを再符号化する。一方、Ｐチ
ャネル，Ｑチャネルのうちの一方の信号のＭＳＢ信号
は、誤り訂正器８内の信号通過時における位相補償のた
めの遅延器１０を通してそれぞれ排他的論理和器１１に
入力する。この排他的論理和器１１に続くカウンタ１２
は、誤り訂正回路８の前後で生じるデータの不一致個数
を計数する。制御器１３はデータの不一致個数が零に収
れんするようにＤ／Ａ変換器１４を介してＡＧＣ回路１
の出力レベルを増加又は減少方向のいずれかの方向に制
御する。これにより受信信号は誤りが最小となる信号レ
ベルに自動調整される。
【０００７】
【発明の効果】以上説明したように本発明は、エンコー
ダ遅延器、排他的論理和器及びカウンタと制御器とＤ／
Ａ変換器とを有することにより、誤り訂正の前後で生じ
るデータの不一致個数を零に収れんするように受信信号
のレベルを制御することにより、誤りが最少となる信号
レベルに自動調整できる効果がある。
ダ遅延器、排他的論理和器及びカウンタと制御器とＤ／
Ａ変換器とを有することにより、誤り訂正の前後で生じ
るデータの不一致個数を零に収れんするように受信信号
のレベルを制御することにより、誤りが最少となる信号
レベルに自動調整できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
１ 自動利得制御回路（ＡＧＣ回路） ２ 分配器 ３Ａ，３Ｂ ミキサ ４ 電圧制御発振器（ＶＣＯ） ５ ９０度移相器 ６Ａ，６Ｂ Ａ／Ｄ変換器 ７ 復号器（ＤＥＭ） ８ 誤り訂正器（ＦＥＣ） ９ エンコーダ １０ 遅延器 １１ 排他的論理和器 １２ カウンタ １３ 制御器 １４ Ｄ／Ａ変換器 １５ ＰＳＫ復調器
Claims (1)
- 【請求項１】 受信信号のレベル変動を所定レベルに制
御するＡＧＣ回路と、この受信信号を分岐して再生搬送
波信号とミキシングして同期検波しＰチャネル，Ｑチャ
ネル信号を出力するＰＳＫ復調器と、この２つの復調信
号をそれぞれＡ／Ｄ変換した後に誤り符号の検出および
訂正を行う誤り訂正回路と、前記誤り訂正回路への入力
信号を復号して再生搬送波信号への位相帰還信号を生成
する復号器とを有する軟判定誤り訂正回路において、前
記誤り訂正回路の出力信号を再符号化するエンコーダ
と、前記誤り訂正回路を通過する信号の処理等に要する
遅延時間を補正する遅延器と、前記誤り訂正回路で検出
されたエラーパルスを一定の時間間隔でカウントし、エ
ラーパルスの数を制御手段に入力後リセットされるカウ
ンタと、前記カウンタの計数値を零に収れんさせるべく
前記ＡＧＣ回路の出力信号を増加方向又は減少方向のい
ずれかに制御する極性を持った制御信号を出力する制御
手段とを有することを特徴とする軟判定誤り訂正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1967692A JPH05219024A (ja) | 1992-02-05 | 1992-02-05 | 軟判定誤り訂正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1967692A JPH05219024A (ja) | 1992-02-05 | 1992-02-05 | 軟判定誤り訂正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219024A true JPH05219024A (ja) | 1993-08-27 |
Family
ID=12005839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1967692A Pending JPH05219024A (ja) | 1992-02-05 | 1992-02-05 | 軟判定誤り訂正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6044253A (en) * | 1996-09-19 | 2000-03-28 | Nec Corporation | Method and apparatus using first and second variable gain control circuits to reduce cross modulation in a radio receiver |
-
1992
- 1992-02-05 JP JP1967692A patent/JPH05219024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6044253A (en) * | 1996-09-19 | 2000-03-28 | Nec Corporation | Method and apparatus using first and second variable gain control circuits to reduce cross modulation in a radio receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| US7298222B2 (en) | Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop | |
| USRE37070E1 (en) | High definition television receiver | |
| KR20020017614A (ko) | 디지털 ｖｓｂ시스템의 동기신호를 이용한 이퀄라이져 제어 방법 및 장치 | |
| JPH06505380A (ja) | 受信機内でｄｃオフセットを修正する装置および方法 | |
| CA2332205A1 (en) | Demodulator having automatic quadrature control function | |
| JPH05219024A (ja) | 軟判定誤り訂正回路 | |
| US6647074B2 (en) | Removal of clock related artifacts from an offset QAM generated VSB signal | |
| US7474711B2 (en) | Method and system for I/Q imbalance and DC offset correction | |
| KR100322865B1 (ko) | 잔류측파대（ｖｓｂ） 시스템내의 동기레벨 조정용 수신기 | |
| JPH10173525A (ja) | オフセット補償回路および方法 | |
| JP3116883B2 (ja) | Ｑａｍ信号の受信装置 | |
| JP4449144B2 (ja) | キャリア再生装置およびその方法と受信装置 | |
| EP0967750A2 (en) | AM stereo receiver with reduced distortion | |
| US6243429B1 (en) | Data demodulator for correcting bit errors | |
| JP3550960B2 (ja) | デジタル復調システム | |
| KR950002436B1 (ko) | 위성방송수신기의 스큐 자동 조정장치 및 방법 | |
| US6064867A (en) | Receiving apparatus with automatic frequency controlling | |
| JPH09199997A (ja) | Ａｆｃ回路 | |
| JP2751271B2 (ja) | ディジタル送受信装置 | |
| JPH0955771A (ja) | ディジタル伝送信号復調システム | |
| JPH08102686A (ja) | ミュート回路 | |
| KR200424853Y1 (ko) | 등화형 동일채널중계기의 타이밍 복원장치 | |
| JP2582785Y2 (ja) | 衛星受信装置 | |
| JPH033014Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000215 |