JPH05217972A - Manufacture of soi substrate - Google Patents

Manufacture of soi substrate

Info

Publication number
JPH05217972A
JPH05217972A JP1961592A JP1961592A JPH05217972A JP H05217972 A JPH05217972 A JP H05217972A JP 1961592 A JP1961592 A JP 1961592A JP 1961592 A JP1961592 A JP 1961592A JP H05217972 A JPH05217972 A JP H05217972A
Authority
JP
Japan
Prior art keywords
substrate
epitaxial layer
soi
field oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1961592A
Other languages
Japanese (ja)
Inventor
Hiromi Anzai
浩美 安西
Hiroshi Horie
博 堀江
Masahiko Imai
雅彦 今井
Toru Tanaka
徹 田中
Hiroshi Yamazaki
博 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1961592A priority Critical patent/JPH05217972A/en
Publication of JPH05217972A publication Critical patent/JPH05217972A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method of forming a thin film Silicon On Insulator(SOI) having a uniform thickness without grinding flagging and grinding inclination in improvements in a method of manufacturing the thin-film SOI. CONSTITUTION:This embodiment comprises a process by which an epitaxial layer 2 having lower impurity concentration of a substrate is grown on a Si substrate 1 which will be an element substrate to form a field oxide film 3 on the epitaxial layer, a process by which the element substrate is adhered to a supporting substrate 6 in which a SiO2 film is formed on the other Si substrates, and a process by which the Si substrate of the element substrate and a part of the epitaxial layer are selectively removed by etching to perform a chemical mechanical grinding.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜SOI(Silicon On Ins
ulator)の製造方法の改良に関する。近年, 半導体素子
の高速化に対応して要求されるSOI 膜の厚さは益々薄く
なりつつある。その結果, SOI 製作のための研削, 研磨
技術は益々重要になってきている。
The present invention relates to thin film SOI (Silicon On Ins
ulator) improvement method. In recent years, the thickness of SOI films required for higher speed semiconductor devices is becoming thinner and thinner. As a result, grinding and polishing technology for SOI fabrication is becoming more and more important.

【0002】[0002]

【従来の技術】図4 は従来の薄膜SOI の製造方法を説明
するための図である。図4(a)に示されるように, Si基板
31上にフィールド酸化膜32を形成後, CVD SiO2膜33を形
成した素子基板と, Si基板34上にSiO2膜35を形成した支
持基板を, 図4(b)に示されるように, 950 ℃において貼
り合わせる。その後, 図4(c)に示されるように, Si基板
31をケミカルメカニカルな方法によって選択研磨してSO
I 31'を形成する。
2. Description of the Related Art FIG. 4 is a diagram for explaining a conventional method of manufacturing a thin film SOI. As shown in Fig. 4 (a), the Si substrate
After forming the field oxide film 32 on 31 and the element substrate on which the CVD SiO 2 film 33 was formed, and the supporting substrate on which the SiO 2 film 35 was formed on the Si substrate 34, as shown in FIG. 4 (b), Laminate at 950 ° C. Then, as shown in Fig. 4 (c), the Si substrate
31 is selectively polished by a chemical mechanical method and SO
Form I 31 '.

【0003】[0003]

【発明が解決しようとする課題】しかし, このSi基板31
の研磨工程においては研磨だれ(SOI 31'の表面が凹面に
なること) や, 研磨傾き(SOI 31'の表面が一方向に傾斜
すること) が生じ易く,均一な厚さの SOI 31'を形成す
ることは容易ではなかった。薄い厚さのSOI を得ようと
する場合には, これは更に困難であった。
[Problems to be Solved by the Invention] However, this Si substrate 31
In the polishing process, polishing sag (the surface of SOI 31 'becomes concave) and polishing inclination (the surface of SOI 31' inclines in one direction) are likely to occur, and SOI 31 'of uniform thickness is formed. It was not easy to form. This was even more difficult when trying to obtain a thin SOI.

【0004】そこで, 本発明は, 研磨だれや研磨傾きの
ない, 均一な厚さの薄いSOI を形成する方法を提供する
ことを目的としている。
Therefore, an object of the present invention is to provide a method for forming a thin SOI having a uniform thickness without polishing dripping or polishing inclination.

【0005】[0005]

【課題を解決するための手段】上記課題は, 素子基板と
なるSi基板上に, 該基板よりも低不純物濃度のエピタキ
シャル層を成長させ, 該エピタキシャル層にフィールド
酸化膜を形成する工程と, 前記素子基板を他のSi基板上
にSiO2膜を形成した支持基板に貼り合わせる工程と, 前
記素子基板のSi基板とエピタキシャル層の一部をエッチ
ングにより選択的に除去して後, ケミカルメカニカル研
磨を行う工程とを有するSOI の製造方法によって解決さ
れる。
[Means for Solving the Problems] The above-mentioned problems include a step of growing an epitaxial layer having an impurity concentration lower than that of an Si substrate to be an element substrate and forming a field oxide film on the epitaxial layer, A step of bonding the element substrate to a support substrate on which another SiO 2 substrate is formed with a SiO 2 film, and a step of selectively removing the Si substrate and a part of the epitaxial layer of the element substrate by etching and then performing chemical mechanical polishing. The method of manufacturing an SOI has the following steps.

【0006】図1 は本発明の原理説明図である。素子基
板を形成するために, 図1(a)に示されるように, 濃度が
1019cm-3のボロン (B)がドープされたp + Si基板1 上に
形成されたB 濃度が1015 cm -3のエピタキシャル層2 上
にSi窒化膜4 を形成した後,通常のLOCOS (Local Oxidat
ion of Silicon)法によりフィールド酸化膜3 を形成す
る。LOCOS はウエット酸素雰囲気において基板温度を95
0 °C に20分間保持して行われる。この工程においてよ
く知られているように, フィールド酸化膜3 の下ではp
+ Si基板1 からエピタキシャル層2 へ向かってB の拡散
が生じ, 一方,活性化領域( 窒化膜4 の下に当たるエピ
タキシャル層2 の部分) では同様B の拡散は生じない。
FIG. 1 is a diagram for explaining the principle of the present invention. In order to form the element substrate, as shown in Fig. 1 (a),
After forming a Si nitride film 4 on an epitaxial layer 2 with a B concentration of 10 15 cm -3 formed on a p + Si substrate 1 doped with boron (B) of 10 19 cm -3 , a normal LOCOS film is formed. (Local Oxidat
The field oxide film 3 is formed by the ion of silicon) method. LOCOS measures the substrate temperature to 95% in a wet oxygen atmosphere.
Hold at 0 ° C for 20 minutes. As is well known in this process, under field oxide 3, p
+ B diffusion occurs from the Si substrate 1 to the epitaxial layer 2, while B diffusion does not occur in the activation region (the portion of the epitaxial layer 2 below the nitride film 4) as well.

【0007】図1(b)は, 図1(a)に示される素子基板を別
の支持基板6 とをよく知られている貼り合わせ工程によ
り貼り合わせて後, p + Si基板1 とエピタキシャル層2
の化学エッチングを行った結果, 活性化領域に凸部を有
するエピタキシャル層2 が残留する場合を示している。
FIG. 1 (b) shows that the element substrate shown in FIG. 1 (a) is bonded to another support substrate 6 by a well-known bonding process, and then the p + Si substrate 1 and the epitaxial layer are 2
As a result of carrying out the chemical etching of, the case where the epitaxial layer 2 having a convex portion in the activated region remains is shown.

【0008】[0008]

【作用】図1(a)のエピタキシャル層2 及びSi基板1中の,
エピタキシャル層2 とフィールド酸化膜3との界面から
深さ方向に沿ったB の濃度分布が図1(c)に示される。カ
ーブ(1) は活性領域における分布を, カーブ(2) はフィ
ールド酸化膜3 の下における分布を表している。カーブ
(1) に示されるようにエピタキシャル層2 の内部ではB
濃度が約1x1015 cm -3で一定であり, p + Si基板1 内部
では約 1x1019cm-3で一定である。カーブ(2) はB がp
+ Si基板1 からエピタキシャル層2 へ拡散した結果, エ
ピタキシャル層2 内部においてフィールド酸化膜3 の下
におけるB 濃度が活性領域におけるそれよりも大きいこ
とを示している。
[Operation] In the epitaxial layer 2 and the Si substrate 1 of FIG.
The concentration distribution of B 2 along the depth direction from the interface between the epitaxial layer 2 and the field oxide film 3 is shown in FIG. 1 (c). The curve (1) shows the distribution in the active region, and the curve (2) shows the distribution under the field oxide film 3. curve
As shown in (1), inside the epitaxial layer 2, B
The concentration is constant at about 1x10 15 cm -3 , and about 1x10 19 cm -3 inside the p + Si substrate 1. In curve (2), B is p
As a result of diffusion from the + Si substrate 1 to the epitaxial layer 2, it is shown that the B concentration below the field oxide film 3 inside the epitaxial layer 2 is higher than that in the active region.

【0009】LOCOS 工程における酸化の条件( 温度や時
間等) によってはカーブ(3) によって示されるように,
拡散層がフィールド酸化膜3 に迄達するようなB 濃度分
布を作ることも可能である。
Depending on the oxidation conditions (temperature, time, etc.) in the LOCOS process, as shown by the curve (3),
It is also possible to create a B concentration distribution such that the diffusion layer reaches the field oxide film 3.

【0010】弗酸と硝酸の容積比が1 対3 の溶液に, 減
速剤として酢酸を加えた混合溶液によりSiをエッチッグ
する場合, Siのエッチッグ速度はSi中の不純物濃度に依
存する。そして酢酸の容積比が2 以上の混合溶液に対し
ては, 不純物濃度の大きいSiの方が不純物濃度の小さい
Siよりもエッチッグ速度が大きいことが知られている。
( 例えば, 超LSI プロセスデータ ハンドブック (サイ
エンスフォーラム社)441 頁, 1983年 参照) 従って,
Si基板1 とエピタキシャル層2 を化学エッチングする
ことにより 図1(b)に示されるように, Si基板1 とB 拡
散層が除去されて, エピタキシャル層2 の活性化領域に
凸部( 台地) を形成することができる。
When Si is etched by a mixed solution of acetic acid as a moderator in a solution in which the volume ratio of hydrofluoric acid and nitric acid is 1: 3, the etch rate of Si depends on the impurity concentration in Si. For a mixed solution with a volume ratio of acetic acid of 2 or more, Si with a high impurity concentration has a lower impurity concentration.
It is known to have a higher etch rate than Si.
(See, for example, VLSI Process Data Handbook (Science Forum), page 441, 1983)
By chemically etching the Si substrate 1 and the epitaxial layer 2, as shown in Fig. 1 (b), the Si substrate 1 and the B diffusion layer are removed, and a convex portion (plateau) is formed in the activation region of the epitaxial layer 2. Can be formed.

【0011】この凸部の表面は, Si基板1 とSiエピタキ
シャル層2 の界面に近い面であるから平滑な平面であ
る。この状態のエピタキシャル層2 を更にケミカルメカ
ニカル研磨する場合, 図4(c)に示されるようなSOI とな
る領域が過剰に研磨されてそのために表面が凹面になる
ことはなく, " だれ" や, " 傾き" の無い, 均一な厚さ
のSOI 層が得られる。
The surface of this convex portion is a smooth surface because it is close to the interface between the Si substrate 1 and the Si epitaxial layer 2. When the chemical mechanical polishing of the epitaxial layer 2 in this state is further performed, the region that becomes the SOI as shown in Fig. 4 (c) is not excessively polished and therefore the surface does not become a concave surface. A uniform thickness SOI layer with no "tilt" is obtained.

【0012】[0012]

【実施例】以下に, 本発明の実施例について図を用いて
説明する。図2 は本発明による薄膜SOI の製造方法を説
明するための図である。
EXAMPLES Examples of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram for explaining a method of manufacturing a thin film SOI according to the present invention.

【0013】図2(a)に示されるように, B 濃度が1019cm
-3のp 型基板1 の上にCVD 法によりB 濃度が1015cm-3
度で厚さが1 乃至1.5 μm のSiエピタキシャル層2 を形
成する。
As shown in FIG. 2 (a), the B concentration is 10 19 cm.
A Si epitaxial layer 2 having a B concentration of about 10 15 cm -3 and a thickness of 1 to 1.5 μm is formed on a -3 p-type substrate 1 by the CVD method.

【0014】図2(b)に示されるように, CVD 法によりSi
エピタキシャル層2 の上にSi窒化膜4 を堆積し, 通常の
LOCOS 法( 例えば, 950 °C において, 20分間wet 酸素
雰囲気に曝す) により厚さ220 nmのフィールド酸化膜3
を形成する。
As shown in FIG. 2 (b), Si is formed by the CVD method.
A Si nitride film 4 is deposited on the epitaxial layer 2 and
The LOCOS method (for example, exposing to a wet oxygen atmosphere for 20 minutes at 950 ° C) was applied to a 220 nm thick field oxide film.
To form.

【0015】図2(c)に示されるように, 更に, 全面に,
CVD SiO2膜5 を形成する。(Si 窒化膜4 は図示されてい
ない。) 図2(d)に示されるように, Si支持基板6 となる別のSi基
板上にBPSG(BoroPhosphoSilicate Glass) 膜7 を形成す
る 図2(e)に示されるように, 図2(d)のBPSG膜7 と図2(c)の
CVD SiO2膜5 を貼り合わせる。貼り合わせの条件は温度
900 °C , 保持時間15分である。この場合,p型基板1
よりSiエピタキシャル層2 への, B の拡散領域8 は, 点
線で示されている。これは, 図1(c)の不純物濃度分布
(2) に相当する。
As shown in FIG. 2 (c), further, on the entire surface,
A CVD SiO 2 film 5 is formed. (Si nitride film 4 is not shown.) As shown in Fig. 2 (d), BPSG (BoroPhosphoSilicate Glass) film 7 is formed on another Si substrate to be Si supporting substrate 6 Fig. 2 (e) As shown in Fig. 2 (d), the BPSG film 7 and Fig. 2 (c)
The CVD SiO 2 film 5 is attached. The bonding condition is temperature
900 ° C, holding time 15 minutes. In this case, p-type substrate 1
The B diffusion region 8 to the Si epitaxial layer 2 is shown by a dotted line. This is the impurity concentration distribution in Fig. 1 (c).
Corresponds to (2).

【0016】図2(f)に示されるように, Si基板1 及びエ
ピタキシャル層2 を化学エッチングする。エッチング液
としては弗酸と硝酸と酢酸の容積比が1 : 3 : 8 の混合
液を用いる。このエッチングにより, Si基板1 は除去さ
れ, エピタキシャル層2 はBの拡散領域8 が除去されて,
活性化域に凸部( 台地 )を残す形状となる。
As shown in FIG. 2F, the Si substrate 1 and the epitaxial layer 2 are chemically etched. As the etching solution, a mixed solution of hydrofluoric acid, nitric acid and acetic acid in a volume ratio of 1: 3: 8 is used. This etching removes the Si substrate 1 and the epitaxial layer 2 by removing the B diffusion region 8.
It has a shape that leaves a convex portion (plateau) in the activated area.

【0017】図2(g)に示されるように, エピタキシャル
層2 の残留している部分をケミカルメカニカル研磨す
る。このケミカルメカニカル研磨は, コロイダルシリカ
を含む研磨剤を用いて, 発泡ポリウレタンパッドにより
行う。その結果, 厚さが均一で" だれ" や " 傾き" の
無い, エピタキシャル層2 の部分( 即ち, 薄いSOI ) が
フィールド酸化膜3 によって縁取られた形で得られる。
As shown in FIG. 2 (g), the remaining portion of the epitaxial layer 2 is chemically mechanically polished. This chemical mechanical polishing is performed with a foamed polyurethane pad using an abrasive containing colloidal silica. As a result, a portion of the epitaxial layer 2 (that is, thin SOI) having a uniform thickness and no "sloping" or "tilt" is obtained in a form bordered by the field oxide film 3.

【0018】貼り合わせの条件或いはLOCOS の条件によ
っては, B の拡散領域8'は図3(e')の点線で示される領
域となる。( 図1(c)の(3) に対応する) 図3(f') に示されるように, 図2(f)と同様の化学エッチ
ングにより, フィールド酸化膜3 の上のSi基板1,エピタ
キシャル層2 は除去され, 活性化領域にのみエピタキシ
ャル層2 が台地状に残留する形状が得られる。
Depending on the bonding condition or the LOCOS condition, the B diffusion region 8'becomes the region shown by the dotted line in FIG. 3 (e '). (Corresponding to (3) in Fig. 1 (c)) As shown in Fig. 3 (f '), the Si substrate 1 on the field oxide film 3 and the Layer 2 is removed, and a shape in which epitaxial layer 2 remains in a plateau shape only in the activated region is obtained.

【0019】図2(g)の場合と同様のケミカルメカニカル
研磨を行うことにより, 図3(g)に示されるような( 図2
(g)と同一) 厚さが均一で" だれ" や " 傾き" の無い,
薄いSOI がフィールド酸化膜3 によって縁取られた形
で得られる。
By performing the same chemical mechanical polishing as in the case of FIG. 2G, as shown in FIG.
(Same as (g)) Thickness is uniform and there is no "who" or "tilt",
A thin SOI is obtained bordered by field oxide 3.

【0020】上記実施例では, B ドープトp 型基板の場
合について説明されたが, 例えば,燐(P) ドープトn 型
基板の場合に対しても同様の方法が適用できる。
In the above embodiments, the case of the B-doped p-type substrate has been described, but the same method can be applied to the case of the phosphorus (P) -doped n-type substrate, for example.

【0021】[0021]

【発明の効果】本発明によって, 研磨だれや研磨傾きの
ない, 均一な厚さの薄いSOI を得るための方法が提供さ
れる。その結果, 半導体素子の高速化に寄与するところ
多大である。
According to the present invention, there is provided a method for obtaining a thin SOI having a uniform thickness without polishing dripping or polishing inclination. As a result, it greatly contributes to the speedup of semiconductor devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.

【図2】 本発明による薄膜SOI の製造方法を説明する
ための図( その1)
FIG. 2 is a diagram for explaining a method for manufacturing a thin film SOI according to the present invention (No. 1)

【図3】 本発明による薄膜SOI の製造方法を説明する
ための図( その2)
FIG. 3 is a view for explaining the method of manufacturing a thin film SOI according to the present invention (No. 2)

【図4】 従来の薄膜SOI の製造方法を説明するための
FIG. 4 is a diagram for explaining a conventional method for manufacturing a thin film SOI.

【符号の説明】[Explanation of symbols]

1, 31 Si基板 2, エピタキシャル層 3, 32 フィールド酸化膜 4 Si窒化膜 5, 33, 35 CVD SiO2膜 6, 34 Si支持基板 7 BPSG膜 31' SOI となる部分 8, 8' B の拡散領域1, 31 Si substrate 2, epitaxial layer 3, 32 Field oxide film 4 Si nitride film 5, 33, 35 CVD SiO 2 film 6, 34 Si support substrate 7 BPSG film 31 'SOI part 8, 8'B diffusion region

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 徹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山▲崎▼ 博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Toru Tanaka, Toru Tanaka, 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor, Yamasaki, Hiroshi, 1015, Kamedotachu, Nakahara-ku, Kawasaki, Kanagawa Prefecture Fujitsu Stock In the company

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第一のSi基板上に絶縁体層を形成した素
子基板と,第二のSi基板上に絶縁体層を形成した支持基
板を貼り合わせるSOI 基板の製造方法において,第一の
Si基板上に, 該基板よりも低不純物濃度を有するSiエピ
タキシャル層を成長させ, 該エピタキシャル層上にフィ
ールド酸化膜を形成する工程と,前記素子基板と支持基
板の絶縁体層を対向させて貼り合わせる工程と,前記素
子基板のSi基板とエピタキシャル層の一部を化学的エッ
チングにより選択的に除去して後, エピタキシャル層の
残部に対してケミカルメカニカル研磨を行う工程とを有
することを特徴とするSOI 基板の製造方法。
1. A method for manufacturing an SOI substrate, which comprises bonding an element substrate having an insulator layer formed on a first Si substrate and a support substrate having an insulator layer formed on a second Si substrate to each other.
A step of growing a Si epitaxial layer having a lower impurity concentration than that of the substrate on the Si substrate and forming a field oxide film on the epitaxial layer, and bonding the element substrate and the insulating layer of the supporting substrate so as to face each other. And a step of chemically removing the remaining portion of the epitaxial layer after selectively removing the Si substrate of the element substrate and a portion of the epitaxial layer by chemical etching. Manufacturing method of SOI substrate.
【請求項2】 前記フィールド酸化膜形成時に前記Siエ
ピタキシャル層中に形成される不純物拡散層の厚さが,
フィールド酸化膜形成条件により制御されることを特徴
とする請求項1記載のSOI 基板の製造方法。
2. The thickness of the impurity diffusion layer formed in the Si epitaxial layer when the field oxide film is formed is
The method for manufacturing an SOI substrate according to claim 1, wherein the method is controlled by a condition for forming a field oxide film.
【請求項3】 前記エピタキシャル層の化学的エッチン
グは, 弗酸と硝酸の容積比が1 対3 の溶液に, 容積比が
2 以上の酢酸を加えた混合溶液を使用して行われること
を特徴とする請求項1記載のSOI 基板の製造方法。
3. The chemical etching of the epitaxial layer is carried out in a solution of hydrofluoric acid and nitric acid at a volume ratio of 1 to 3,
The method for manufacturing an SOI substrate according to claim 1, wherein the method is performed using a mixed solution containing two or more acetic acids.
JP1961592A 1992-02-05 1992-02-05 Manufacture of soi substrate Pending JPH05217972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1961592A JPH05217972A (en) 1992-02-05 1992-02-05 Manufacture of soi substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1961592A JPH05217972A (en) 1992-02-05 1992-02-05 Manufacture of soi substrate

Publications (1)

Publication Number Publication Date
JPH05217972A true JPH05217972A (en) 1993-08-27

Family

ID=12004095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1961592A Pending JPH05217972A (en) 1992-02-05 1992-02-05 Manufacture of soi substrate

Country Status (1)

Country Link
JP (1) JPH05217972A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103053B1 (en) 2017-07-14 2018-10-16 Micron Technology, Inc. Methods of forming integrated circuitry

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103053B1 (en) 2017-07-14 2018-10-16 Micron Technology, Inc. Methods of forming integrated circuitry
US10410912B2 (en) 2017-07-14 2019-09-10 Micron Technology, Inc. Integrated circuitry
US10867837B2 (en) 2017-07-14 2020-12-15 Micron Technology, Inc. Methods of forming integrated circuitry

Similar Documents

Publication Publication Date Title
US5462883A (en) Method of fabricating defect-free silicon on an insulating substrate
US5234535A (en) Method of producing a thin silicon-on-insulator layer
JP2980497B2 (en) Method of manufacturing dielectric-isolated bipolar transistor
JP3265493B2 (en) Method for manufacturing SOI substrate
JP2806277B2 (en) Semiconductor device and manufacturing method thereof
US6468663B1 (en) Semiconductor substrate and process for producing the same
US3922705A (en) Dielectrically isolated integral silicon diaphram or other semiconductor product
JP3416163B2 (en) Semiconductor substrate and manufacturing method thereof
JPH0834174B2 (en) Method for manufacturing semiconductor device
JPH01106466A (en) Manufacture of semiconductor device
JPH05182881A (en) Manufacture of thin-film soi substrate
US5420064A (en) Method of manufacturing a dielectric isolation substrate
JPH05217972A (en) Manufacture of soi substrate
JP3160966B2 (en) Method for manufacturing SOI substrate
JP2766417B2 (en) Manufacturing method of bonded dielectric separation wafer
JPH10125880A (en) Method of forming laminated soi substrate
JP2596605B2 (en) Method for manufacturing SOI substrate
JPH056883A (en) Manufacture of semiconductor substrate
JPH04199632A (en) Soi wafer and manufacture thereof
JPH06338604A (en) Manufacture of semiconductor substrate
JP2808701B2 (en) Method for manufacturing semiconductor device
JP2943006B2 (en) Semiconductor substrate manufacturing method
JPH09293698A (en) Manufacture of semiconductor substrate
JP2778114B2 (en) Semiconductor substrate manufacturing method
JPH02268443A (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010206